JP3957314B2 - Ｆｍ送信機 - Google Patents

Description

本発明は、音声信号をＦＭステレオ変調し、無線送信するためのＦＭ送信機に関する。

従来より、音声信号をＦＭステレオ変調し無線送信するためのＦＭ送信機が、開発され利用されてきている。従来のＦＭ送信機の構成を図２に示す。

図２において、ＦＭ送信機は、次のように構成されている。すなわち、プリエンファシス回路１１，ボリューム１２，リミッタ１３，ローパスフィルタ１４，ミュート回路１５からなる右音声用のオーディオ部１０と、プリエンファシス回路２１，ボリューム２２，リミッタ２３，ローパスフィルタ２４，ミュート回路２５からなる左音声用のオーディオ部２０と、オーディオ部１０からの音声信号とオーディオ部２０からの音声信号を増幅する音声増幅回路３１，外部の水晶振動子Ｘｏｓｃ１（基本振動周波数３８ＫＨｚ）が結合され３８ＫＨｚの周波数信号を発振出力する発振回路３２，発振回路３２からの３８ＫＨｚの発振出力で音声増幅回路３１の増幅された左右の音声信号を切り換えるマルチプレクサ３３，ＲＦ（無線周波数）増幅回路３４とからなるステレオ変調部３０と、マルチプレクサ３３の出力レベルを調整する変調レベル調整回路４１と、発振回路３２の１／２分周された１８ＫＨｚのパイロット信号のレベルを調整するパイロットレベル調整回路４２と、変調レベル調整回路４１とパイロットレベル調整回路４２のレベル調整された出力を受けコンポジット信号を出力する混合回路４３と、外部の水晶振動子Ｘｏｓｃ２（基本振動周波数７．２ＭＨｚ）が結合されるとともにＲＦ増幅回路３４のＲＦ出力が入力されて、周波数制御信号を出力するＰＬＬ周波数シンセサイザ４４と、ＰＬＬ周波数シンセサイザ４４の出力を低域濾波するローパスフィルタ４５、このＰＬＬ周波数シンセサイザ４４の信号と混合回路４３からのコンポジット信号を受け発振変調信号を出力する混合回路４６とからなる発振制御部４７と、発振制御部４７の出力信号により制御される発振変調回路４８と、ＲＦ増幅回路３４のＲＦ出力をレベル調整して出力するＲＦ出力レベル調整回路４９と、からＦＭ送信機が構成されている。

ここで、ステレオ変調部３０及びＰＬＬ周波数シンセサイザ４４はそれ自体で集積回路化されている。また、ＰＬＬ周波数シンセサイザ４４は、図中では単一のブロックで示されているが、実際には、分周回路、位相比較器、プログラムカウンタなどで構成されている。そして、外部の水晶振動子Ｘｏｓｃ２（基本振動周波数７．２ＭＨｚ）が結合される発振回路から出力される７．２ＭＨｚの発振周波数を種々の周波数に分周し、この分周された周波数信号を基準周波数信号として位相比較器の一方の入力とする。また、発振変調回路４８で発振されたＲＦ周波数信号をプログラムカウンタなどで適宜分周し、この分周されたＲＦ周波数信号を比較周波数信号として位相比較器の他方の入力とする。そして、この位相比較器の位相比較出力が、発振制御部４７に供給されて、プログラムカウンタなどでの分周比と、基準周波数信号とに応じて、ＲＦ周波数が決定されている。

このＰＬＬ周波数シンセサイザ４４は、ラジオ用などに用いられ、その基準周波数として、例えば１００ＫＨｚ、５０ＫＨｚ、２５ＫＨｚ、１０ＫＨｚ、９ＫＨｚ、５ＫＨｚ、１ＫＨｚなどの種々の周波数信号を分周して出力する必要があることから、外部の水晶振動子Ｘｏｓｃ２としては基本振動周波数７．２ＭＨｚのものが採用されている。

以上のように、従来のＦＭ送信機は、オーディオ部１０，オーディオ部２０、ステレオ変調部３０，ＰＬＬ周波数シンセサイザ４４，発振制御部４７，発振変調回路４８などに、それぞれ分離されており、またその中でもステレオ変調部３０及びＰＬＬ周波数シンセサイザ４４は集積回路化されるなど、種々の形態の各構成要素の集合体として構成されていた。

このため、ＦＭ送信機として一体化する際に、各構成要素間の信号線や制御線のやりとりが多くなり、各構成要素の配置や配線が複雑となってしまい、またこれに伴いセットとしての所要面積が大きなものとなってしまっていた。

また、ステレオ変調部３０及びＰＬＬ周波数シンセサイザ４４は集積回路とされており、更に、それぞれの回路で必要とされる異なる周波数を得るために、ステレオ変調用の水晶振動子Ｘｏｓｃ１は基本振動周波数３８ＫＨｚのものが、一方ＰＬＬ周波数シンセサイザの水晶振動子Ｘｏｓｃ２は基本振動周波数７．２ＭＨｚのものが、別々に用意され使用されていたため、高価なものとなっていた。

本発明は、従来のＦＭ送信機の問題点に鑑み、高価な水晶振動子などの部品点数を削減すると共に、コストを低減し、実装面積を小さくしたＦＭ送信機を提供することを目的とする。

請求項１のＦＭ送信機は、水晶振動子と、該水晶振動子に結合され、固定の基本振動周波数を出力する基本振動周波数発振回路と、リアクトルと、該リアクトルに結合され、発振周波数が制御されるＦＭ放送波発振回路と、該ＦＭ放送波発振回路の発振周波数を可変分周するプログラムカウンタ、基本振動周波数を分周する基準周波数分周回路、前記プログラムカウンタの出力と前記基準周波数分周回路の出力とを比較して前記ＦＭ放送波発振回路の発振制御用の信号を出力する位相比較回路からなるＰＬＬ周波数シンセサイザと、左右２系統の音声信号を前記基本振動周波数から生成されるクロックを用いてステレオ変調し、前記ＦＭ放送波発振回路の発振制御用の信号を出力するステレオ変調回路と、を備え、前記基本振動周波数は、１．９ＭＨｚ、３．８ＭＨｚまたは７．６ＭＨｚの整数倍であり、基準周波数分周回路は基本振動周波数を固定分周比で分周することで出力周波数を１００ｋＨｚ又は５０ｋＨｚとすることを特徴とする。

本発明の請求項１の構成によれば、ステレオ変調用の周波数信号とＰＬＬ周波数シンセサイザの周波数信号について検討し、前者については分周化を採用し、後者については必要な周波数区分の見直しを行い、１．９ＭＨｚ、３．８ＭＨｚまたは７．６ＭＨｚの整数倍の周波数を基準周波数とし、基準周波数分周回路は基本振動周波数を固定分周比で分周することで、従来は、周波数毎に別々に必要とされていた発振器及びこれに用いられる振動子を単一にすることができる。

また、ＦＭ送信機を構成する各構成要素の配置や配線が統一して整理され信頼性が向上し、部品点数が大幅に削減でき、また実効面積が小さくできる。

本発明の実施例について、図１を参照して説明する。図１は、本発明の実施例に係るＦＭ送信機の構成を示す図である。

図１において、ＦＭ送信機は、ＦＭ送信機用半導体集積回路装置１００と水晶振動子Ｘｏｓｃなど一部の外付け部品とから構成されている。

さて、図１で、右音声入力Ｒが入力され、ボリューム５１，プリエンファシス回路５２，リミッタ５３，ローパスフィルタ５４からなるオーディオ部５０を通ってマルチプレクサ７１の一方入力とされる。同様に左音声入力Ｌが入力され、ボリューム６１，プリエンファシス回路６２，リミッタ６３，ローパスフィルタ６４からなるオーディオ部６０を通ってマルチプレクサ７１の他方入力とされる。

このマルチプレクサ７１の２つの入力は、基準周波数発振部８０−１から供給される３８ＫＨｚの副搬送波である切換信号によって切り換えられ、ステレオ変調レベル調整回路７３に入力される。ステレオ変調レベル調整回路７３では、基準周波数発振部８０−１から３８ＫＨｚを更に１／２に分周した１９ＫＨｚの周波数信号をセパレーション調整用の可変コンデンサ７２を通して与えられるパイロット信号とマルチプレクサ７１からの信号とがステレオ変調レベル調整され、この出力がＦＭ変調レベル調整回路７４でＦＭ変調レベル調整されて、ＦＭ変調信号として出力される。

なお、ＦＭ変調レベル調整回路７４では外部からのミュート信号により出力をオフできるようになっている。また、セパレーション調整用の可変コンデンサ７２は、マルチプレクサ７１の信号切換と１９ＫＨｚのパイロット信号との位相が一致するように調整するものである。これらマルチプレクサ７１，可変コンデンサ７２，ステレオ変調レベル調整回路７３，ＦＭ変調レベル調整回路７４でステレオ変調部７０が構成されている。

次に、位相比較部８０−２においては、位相比較回路８７の基準周波数入力端子には、基準周波数発振部８０−１から供給される５０ＫＨｚの一定周波数の信号が与えられる。この一定周波数の５０ＫＨｚはステレオ変調部７０における３８ＫＨｚ、１９ＫＨｚとは異なり送信機として必要に応じて選定される周波数である。他方、無線周波数出力信号がプログラムカウンタ８６に供給され、プログラムカウンタ８６に設定されている分周比で分周され、位相比較回路８７の比較周波数入力端子に比較周波数信号として供給される。位相比較回路８７ではこれらの２入力の位相を比較し、その比較結果がローパスフィルタ８８を介して、発振信号として出力される。これらプログラムカウンタ８６，位相比較回路８７，ローパスフィルタ８８で位相比較部８０−２が構成されている。

次に、基準周波数発振部８０−１においては、外付けの水晶振動子Ｘｏｓｃ（基本振動周波数７．６ＭＨｚ）およびコンデンサＣ６，Ｃ７が発振回路８１に結合され、発振回路８１から７．６ＭＨｚの発振周波数が出力される。この発振周波数が分周回路８３で１／２００に分周されて３８ＫＨｚとなり、マルチプレクサ７１に供給され、さらに分周回路８４で１／２に分周されて可変コンデンサ７２に供給される。

また、この発振周波数が分周回路８２で１／７６に、分周回路８５で１／２に分周されて位相比較回路８７の基準周波数入力端子に供給されるようになっている。なお、この分周回路８５の分周比は、出力される無線周波数及びプログラムカウンタ８６の分周比との
関係で適宜設定されるものだあり、１／２に限るものではない。

これらの分周回路はＣＭＯＳロジック回路を使用してＴ型フリップフロップ回路として構成され、正確にデューティ比５０％のクロックが供給される。従って、可変コンデンサ７２で調整するセパレーションの調整範囲が少なくなる。また、このデューティは温度に影響されないため変調部は良好な温度特性を持つことになり、無調整とすることも可能である。

これら水晶振動子Ｘｏｓｃ、コンデンサＣ６，Ｃ７、発振回路８１，分周回路８２，分周回路８３，分周回路８４，分周回路８５で基準周波数発振部８０−１が構成され、基準周波数発振部８０−１と位相比較部８０−２とで、ＰＬＬ周波数シンセサイザ８０が構成される。

このように本発明では、基本振動周波数７．６ＭＨｚの水晶振動子Ｘｏｓｃを使用して、従来、位相比較用の基準周波数信号（基本振動周波数７．２ＭＨｚの水晶振動子Ｘｏｓｃ２）及びステレオ変調用の周波数信号（基本振動周波数３８ＫＨｚの水晶振動子Ｘｏｓｃ１）にそれぞれ別々の水晶振動子が必要とされていたのを、１つの水晶振動子で共用できるように構成している。

このように共用可能とするために、本発明では、ステレオ変調用の周波数信号として分周周波数の利用も含め基本振動周波数３８ＫＨｚの水晶振動子を専用に配置することを見直すこと、また位相比較用の基準周波数信号用として、ラジオ用などのために例えば１００ＫＨｚ、５０ＫＨｚ、２５ＫＨｚ、１０ＫＨｚ、９ＫＨｚ、５ＫＨｚ、１ＫＨｚなどの種々の周波数信号を分周して出力する必要があることから水晶振動子として基本振動周波数７．２ＭＨｚのものが採用されている事情を考慮してＦＭ送信機に必要な位相比較用基準周波数を見直すことにより、初めて基本振動周波数７．６ＭＨｚの水晶振動子が共用できる水晶振動子として認識できたものである。そして、本発明で使用する水晶振動子としては、周波数範囲及び周波数の整数関係から、基本振動周波数が７．６ＭＨｚの他、１．９ＭＨｚ、３．８ＭＨｚ、１５．２ＭＨｚ、２２．８ＭＨｚのものが好適に利用可能となる。

次に、ステレオ変調部７０からの変調信号が抵抗ｒ１を介して、また位相比較部８０−２からの発振信号が抵抗ｒ２を介して発振変調回路９０に入力され、この入力信号に応じて発振回路９０からＲＦ周波数信号が出力され、ＲＦ増幅回路１０２，ＲＦ増幅回路１０３で増幅されて、外部にＲＦ出力として供給される。発振変調回路９０は、電圧可変コンデンサＶｃ１，Ｖｃ２，コンデンサＣ１〜Ｃ４、リアクトルＬと、トランジスタ回路を用いた発振回路９１で構成され、発振変調されたＲＦ信号を発生する。

そして、シフトレジスタ１０１は、外部からチップイネーブル信号ＣＥ，クロック信号ＣＫ，制御データＤＡを受けて、ボリューム５１，ボリューム６１，ステレオ変調レベル調整回路７３，ＦＭ変調レベル調整回路７４，プログラムカウンタ８６，ＲＦ増幅回路１０３にそれぞれディジタル信号形式で制御信号或いは指令信号を供給する。なお、電圧Ｖｒｅｆは抵抗ｒ３，ｒ４，コンデンサＣ５、オペアンプＯＰ１で形成される、参照電圧である。

また、図１で外付けとしている、抵抗ｒ１，ｒ２，コンデンサＣ５，Ｃ６，Ｃ７などは、ＦＭ送信機用半導体集積回路装置１００に内蔵させることが可能である。また、図示省略しているが、電源端子、接地端子など必要な端子が付加される。

本発明のＦＭ送信機は、水晶振動子Ｘｏｓｃや発振変調素子など一部を除いて、すべての構成要素が単一の半導体に集積されている。そして、各構成要素はＢｉＣＭＯＳプロセスを用いて形成されるが、アナログ信号系であるオーディオ部５０，オーディオ部６０，ステレオ変調部７０，発振変調回路９０、ＲＦ増幅回路１０２，ＲＦ増幅回路１０３はバイポーラ回路で形成し、またパルス系、ディジタル系であるＰＬＬ周波数シンセサイザ８０，シフトレジスタ１０１は、主としてＣＭＯＳ回路で形成する。

以上のように、本発明においては、ステレオ変調用の周波数信号である３８ＫＨｚ、１９ＫＨｚとＰＬＬ周波数シンセサイザの周波数信号の必要なステップについて検討し、前者については分周化を採用し、後者については必要な周波数区分の見直しを行った。この結果、ＰＬＬ周波数シンセサイザの基本振動周波数を７．６ＭＨｚ（あるいはこの周波数の整数倍、又は整数分の周波数）を採用すれば、従来周波数毎に別々に必要とされていた水晶発振回路を共用できることに着目し、本発明をなしたものであり、これにより、水晶発振器及びこれに用いられる水晶振動子を単一にすることができる。

また、ＦＭ送信機の構成部品を、水晶振動子Ｘｏｓｃ、発振変調素子Ｖｃ１，Ｖｃ２などの一部の外付け部品を除いて、単一の半導体装置に集積しているから、各構成要素の配置や配線が統一して整理され信頼性が向上し、部品点数が大幅に削減でき、また実効面積が小さくできる。

更に、ＦＭ送信機の半導体集積化に際して、全体をＢｉＣＭＯＳ回路で形成することと、その構成要素をアナログ信号系要素とパルス系、ディジタル系要素とに区分した。そして、アナログ信号系であるオーディオ部５０，オーディオ部６０，ステレオ変調部７０，発振変調回路９０、ＲＦ増幅回路１０２，ＲＦ増幅回路１０３はバイポーラ回路で形成すると共に、パルス系、ディジタル系であるＰＬＬ周波数シンセサイザ８０，シフトレジスタ１０１は、主としてＣＭＯＳ回路で形成したから、各構成要素の特徴にあった回路が構成できる。

本発明の実施例に係るＦＭ送信機の構成を示す図。 従来のＦＭ送信機の構成を示す図。

符号の説明

５０ オーディオ部
６０ オーディオ部
７０ ステレオ変調部
８０ ＰＬＬ周波数シンセサイザ
８０−１ 基準周波数発振部
８０−２ 位相比較部
９０ 発振変調回路
１００ ＦＭ送信機用半導体集積回路装置

Claims (1)

1. 水晶振動子と、
   該水晶振動子に結合され、固定の基本振動周波数を出力する基本振動周波数発振回路と、
   リアクトルと、
   該リアクトルに結合され、発振周波数が制御されるＦＭ放送波発振回路と、
   該ＦＭ放送波発振回路の発振周波数を可変分周するプログラムカウンタ、基本振動周波数を分周する基準周波数分周回路、前記プログラムカウンタの出力と前記基準周波数分周回路の出力とを比較して前記ＦＭ放送波発振回路の発振制御用の信号を出力する位相比較回路からなるＰＬＬ周波数シンセサイザと、
   左右２系統の音声信号を前記基本振動周波数から生成されるクロックを用いてステレオ変調し、前記ＦＭ放送波発振回路の発振制御用の信号を出力するステレオ変調回路と、を備え、
   前記基本振動周波数は、１．９ＭＨｚ、３．８ＭＨｚまたは７．６ＭＨｚの整数倍であり、基準周波数分周回路は基本振動周波数を固定分周比で分周することで出力周波数を１００ｋＨｚ又は５０ｋＨｚとすることを特徴とするＦＭ送信機。

Images