JP4699402B2 - 発振器及び周波数シンセサイザ - Google Patents
発振器及び周波数シンセサイザ Download PDFInfo
- Publication number
- JP4699402B2 JP4699402B2 JP2007043790A JP2007043790A JP4699402B2 JP 4699402 B2 JP4699402 B2 JP 4699402B2 JP 2007043790 A JP2007043790 A JP 2007043790A JP 2007043790 A JP2007043790 A JP 2007043790A JP 4699402 B2 JP4699402 B2 JP 4699402B2
- Authority
- JP
- Japan
- Prior art keywords
- lpf
- frequency
- dac
- capacitor
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
[従来の周波数シンセサイザ:図15]
従来の周波数シンセサイザについて図15を使って説明する。図15は、従来の周波数シンセサイザの概略構成図である。
従来の周波数シンセサイザは、図15に示すように、基準周波数信号fref を発振する発振器21と、その周波数信号を1/Mに分周する分周器22と、分周器22からの基準信号と分周器27からの出力信号との位相を比較し、位相差信号を出力する位相比較器(PLL IC)23と、位相差をパルス幅の電圧で出力するチャージポンプ(Charge pump)24と、チャージポンプ24からの出力電圧を平滑化するLPF(Low Pass Filter)25と、LPF25からの制御電圧によって周波数を変更して希望する周波数を発振するVCO26と、VCO26からの出力周波数を分岐して入力し、1/Nに分周して位相比較器23に出力する分周器27とから基本的に構成されている。
また、一般に、LPF25には、ラグフィルタ、ラグリードフィルタが用いられる。
ラグフィルタは、抵抗RとコンデンサCで構成したフィルタである。
ラグリードフィルタは、2つの抵抗Rと1つのコンデンサCで構成したフィルタである。
高次のフィルタが用いられることも多く、その場合は、複数の抵抗RとコンデンサCで構成される。
通常、上記の構成を複数個用意して機器を構成するようになっている。
このような周波数シンセサイザの先行技術としては、例えば、特開2004−274673号公報がある(特許文献1)。
第2のLPFの出力段の抵抗値(図2のR4 )と容量結合されたコンデンサにより、VCOから見たインピーダンスを低くしていることが特徴である。
尚、DACに入力されるサンプリングクロックが最も大きなノイズ源となる。
[実施の形態の概要]
本発明の実施の形態に係る発振器は、所望の周波数を発振するVCOと、粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、粗調用周波数のデジタルデータを入力し、アナログ電圧を出力する粗調用DACと、微調用周波数のデジタルデータを入力し、アナログ電圧を出力する微調用DACと、粗調用DACからの出力のノイズを除去してVCOの制御端子への入力とする、低い周波数しか通過させない周波数通過特性を有する応答速度の遅い第1のLPF(時定数の重いLPF)と、微調用DACからの出力を電圧に変換して信号の平滑化を行う、高い周波数まで通過させる周波数通過特性を有する応答速度の速い第2のLPF(時定数の軽いLPF)と、第1のLPFの入力段と第2のLPFの入力段とを接続する抵抗と、第1のLPFの出力に第2のLPFの出力が加算されるよう容量結合するコンデンサとを有し、電圧制御発振器、第1のLPF、第2のLPF、抵抗、コンデンサをシールドケースに収納したものであり、第2のLPFの出力段の低抵抗と容量結合されたコンデンサの合成インピーダンスが、VCOの制御端子からみて低くなり、VCOの位相雑音特性の劣化を防ぎ、VCOに印加されるノイズを減少させ、スプリアスの発生を防止できるものである。
本発明の実施の形態に係る周波数シンセサイザについて図1を参照しながら説明する。図1は、本発明の実施の形態に係る周波数シンセサイザの概略構成図である。
本発明の実施の形態に係る周波数シンセサイザ(本周波数シンセサイザ)は、図1に示すように、基準周波数frefを発振する発振回路1と、その周波数を1/Mに分周する分周器(第1の分周器)2と、分周器2からの信号とVCO9からフィードバックされた信号を比較して、その差分に基づいて粗調用データと微調用データを出力する制御回路3と、粗調用データをデジタル信号からアナログ信号に変換する粗調用DAコンバータ(DAC)4と、粗調用DAC4からの信号について低周波を通過させ平滑化するLPF(第1のLPF)5と、微調用データをデジタル信号からアナログ信号に変換する微調用DAコンバータ(DAC)6と、微調用DAC6からの信号について低周波を通過させ平滑化するLPF(第2のLPF)7と、両LPF5,7からの信号を合成する合成器8と、合成器8からの信号の電圧に基づいて発振する電圧制御発振器(VCO)9と、VCO9からの出力を分岐して入力し、1/Nに分周して制御回路3に出力する分周器(第2の分周器)10とを有する。
つまり、粗調用の周波数データは粗く設定され、微調用の周波数データは細かく設定されるようになっており、粗調用の周波数に微調用の周波数を合成することでVCO9の制御電圧を高精度な電圧値で同時に調整している。
また、粗調用DAC4が粗くVCO出力周波数(粗調用周波数)を設定し、微調用DAC6が微調用周波数を設定して、合成器8において粗調用周波数に微調用周波数を合成することで、高精度に周波数を設定し、その平滑化された電圧がVCO9の制御端子に入力される。
つまり、微調用DAC6、LPF7、合成器8で全体のPLL制御回路を構成している。
次に、上記周波数シンセサイザにおける発振器の具体的構成について図2を参照しながら説明する。図2は、本発明の実施の形態に係る第1の発振器の構成図である。
本発明の実施の形態に係る第1の発振器(第1の発振器)は、図2に示すように、電圧制御発振器(VCO)9と、制御回路3と、制御回路3から粗調用周波数のデジタルデータを入力してアナログ電圧データに変換する粗調用DAC4と、粗調用DAC4からの出力を数倍に増幅するオペアンプ11と、制御回路3からの微調用周波数のデジタルデータを入力してパルス幅変調(PWM:Pulse Width Modulation)するパルス幅変調回路12と、パルス幅変調回路12からのデジタルデータをアナログ電流データに変換する微調用DAC6と、オペアンプ11からの出力を平滑化するLPF5と、微調用DAC6からの出力を平滑化するLPF7とを備え、粗調用周波数電圧と微調用周波数電圧を結合してVCO9に出力する合成手段(合成器)が、抵抗R、コンデンサCによって構成されている。
粗調用DAC4からの出力は、大まかなVCO出力周波数を決定するための電圧をVCO9の制御端子に与えるものである。
PLL制御回路として、VCO9を制御する微細電圧は、微調用DAC6からの制御電流であり、この電流が、LPF7で平滑化され、オペアンプ11で増幅された粗調用DAC4からの出力にコンデンサC8 で結合して加算され、VCO9の制御端子に印加される。
微調用DAC6の直流成分がVCO9の入力段の直流成分に影響を与えないようにするために、微調用DAC6からの出力は、高抵抗の抵抗R6 を介して粗調用DAC4からの出力に接続する。このとき、各抵抗の条件として、(LPF7の抵抗値+R4 )≪R6 とする。LPF7の抵抗値+抵抗R4 に比べて非常に大きくすることで、微調用DAC6の直流成分は粗調用DAC4の直流成分に影響を与えない無視できる値とになる。
また、LPF7の抵抗値は、微調用DAC6の出力を電圧に変換するための抵抗であると共に、LPF7のコンデンサCを追加することで、微調用DACの出力信号を平滑化するLPFとしても動作する。
オペアンプ11は、電圧を増幅する目的のため、VCO9の制御電圧範囲が低いときは使用しなくてもよい。
また、第1の発振器において、VCO9の制御電圧が低いときはオペアンプ11を使用しなくてもよいため、オペアンプ11を必要としない構成を図3に示す。図3は、オペアンプを必要としない第2の発振器の構成図である。
次に、第1のDAC部16によるノイズの影響について図4及び図5を参照しながら説明する。図4は、第1のDAC部によるノイズに対するスプリアスレベルを示す図であり、図5は、第1のDAC部によるスプリアス発生を示す図である。
第1のDAC部16を経由してVCO9の制御端子にノイズが印加された場合、図5に示すスプリアスが発生する。図5では、ノイズ周波数が20kHzの時の例を示している。
図5において、左側の山がキャリア信号であり、右側(20kHz離調)に現れているのがスプリアスであり、キャリアとスプリアスとの差が、キャリアに対してのスプリアスレベル比(dBc)である。
また、VCOの電圧感度(MHz/V)により、この影響の度合いは変化する。
第2のDAC部17と比べてスプリアスに対する出力信号のレスポンス(電圧感度)が良いため、最もシールドを必要とする。
次に、第2のDAC部17によるノイズの影響について図6及び図7を参照しながら説明する。図6は、第2のDAC部によるノイズに対するスプリアスレベルを示す図であり、図7は、第2のDAC部によるスプリアス発生を示す図である。
第2のDAC部17を経由してVCO9の制御端子にノイズが印加された場合、図7に示すスプリアスが発生する。図7では、ノイズ周波数が20kHzの時の例を示している。
図7において、左側の山がキャリア信号であり、右側(20kHz離調)に現れているのがスプリアスであり、キャリアとスプリアスとの差が、キャリアに対してのスプリアスレベル比(dBc)である。
図2及び図3では、信号処理部15,第1のDAC部16,第2のDAC部17,増幅部18,VCOフィルタ部19を各々シールドブロックに収納したが、以下の第1〜3の例のような構成としてもよい。
次に、具体的なシールドの構成について図8〜図12を参照しながら説明する。図8は、基板上に各部を配置してシールドケースで覆った構成の概略図であり、図9は、図8の断面概略図であり、図10は、基板両面に各部を配置してシールドケースで覆った構成の断面説明図であり、図11は、基板上に一体型のシールドケースを形成した構成の概略図であり、図12は、図11のシールドケースにシールド用の蓋をした構成の概略図である。
VCOフィルタ部19は一つのシールドケースに収納し、他の部分を各々、若しくは、いくつかの部分をまとめて一つのシールドケースに収納するものである。
各部への配線接続は、基板31を多層とし、基板31内に信号ライン33を形成し、各部から信号ライン33にスルーホール(ビアホール)34を介して信号線で接続するようにしている。
尚、基板31両面の表面にはグランドライン35を形成し、両面のグランドライン35をスルーホール36で接続している。基板31両面のグランドライン35によってクロック等のノイズをグランドに吸収でき、基板31内の信号ライン33及び各部へのノイズの影響を少なくしている。つまり、基板内部でもシールドされている。
尚、信号線は、シールドケース37の内側の側壁に形成されたスリット38が各部屋を貫通しており、当該スリット38に信号線を配線して各部を接続するようになっている。
また、一体型のシールドケース37を基板31の両面に設け、スルーホールにより信号線で各部を接続し、各シールドケース37に蓋39をする構成としてもよい。
また、基板31の表面にグランドライン35を設け、基板31内の信号ライン33で各部を接続すれば、ノイズをグランドライン35で吸収できるため、ノイズの影響を更に小さくできる効果がある。
次に、第3の発振器と第4の発振器について図13、図14を参照しながら説明する。図13は、本発明の実施の形態に係る第3の発振器の構成図であり、図14は、本発明の実施の形態に係る第4の発振器の構成図である。
第3の発振器は、第1の発振器のVCOフィルタ部19を図13のVCOフィルタ部19′とし、第4の発振器は、第2の発振器のVCOフィルタ部19を図14のVCOフィルタ部19′としたものである。
尚、LPFとしては、抵抗RとコンデンサCの組み合わせであるRCフィルタ、コイルLとコンデンサCの組み合わせである抵抗ゼロのLCフィルタ、抵抗R、コイルLとコンデンサCを組み合わせたフィルタであってもよい。
粗調系ラインの抵抗R5 とLPF5の間の点と微調系ラインの微調用DAC6と抵抗R1 との間の点は、抵抗R6 を介して接続している。
また、粗調系ラインのLPF5とLPF13の間の点と微調系ラインの抵抗R1 と抵抗R4 との間の点は、コンデンサC8 を介して結合している。
微調用DAC6の出力のPWM信号は、コンデンサC8 にて粗調用DAC4の出力に加算される。
また、抵抗R5 及びLPF5は、粗調用DAC4の出力のノイズを除去するための重いLPFである。
Claims (13)
- 所望の周波数を発振する電圧制御発振器と、
クロックによって動作し、粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、
サンプリングクロックを入力し、粗調用周波数のデジタルデータを入力して、アナログ信号を出力する粗調用DACと、
サンプリングクロックを入力し、微調用周波数のデジタルデータを入力して、アナログ信号を出力する微調用DACと、
前記粗調用DACからの出力のノイズを除去して前記電圧制御発振器の制御端子への入力とする第1のLPFと、
前記微調用DACからの出力を電圧に変換して信号の平滑化を行う第2のLPFと、
前記第1のLPFの入力段と前記第2のLPFの入力段とを接続する抵抗と、
前記第1のLPFの出力に前記第2のLPFの出力が加算されるよう容量結合するコンデンサとを有し、
前記第1のLPFは、前記第2のLPFの周波数通過特性に対して低い周波数しか通過させない周波数通過特性を有し、
前記第2のLPFは、前記第1のLPFの周波数通過特性に対して高い周波数まで通過させる周波数通過特性を有し、
前記電圧制御発振器、前記第1のLPF、前記第2のLPF、前記抵抗、前記コンデンサを第1のシールドケースに収納したことを特徴とする発振器。 - 所望の周波数を発振する電圧制御発振器と、
クロックによって動作し、粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、
サンプリングクロックを入力し、粗調用周波数のデジタルデータを入力して、アナログ信号を出力する粗調用DACと、
サンプリングクロックを入力し、微調用周波数のデジタルデータを入力して、アナログ信号を出力する微調用DACと、
前記粗調用DACからの出力のノイズを除去する、低い周波数しか通過させない周波数通過特性を有する第1のLPFと、
前記微調用DACからの出力の電圧を分圧する分圧手段と、
前記第1のLPFの入力段と前記分圧手段の入力段とを接続する抵抗と、
前記第1のLPFからの出力信号を平滑化して前記電圧制御発振器の制御端子への入力とする第3のLPFと、
前記第1のLPFの出力に前記分圧手段で分圧された電圧が印加されるよう容量結合するコンデンサとを有し、
前記第1のLPFは、前記第3のLPFの周波数通過特性に対して低い周波数しか通過させない周波数通過特性を有し、
前記電圧制御発振器、前記第1のLPF、前記第3のLPF、前記抵抗、前記コンデンサを第1のシールドケースに収納したことを特徴とする発振器。 - 粗調用DACを第2のシールドケースに収納したことを特徴とする請求項1又は2記載の発振器。
- 制御回路を第3のシールドケースに収納したことを特徴とする請求項3記載の発振器。
- 微調用DACを第4のシールドケースに収納したことを特徴とする請求項4記載の発振器。
- 制御回路、粗調用DAC及び微調用DACを第5の、一つのシールドケースに収納したことを特徴とする請求項1又は2記載の発振器。
- 制御回路及び微調用DACを第6の、一つのシールドケースに収納したことを特徴とする請求項3記載の発振器。
- 第1のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
第2のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
前記第1のLPFの入力段と前記第2のLPFの入力段とを接続している抵抗の値は、前記第2のLPFを構成する抵抗の値の総和より大きいことを特徴とする請求項1記載の発振器。 - 第1のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
第3のLPFは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
分圧手段は、複数の抵抗で構成され、
前記第1のLPFの入力段と前記分圧手段の入力段とを接続している抵抗の値は、前記分圧手段を構成する抵抗の値の総和より大きいことを特徴とする請求項2記載の発振器。 - 基板上に各部を分離して配置し、当該各部をシールドケースで覆うようにしたことを特徴とする請求項1乃至9のいずれか記載の発振器。
- 基板の両面に各部を分離して配置し、当該各部をシールドケースで覆うようにしたことを特徴とする請求項1乃至9のいずれか記載の発振器。
- 基板上に複数の部屋を有する一体型のシールドケースを設け、当該複数の部屋に各部を配置し、当該シールドケースを蓋で覆う構成としたことを特徴とする請求項1乃至9のいずれか記載の発振器。
- 請求項1乃至12のいずれか記載の発振器と、
基準周波数を発振する基準周波数発振回路と、
前記発振された基準周波数を1/Mに分周する第1の分周器と、
前記電圧制御発振器の出力をフィードバックし、1/Nに分周する第2の分周器とを備え、
前記発振器における制御回路は、前記第1の分周器からの信号と前記第2の分周器からの信号を入力して比較し、両信号の差分に基づいて粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力することを特徴とする周波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007043790A JP4699402B2 (ja) | 2006-02-28 | 2007-02-23 | 発振器及び周波数シンセサイザ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006051544 | 2006-02-28 | ||
JP2006051544 | 2006-02-28 | ||
JP2007043790A JP4699402B2 (ja) | 2006-02-28 | 2007-02-23 | 発振器及び周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007267375A JP2007267375A (ja) | 2007-10-11 |
JP4699402B2 true JP4699402B2 (ja) | 2011-06-08 |
Family
ID=38639847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007043790A Expired - Fee Related JP4699402B2 (ja) | 2006-02-28 | 2007-02-23 | 発振器及び周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4699402B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2247958A2 (en) * | 2008-02-01 | 2010-11-10 | ViaSat, Inc. | Highly integrated circuit architecture |
JP6254321B1 (ja) | 2017-06-30 | 2017-12-27 | 株式会社ショーワ | 懸架装置用の制御装置および懸架システム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091751A (ja) * | 1998-09-10 | 2000-03-31 | Toyo Commun Equip Co Ltd | 積層基板を用いた高周波回路 |
JP2000100083A (ja) * | 1998-07-23 | 2000-04-07 | Matsushita Electric Ind Co Ltd | ディスク装置 |
JP2003258633A (ja) * | 2002-03-01 | 2003-09-12 | Kyocera Corp | Pllモジュール |
JP2003298424A (ja) * | 2002-04-05 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 信号処理装置およびd/a変換器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63121316A (ja) * | 1986-11-10 | 1988-05-25 | Nec Corp | デイジタル位相同期回路 |
JP3663218B2 (ja) * | 1994-08-18 | 2005-06-22 | 株式会社日立グローバルストレージテクノロジーズ | 磁気記録再生装置および位相同期回路 |
-
2007
- 2007-02-23 JP JP2007043790A patent/JP4699402B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000100083A (ja) * | 1998-07-23 | 2000-04-07 | Matsushita Electric Ind Co Ltd | ディスク装置 |
JP2000091751A (ja) * | 1998-09-10 | 2000-03-31 | Toyo Commun Equip Co Ltd | 積層基板を用いた高周波回路 |
JP2003258633A (ja) * | 2002-03-01 | 2003-09-12 | Kyocera Corp | Pllモジュール |
JP2003298424A (ja) * | 2002-04-05 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 信号処理装置およびd/a変換器 |
Also Published As
Publication number | Publication date |
---|---|
JP2007267375A (ja) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101025184B1 (ko) | Vco 구동 회로 및 주파수 합성기 | |
US6246864B1 (en) | Wireless microphone use UHF band carrier FM transmitter | |
US20080252390A1 (en) | Crystal oscillator circuit | |
US6549083B2 (en) | High-frequency crystal oscillator outputting a harmonic component | |
US8305155B2 (en) | Phase locked loop circuit with variable voltage sources | |
US9000857B2 (en) | Mid-band PSRR circuit for voltage controlled oscillators in phase lock loop | |
JP4699402B2 (ja) | 発振器及び周波数シンセサイザ | |
JP2006510254A (ja) | 高周波電磁発振を発生させる発振器回路 | |
US7432769B2 (en) | Oscillator circuit | |
US8125255B2 (en) | PLL circuit | |
US7609123B2 (en) | Direct modulation type voltage-controlled oscillator using MOS varicap | |
CN1726640B (zh) | 可调谐跟踪滤波器 | |
US7750730B2 (en) | Bandpass filter circuit | |
US7932785B2 (en) | Phase lock loop with continuous calibration and method therefor | |
JP2001320235A (ja) | 電圧制御発振器 | |
JP3985191B2 (ja) | 位相ロックドループ回路 | |
US7119627B2 (en) | Phase-locked loop circuit as well as a voltage-controlled oscillator as used in a phase-locked loop circuit | |
JP3957311B2 (ja) | Fm送信機 | |
JP4252601B2 (ja) | Vco駆動回路及び周波数シンセサイザ | |
JP3957312B2 (ja) | Fm送信機 | |
JP3957314B2 (ja) | Fm送信機 | |
JP3957313B2 (ja) | Fm送信機 | |
JP3957315B2 (ja) | Fm送信機 | |
JP4252602B2 (ja) | Vco駆動回路及び周波数シンセサイザ | |
JPH02502960A (ja) | 周波数合成器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110302 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4699402 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |