JP4076558B2 - Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路 - Google Patents

Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路 Download PDF

Info

Publication number
JP4076558B2
JP4076558B2 JP2005515730A JP2005515730A JP4076558B2 JP 4076558 B2 JP4076558 B2 JP 4076558B2 JP 2005515730 A JP2005515730 A JP 2005515730A JP 2005515730 A JP2005515730 A JP 2005515730A JP 4076558 B2 JP4076558 B2 JP 4076558B2
Authority
JP
Japan
Prior art keywords
frequency
circuit
khz
oscillation signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005515730A
Other languages
English (en)
Other versions
JPWO2005053161A1 (ja
Inventor
毅 池田
弘 宮城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd, Nigata Semitsu Co Ltd filed Critical Ricoh Co Ltd
Publication of JPWO2005053161A1 publication Critical patent/JPWO2005053161A1/ja
Application granted granted Critical
Publication of JP4076558B2 publication Critical patent/JP4076558B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/24—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection
    • H03J5/242—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection used exclusively for band selection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
    • H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明はＡＭ／ＦＭラジオ受信機およびこれに用いる局部発振回路に関し、特に、ＡＭ放送用およびＦＭ放送用の局部発振信号をＰＬＬ（Phase Locked Loop）回路を用いた１つの周波数シンセサイザで発生できるように構成されたＡＭ／ＦＭラジオ受信機に用いて好適なものである。
現在市販されているラジオ受信機の受信方式は、スーパーヘテロダイン方式が主流である。スーパーヘテロダイン方式は、中間周波バンドパスフィルタの中心周波数および帯域特性を変えずに、受信を希望する放送波の周波数を中間周波バンドパスフィルタの中心周波数に周波数変換することにより、この放送波の信号のみを取り出すものである。周波数変換は、高周波増幅された受信信号と選局指示に応じた周波数の局部発振信号とを混合することによって行われる。
この局部発振信号の周波数が正確でないと、周波数変換された信号の周波数が中間周波バンドパスフィルタの中心周波数からずれてしまう。そのため、局部発振信号には、高精度でかつ周波数変動の少ない特性が要求される。最近では、この局部発振信号を生成する回路に、マイクロコンピュータによる制御が容易なＰＬＬ周波数シンセサイザ（以下、単にＰＬＬ回路と呼ぶ）が用いられている。この回路で使用される基準周波数発生器には、一般的に高精度でかつ周波数変動が少ない水晶振動子が用いられている。
ところで、現在市販されているラジオ受信機は、ＡＭ放送とＦＭ放送との双方を受信できるものが多い。そして従来、ＡＭ放送における周波数変換用の局部発振信号を発生する回路と、ＦＭ放送における周波数変換用の局部発振信号を発生する回路とを１つのＰＬＬ回路で兼用する技術が提供されている（例えば、特許文献１，２参照）。
特開平８−１４９０３１号公報 特開２０００−１６５２７７号公報
図１は、ＡＭ／ＦＭでＰＬＬ回路を兼用したラジオ受信機の一部構成例を示す機能ブロック図である。図１に示すように、この種のラジオ受信機は、ＦＭ用のアンテナ１、ＦＭ用の高周波増幅回路２、ＦＭ用の混合回路３、ＦＭ用の中間周波増幅回路４、ＡＭ用のアンテナ５、ＡＭ用の高周波増幅回路６、ＡＭ用の混合回路７、ＡＭ用の中間周波増幅回路８、ＡＭ／ＦＭ兼用のＰＬＬ回路９、およびＡＭ用の分周器１０を備えて構成されている。
ＦＭ用の高周波増幅回路２は、一般的に、ＦＭ用のアンテナ１で受信した放送波のうち特定の周波数帯域における放送波を選択的に増幅する。ＦＭ用の混合回路３およびＰＬＬ回路９はＦＭ用の周波数変換器を構成しており、ＦＭ用の高周波増幅回路２から出力される周波数ｆFMRXの搬送波信号と、ＰＬＬ回路９から出力される周波数ｆFMLOの局部発振信号とを混合し、周波数変換を行って中間周波数（例えば、ｆFMRX−ｆFMLO＝１０．７ＭＨｚ）の信号を生成して出力する。ＦＭ用の中間周波増幅回路４は、ＦＭ用の混合回路３を通過した中間周波信号を増幅する。
日本バンドにおけるＦＭ放送の場合、その周波数割当は７６.１ＭＨｚ〜８９.９ＭＨｚである。また、１チャネル当たりの占有帯域幅は１００ＫＨｚである。さらに、選局に必要な各チャネルの局部発振周波数ｆFMLOは、そのチャネルの搬送波周波数ｆFMRXより１０.７ＭＨｚだけ低くとられている。したがって、ＰＬＬ回路９は、ＦＭ放送選局用の局部発振信号として、ｆFMLO＝６５.４ＭＨｚ〜７９.２ＭＨｚの周波数の信号を出力する。
また、ＡＭ用の高周波増幅回路６は、一般的に、ＡＭ用のアンテナ５で受信した放送波のうち特定の周波数帯域における放送波を選択的に増幅する。ＡＭ用の混合回路７、ＰＬＬ回路９および分周器１０はＡＭ用の周波数変換器を構成しており、ＡＭ用の高周波増幅回路６から出力される周波数ｆAMRXの搬送波信号と、ＰＬＬ回路９から出力され分周器１０で１／Ｎに分周された周波数ｆAMLOの局部発振信号とを混合し、周波数変換を行って中間周波数（例えば、ｆAMLO−ｆAMRX＝１０．７ＭＨｚ）の信号を生成して出力する。ＡＭ用の中間周波増幅回路８は、ＡＭ用の混合回路７を通過した中間周波信号を増幅する。
日本バンドにおけるＡＭ放送の場合、その周波数割当は５３１ＫＨｚ〜１６２０ＫＨｚである。また、１チャネル当たりの占有帯域幅は９ＫＨｚである。さらに、選局に必要な各チャネルの局部発振周波数ｆAMLOは、そのチャネルの搬送波周波数ｆAMRXより１０.７ＭＨｚだけ高くとられている。したがって、分周器１０は、ＰＬＬ回路９より出力される局部発振信号の周波数ｆFMLO（６５.４ＭＨｚ〜７９.２ＭＨｚ）を１／Ｎに分周して、その中からｆAMLO＝１１．２３１ＭＨｚ〜１２．３２０ＭＨｚの周波数の信号をＡＭ放送選局用の局部発振信号として出力する。
ここで、ｆAMLO＝１１．２３１ＭＨｚ〜１２．３２０ＭＨｚの周波数を６倍してみると、６×ｆAMLO＝６７．３８６ＭＨｚ〜７３．９２０ＭＨｚとなる。これは、ＰＬＬ回路９より出力されるＦＭ放送選局用の局部発振信号の周波数ｆFMLOの範囲内（６５.４ＭＨｚ〜７９.２ＭＨｚ）に収まっている。したがって、分周器１０の分周比を６（Ｎ＝６）とすることにより、１つのＰＬＬ回路９からＦＭ放送用およびＡＭ放送用の局部発振信号を得ることができる。
上述したように、ＰＬＬ回路９から出力される局部発振信号は、高精度でかつ周波数変動が少ない特性が要求される。そのため、このような特性の局部発振信号を発生させるために、ＰＬＬ回路９の中では、高精度でかつ周波数変動が少ない水晶振動子が用いられることが多い。図２は、水晶振動子を用いた従来のＰＬＬ回路９の構成例を示す図である。
図２に示すように、ＰＬＬ回路９は、水晶振動子１１、基準発振器（ＯＳＣ）１２、分周器１３、位相比較器１４、ローパスフィルタ（ＬＰＦ）１５、電圧制御発振器（ＶＣＯ）１６およびプログラマブルカウンタ（ＰＣ）１７を備えて構成されている。基準発振器１２は、水晶振動子１１を用いて基準周波数の基準発振信号を発生する。分周器１３は、基準発振信号の周波数を分周して位相比較器１４に出力する。この分周器１３は、ＦＭ用とＡＭ用との２種類の分周比を持ち、その何れかに切り替えられるようになっている。
位相比較器１４は、分周器１３からの基準発振信号とプログラマブルカウンタ１７からの出力信号との位相を比較し、その位相差に応じた電圧をローパスフィルタ１５に出力する。ローパスフィルタ１５は、位相比較器１４の出力から不要周波数成分を取り除き、直流制御電圧を作り出して電圧制御発振器１６に供給する。電圧制御発振器１６は、ローパスフィルタ１５からの出力電圧に応じて発振周波数を変化させ、基準発振信号に同期するように制御された基準クロックを出力する。プログラマブルカウンタ１７は、選局周波数に応じた分周比で基準クロックを分周し、分周されたクロック信号を位相比較器１４に出力する。
このように構成されたＰＬＬ回路９は、以下のように動作する。基準発振器１２から出力された基準発振信号は、分周器１３で分周されて位相比較器１４に入力される。また、電圧制御発振器１６から出力された局部発振信号は、プログラマブルカウンタ１７で選局周波数に応じた分周比で分周されて位相比較器１４に入力される。
位相比較器１４は、分周器１３からの基準発振信号の位相とプログラマブルカウンタ１７からの出力信号の位相とを比較し、位相差に応じた電圧を、ローパスフィルタ１５を介して電圧制御発振器１６に出力する。以上により、電圧制御発振器１６からＦＭ用の混合回路３およびＡＭ用の分周器１０へと出力される局部発振信号は、分周器１３からの基準発振信号に同期するように制御される。
ここで、上述したようにＡＭ用の分周器１０の分周比は６であり、ＡＭ放送における１チャネル当たりの占有帯域幅は９ＫＨｚである。したがって、ＡＭ放送選択時に分周器１３から出力される基準発振信号の周波数ｆrは、５４ＫＨｚとすることが必要となる。一方、一般的にラジオ受信機においては、水晶振動子１１として、ｆx＝７５ＫＨｚといった低周波数の振動子が用いられる。これは、発振周波数ｆxが高いと、その高調波成分が放送波帯に重畳して受信感度を劣化させてしまうからである。
ただし、７５ＫＨｚの水晶振動子１１を用いた場合、分周器１３によって５４ＫＨｚの基準発振信号を発生することはできない。そこで、分周器１３では、水晶振動子１１の発振周波数（７５ＫＨｚ）と、ＡＭ放送に関して要求される基準発振信号の周波数（５４ＫＨｚ）との最大公約数である３ＫＨｚを周波数ｆrとする基準発振信号を実際には発生する。
しかしながら、このように基準発振信号の周波数ｆrが小さくなると、プログラマブルカウンタ１７の分周比を大きくせざるを得なくなってしまう。プログラマブルカウンタ１７の分周比が大きくなると、次のような問題を生じる。
１．プログラマブルカウンタ１７を構成するフリップフロップの段数が増え、回路規模が大きくなってしまう。
２．ＰＬＬ回路のロックアップ時間が長くなってしまう。
３．Ｓ／Ｎ比が悪くなりやすい。
本発明は、このような問題を解決するために成されたものであり、ＡＭ放送用およびＦＭ放送用の局部発振信号を１つのＰＬＬ回路で発生できるように構成されたラジオ受信機において、当該局部発振信号を発生する際の基準となる基準発振信号の周波数を比較的大きくとれるようにすることを目的とする。
上記課題を解決するために、本発明のＡＭ／ＦＭラジオ受信機は、局部発振信号を発生する局部発振回路と、局部発振回路から出力される局部発振信号とＦＭラジオ放送信号とを混合してＦＭ放送用中間周波信号を発生する第１の混合回路と、局部発振回路から出力される局部発振信号を分周する第１の分周回路と、第１の分周回路で分周された局部発振信号とＡＭラジオ放送信号とを混合してＡＭ放送用中間周波信号を発生する第２の混合回路とを備え、局部発振回路は、所定の基準周波数で動作する振動子と、振動子を用いて基準発振信号を発生する基準発振器と、基準発振器から出力される基準発振信号の周波数を逓倍する逓倍回路と、逓倍回路から出力される基準発振信号を分周して、当該逓倍回路から出力される基準発振信号の周波数とＡＭラジオ放送の１チャネル当たりの割当周波数またはその整数分の１に第１の分周回路の分周比を乗じた周波数との最大公約数となる周波数の基準発振信号を発生する第２の分周回路と、第２の分周回路からの出力信号とプログラマブルカウンタからの出力信号との位相を比較し、その位相差に応じた電圧の信号を出力する位相比較器と、位相比較器よりされる出力される信号から不要周波数成分を取り除き、直流制御電圧を作り出して出力するローパスフィルタと、ローパスフィルタからの出力電圧に応じて発振周波数を変化させ、第２の分周回路から出力される基準発振信号に同期するように制御された基準クロックを出力する電圧制御発振器と、基準クロックを選局周波数に応じた分周比で分周し、分周されたクロック信号を位相比較器に出力するプログラマブルカウンタとを備えたことを特徴とする。
本発明の他の態様では、第２の分周回路は、逓倍回路から出力される基準発振信号を分周して、当該逓倍回路から出力される基準発振信号の周波数とＦＭラジオ放送の１チャネル当たりの割当周波数またはその整数分の１との最大公約数となる周波数の基準発振信号を発生することを特徴とする。
本発明の他の態様では、振動子の基準周波数は７５ＫＨｚであり、ＡＭラジオ放送の１チャネル当たりの割当周波数が９ＫＨｚ、第１の分周回路の分周比が６で、ＡＭラジオ放送の１チャネル当たりの割当周波数に第１の分周回路の分周比を乗じた周波数は５４ＫＨｚであることを特徴とする。
本発明の他の態様では、振動子の基準周波数は７５ＫＨｚであり、ＡＭラジオ放送の１チャネル当たりの割当周波数が１０ＫＨｚ、第１の分周回路の分周比が８または１０で、ＡＭラジオ放送の１チャネル当たりの割当周波数に第１の分周回路の分周比を乗じた周波数は８０ＫＨｚまたは１００ＫＨｚであることを特徴とする。
本発明の他の態様では、振動子の基準周波数は７５ＫＨｚであり、ＡＭラジオ放送の１チャネル当たりの割当周波数が９ＫＨｚ、第１の分周回路の分周比が８または１０で、ＡＭラジオ放送の１チャネル当たりの割当周波数に第１の分周回路の分周比を乗じた周波数は７２ＫＨｚまたは９０ＫＨｚであることを特徴とする。
本発明の他の態様では、振動子の基準周波数は７５ＫＨｚであり、ＦＭラジオ放送の１チャネル当たりの割当周波数は５０ＫＨｚ、１００ＫＨｚまたは２００ＫＨｚであることを特徴とする。
本発明の他の態様では、逓倍回路は、基準発振器から出力される基準発振信号の周波数を２のべき乗倍（例えば、２2倍）することを特徴とする。
本発明の他の態様では、スイッチトキャパシタの容量を変更することで信号の通過帯域特性を変更可能に構成されているスイッチトキャパシタフィルタに供給するためのクロック信号を発生するクロック発生回路とを備えたことを特徴とする。
また、本発明の局部発振回路は、所定の基準周波数で動作する振動子と、振動子を用いて基準発振信号を発生する基準発振器と、基準発振器から出力される基準発振信号の周波数を逓倍する逓倍回路と、逓倍回路から出力される基準発振信号を分周して、当該逓倍回路から出力される基準発振信号の周波数とＡＭラジオ放送の１チャネル当たりの割当周波数またはその整数分の１に所定の値を乗じた周波数との最大公約数となる周波数の基準発振信号を発生する分周回路と、分周回路からの出力信号とプログラマブルカウンタからの出力信号との位相を比較し、その位相差に応じた電圧の信号を出力する位相比較器と、位相比較器よりされる出力される信号から不要周波数成分を取り除き、直流制御電圧を作り出して出力するローパスフィルタと、ローパスフィルタからの出力電圧に応じて発振周波数を変化させ、分周回路から出力される基準発振信号に同期するように制御された基準クロックを出力する電圧制御発振器と、基準クロックを選局周波数に応じた分周比で分周し、分周されたクロック信号を位相比較器に出力するプログラマブルカウンタとを備えたことを特徴とする。
本発明の他の態様では、分周回路は、逓倍回路から出力される基準発振信号を分周して、当該逓倍回路から出力される基準発振信号の周波数とＦＭラジオ放送の１チャネル当たりの割当周波数またはその整数分の１との最大公約数となる周波数の基準発振信号を発生することを特徴とする。
本発明の他の態様では、振動子の基準周波数は７５ＫＨｚであり、ＡＭラジオ放送の１チャネル当たりの割当周波数が９ＫＨｚ、所定の値が６で、ＡＭラジオ放送の１チャネル当たりの割当周波数に所定の値を乗じた周波数は５４ＫＨｚであることを特徴とする。
本発明の他の態様では、振動子の基準周波数は７５ＫＨｚであり、ＡＭラジオ放送の１チャネル当たりの割当周波数が１０ＫＨｚ、所定の値が８または１０で、ＡＭラジオ放送の１チャネル当たりの割当周波数に所定の値を乗じた周波数は８０ＫＨｚまたは１００ＫＨｚであることを特徴とする。
本発明の他の態様では、振動子の基準周波数は７５ＫＨｚであり、ＡＭラジオ放送の１チャネル当たりの割当周波数が９ＫＨｚ、所定の値が８または１０で、ＡＭラジオ放送の１チャネル当たりの割当周波数に所定の値を乗じた周波数は７２ＫＨｚまたは９０ＫＨｚであることを特徴とする。
本発明の他の態様では、振動子の基準周波数は７５ＫＨｚであり、ＦＭラジオ放送の１チャネル当たりの割当周波数は５０ＫＨｚ、１００ＫＨｚまたは２００ＫＨｚであることを特徴とする。
本発明の他の態様では、逓倍回路は、基準発振器から出力される基準発振信号の周波数を２のべき乗倍（例えば、２2倍）することを特徴とする。
上記のように構成した本発明によれば、基準発振器から出力される基準発振信号の周波数を逓倍することで、逓倍された基準発振信号の周波数とＡＭラジオ放送の１チャネル当たりの割当周波数またはその整数分の１に所定の分周比を乗じた周波数との最大公約数、あるいは、逓倍された基準発振信号の周波数とＦＭラジオ放送の１チャネル当たりの割当周波数またはその整数分の１との最大公約数が大きくなり、局部発振信号を発生する際の基準となる基準発振信号の周波数を比較的大きくとることができる。これにより、局部発振回路における分周比を小さくすることができ、回路規模の縮小、ロックアップ時間の短縮化、Ｓ／Ｎ比の向上を図ることができる。
図１は、ＡＭ／ＦＭでＰＬＬ回路を兼用したラジオ受信機の一部構成例を示す機能ブロック図である。
図２は、従来のＰＬＬ回路の構成例を示す図である。
図３は、本実施形態による局部発振回路（ＰＬＬ回路）の構成例を示す図である。
図４は、本実施形態による逓倍回路の構成例を示す図である。
図５は、本実施形態によるＰＬＬ回路の応用例を示す図である。
以下、本発明の一実施形態を図面に基づいて説明する。図３は、本実施形態による局部発振回路（ＰＬＬ回路）の構成例を示す図である。なお、この図３において、図２に示した符号と同一の符号を付したものは同一の機能を有するものであるので、ここでは重複する説明を省略する。また、この図３に示すＰＬＬ回路が適用されるＡＭ／ＦＭラジオ受信機の構成は、図１に示した通りである。
図３に示すように、本実施形態のＰＬＬ回路は、水晶振動子１１、基準発振器（ＯＳＣ）１２、分周器２３、位相比較器１４、ローパスフィルタ（ＬＰＦ）１５、電圧制御発振器（ＶＣＯ）１６、プログラマブルカウンタ（ＰＣ）１７および２段の２逓倍回路２１，２２を備えて構成されている。
２段の２逓倍回路２１，２２は、基準発振器１２から出力される基準発振信号の周波数を２2倍する。この２逓倍回路２１，２２は、具体的には、例えば図４のように構成される。
図４に示すように、初段の２逓倍回路２１は、２つのトランジスタＴｒ１１，Ｔｒ１２から成る差動対、定電流源Ｉ１およびアンプＡｐ１を備えて構成されている。差動対を構成する２つのトランジスタＴｒ１１，Ｔｒ１２のソースどうしは互いに共通に接続され、この共通ソースが定電流源Ｉ１を介して接地されている。また、各トランジスタＴｒ１１，Ｔｒ１２のドレインどうしが互いに共通に接続され、この共通ドレインが電源ＶＤＤに接続されている。
各トランジスタＴｒ１１，Ｔｒ１２のゲートには、基準発振器１２の端子Ｑから出力される基準発振信号と、基準発振器１２の端子Ｑバーから出力される、上記基準発振信号の位相を反転した信号とが入力される。これにより、各トランジスタＴｒ１１，Ｔｒ１２から成る差動対は差動増幅動作し、入力される基準発振信号の周波数を２倍にして出力する。
差動対にて周波数が２倍された基準発振信号は、アンプＡｐに入力される。アンプＡｐは、端子Ｑから基準発振信号を出力するとともに、端子Ｑバーからその位相反転信号を出力する。
後段の２逓倍回路２２は、２つのトランジスタＴｒ２１，Ｔｒ２２から成る差動対、定電流源Ｉ２およびアンプＡｐ２を備えて構成されている。差動対を構成する２つのトランジスタＴｒ２１，Ｔｒ２２のソースどうしは互いに共通に接続され、この共通ソースが定電流源Ｉ２を介して接地されている。また、各トランジスタＴｒ２１，Ｔｒ２２のドレインどうしが互いに共通に接続され、この共通ドレインが電源ＶＤＤに接続されている。
各トランジスタＴｒ２１，Ｔｒ２２のゲートには、アンプＡｐの端子Ｑから出力される基準発振信号と、アンプＡｐの端子Ｑバーから出力される位相反転信号とが入力される。これにより、各トランジスタＴｒ２１，Ｔｒ２２から成る差動対は差動増幅動作し、入力される基準発振信号の周波数を２倍にして出力する。この差動対にて周波数が更に２倍された基準発振信号は、アンプＡｐ２を介して図３の分周器２３に入力される。
分周器２３（本発明による第２の分周回路に相当）は、後段の２逓倍回路２２から出力される基準発振信号の周波数を分周する。これにより、当該２逓倍回路２２から出力される基準発振信号の周波数と、ＡＭラジオ放送の１チャネル当たりの割当周波数またはその整数分の１に分周器１０（本発明による第１の分周回路に相当）の分周比を乗じた周波数との最大公約数となる周波数ｆr’の基準発振信号を発生し、これを位相比較器１４に出力する。
ここで、基準発振器１２から出力される基準発振信号の周波数は、水晶振動子１１の動作周波数ｆxである７５ＫＨｚである。この場合、２段の２逓倍回路２１，２２によって、基準発振信号の周波数は３００ＫＨｚまで引き上げられる。一方、上述したようにＡＭ用の分周器１０の分周比は６であり、日本バンドのＡＭ放送における１チャネル当たりの占有帯域幅は９ＫＨｚである。したがって、ＡＭラジオ放送の１チャネル当たりの割当周波数に分周器１０の分周比を乗じた周波数は、５４ＫＨｚとなる。
よって、分周器２３は、３００ＫＨｚと５４ＫＨｚとの最大公約数である６ＫＨｚを周波数ｆr’とする基準発振信号を発生し、これを位相比較器１４に出力する。このように、本実施形態によれば、従来（ｆr＝３ＫＨｚ）に比べて２倍の周波数の基準発振信号を比較基準信号として位相比較器１４に供給することができるようになる。なお、ＡＭラジオ放送の１チャネル当たりの割当周波数（９ＫＨｚ）の整数分の１として３ＫＨｚを用いた場合、これに分周器１０の分周比を乗じた周波数は１８ＫＨｚとなる。この１８ＫＨｚと２逓倍回路２２から出力される３００ＫＨｚとの最大公約数となる周波数ｆr’も６ＫＨｚとなる。
ところで、上記実施形態では基準発振器１２から出力される７５ＫＨｚの基準発振信号の周波数を２2倍して３００ＫＨｚとしているが、２2倍とすることには意味がある。まず、２のべき乗倍としているのは、３のべき乗倍や５のべき乗倍など２以外のべき乗倍に比べて回路が作りやすく、回路構成が複雑にならないからである。すなわち、３逓倍や５逓倍などとすると、元の基準発振信号から位相がずれるので、その位相調整のために余分のフィルタ回路等が必要となってしまう。
また、２3倍、２4倍・・・などと倍率を４倍より大きくしていないのは、倍率を大きくし過ぎると、逓倍された基準発振周波数がＡＭ放送波帯に重畳して妨害を与えてしまう恐れがあるからである。すなわち、７５ＫＨｚを２3倍すると６００ＫＨｚ、２4倍すると１２００ＫＨｚとなり、何れもＡＭ放送に割り当てられた周波数帯（５３１ＫＨｚ〜１６２０ＫＨｚ）に重畳してしまう。
一方、２逓倍回路を１段だけ設けて７５ＫＨｚの基準発振周波数を２倍すると、得られる周波数は１５０ＫＨｚとなってＡＭ放送波帯に重畳せず、かつ、位相比較器１４に供給する基準発振信号の周波数ｆr’も６ＫＨｚと従来の２倍にすることができるので、このような構成でも良い。
ただし、本実施形態のＰＬＬ回路をＦＭ用の混合回路（本発明による第１の混合回路に相当）とＡＭ用の混合回路（本発明による第２の混合回路に相当）とで共用するのみならず、他の回路でも共用する場合において、基準発振周波数を４倍してより大きな周波数とする方が好ましい場合がある。
図５は、そのような場合の一例を示す図である。なお、この図５において、図３に示した構成要素と同一の機能を有する構成要素には同一の符号を付している。図５の応用例では、図３の構成に加えてクロック発生回路３０を更に備え、２逓倍回路２２から出力される３００ＫＨｚの基準発振信号を用いて、図示しないスイッチトキャパシタフィルタに供給するためのクロック信号を発生する。
スイッチトキャパシタフィルタは、その内部に備えられたスイッチトキャパシタの容量を変更することで信号の通過帯域特性を変更可能に構成されたものであり、例えば同調発振回路やノイズフィルタなどに用いられる。スイッチトキャパシタはスイッチおよびキャパシタを備えており、クロック発生回路３０で発生されたクロック信号に基づいてスイッチを切り替えることにより、キャパシタの容量が変更されるようになっている。
図５に示すように、クロック発生回路３０は、分周器３３、位相比較器３４、ローパスフィルタ（ＬＰＦ）３５、電圧制御発振器（ＶＣＯ）３６およびプログラマブルカウンタ（ＰＣ）３７を備えて構成されている。分周器３３は、２逓倍回路２２から出力される基準発振信号の周波数を分周し、その結果を位相比較器３４に出力する。
位相比較器３４は、分周器３３からの基準発振信号とプログラマブルカウンタ３７からの出力信号との位相を比較し、その位相差に応じた電圧をローパスフィルタ３５に出力する。ローパスフィルタ３５は、位相比較器３４の出力から不要周波数成分を取り除き、直流制御電圧を作り出して電圧制御発振器３６に供給する。
電圧制御発振器３６は、ローパスフィルタ３５からの出力電圧に応じて発振周波数を変化させ、基準発振信号に同期するように制御されたサンプリング周波数ｆsのクロック信号を出力する。プログラマブルカウンタ３７は、電圧制御発振器３６から出力されるクロック信号を所定の分周比で分周し、その結果得られる信号を位相比較器１４に出力する。
このように構成したクロック発生回路３０においては、電圧制御発振器３６から出力されるクロック信号のサンプリング周波数ｆsをできるだけ大きくすることが望まれる。サンプリング周波数ｆsが小さいと、スイッチトキャパシタフィルタに入力される信号の周波数帯が折り返しノイズの影響を受けやすくなり、また、十分なフィルタリング効果も期待できなくなる可能性があるからである。
サンプリング周波数ｆsを大きくするには、２つの方法がある。１つ目はプログラマブルカウンタ３７の分周比を大きくする方法である。２つ目は、位相比較器１４に供給する基準発振信号の周波数を大きくする方法である。ただし、プログラマブルカウンタ３７の分周比を大きくすると、ロック動作の安定性が悪くなり、安定したクロック信号が得られなくなってしまう。よって、プログラマブルカウンタ１７の分周比を大きくするのは好ましい方法とは言えない。
さらに、キャパシタを備えて構成されるＬＰＦ３５を含めてクロック発生回路３０の全体をＩＣ化することを考えた場合にも、プログラマブルカウンタ３７の分周比はできるだけ小さくすることが望まれる。プログラマブルカウンタ３７の分周比が大きくなると、ＬＰＦ３５の時定数が大きくなり、大容量のキャパシタが必要となってＩＣ化が困難となるからである。
以上のことから、クロック発生回路３０では、位相比較器３４に入力される基準発振信号の周波数をできるだけ大きくすることが望まれる。基準発振信号の周波数を大きくすることができれば、プログラマブルカウンタ３７の分周比をできるだけ小さくすることができ、動作の安定性を確保できるとともに、ＬＰＦ３５もそのキャパシタの容量を小さくしてＩＣ化することが可能となる。図５の例の場合、例えばＬＰＦ１５を除く全ての回路を１チップに集積化することが可能である。
以上のように、位相比較器１４に供給する基準発振信号の周波数ｆr’を６ＫＨｚとすることだけを考えれば２逓倍回路を１段だけ設けて７５ＫＨｚの基準発振周波数を２倍するだけでも良い。しかし、スイッチトキャパシタフィルタに対するクロック信号を発生するクロック発生回路３０にも基準発振信号を供給することを考えた場合には、２段の２逓倍回路２１，２２を設けて７５ＫＨｚの基準発振周波数を４倍するのが好ましい。
なお、図５の例では２逓倍回路２２から出力される基準発振信号を分周器３３で分周しているが、分周せずにそのまま位相比較器３４に供給するようにしても良い。このようにすれば、位相比較器３４に供給する基準発振信号の周波数をできる限り大きくすることができ、プログラマブルカウンタ３７の分周比をより小さくすることができる。
以上詳しく説明したように、本実施形態によれば、基準発振器１２から出力される基準発振信号の周波数を逓倍する２逓倍回路２１，２２を設け、当該２逓倍回路２１，２２から出力される基準発振信号を分周して位相比較器１４に供給するようにしたので、７５ＫＨｚから３００ＫＨｚに逓倍された基準発振信号の周波数と、ＡＭラジオ放送の１チャネル当たりの割当周波数に所定の分周比を乗じた周波数（５４ＫＨｚ）との最大公約数が大きくなり、位相比較器１４に供給する基準発振信号の周波数を従来に比べて大きくすることができる。
これにより、プログラマブルカウンタ１７における分周比を小さくすることができ、回路規模の縮小、ロックアップ時間の短縮化、Ｓ／Ｎ比の向上を図ることができる。また、図５のようにスイッチトキャパシタフィルタ用のクロック発生回路３０にも基準発振信号を供給する場合には、基準発振周波数を２倍ではなく４倍することで、クロック発生回路３０内のプログラマブルカウンタ３７における分周比も小さくすることができる。
なお、動作周波数が３００ＫＨｚの水晶振動子を用いれば、２逓倍回路２１，２２を設けることなく同様の動作が期待できる。しかし、現在ラジオ受信機において一般的に使われている７５ＫＨｚの水晶振動子を用いて構成することにより、３００ＫＨｚの水晶振動子を新たに作る場合に比べて安価に製造することができるというメリットを有する。
上記実施形態では日本のラジオバンドについて説明したが、欧米のラジオバンドについても同様に適用することが可能である。例えば、北中南米のラジオバンドでは、ＦＭ放送の周波数割当は８８.１ＭＨｚ〜１０７.９ＭＨｚで、１チャネル当たりの占有帯域幅は２００ＫＨｚである。さらに、選局に必要な各チャネルの局部発振周波数ｆFMLOは、そのチャネルの搬送波周波数ｆFMRXより１０.７ＭＨｚだけ高い９８.８ＭＨｚ〜１１８.６ＭＨｚである。一方、ＡＭ放送の周波数割当は５３０ＫＨｚ〜１７１０ＫＨｚで、１チャネル当たりの占有帯域幅は１０ＫＨｚである。さらに、選局に必要な各チャネルの局部発振周波数ｆAMLOは、そのチャネルの搬送波周波数ｆAMRXより１０.７ＭＨｚだけ高い１１．２３ＭＨｚ〜１２．４１ＭＨｚである。
ここで、ｆAMLO＝１１．２３ＭＨｚ〜１２．４１ＭＨｚの周波数を８倍してみると、８×ｆAMLO＝８９．８４ＭＨｚ〜９９．２８ＭＨｚとなる。この周波数範囲は、ＦＭ放送選局用の局部発振信号の周波数ｆFMLOの範囲（９８.８ＭＨｚ〜１１８.６ＭＨｚ）と一部が重複している。すなわち、ＡＭ局部発振信号の周波数ｆAMLOの８倍周波数の高周波側領域と、ＦＭ局部発振信号の周波数ｆFMLOの低周波側領域とが互いに同じ周波数範囲となっている。
一方、ｆAMLO＝１１．２３ＭＨｚ〜１２．４１ＭＨｚの周波数を１０倍してみると、１０×ｆAMLO＝１１２．３ＭＨｚ〜１２４．１ＭＨｚとなる。この周波数範囲は、ＦＭ放送選局用の局部発振信号の周波数ｆFMLOの範囲（９８.８ＭＨｚ〜１１８.６ＭＨｚ）と一部が重複している。すなわち、ＡＭ局部発振信号の周波数ｆAMLOの１０倍周波数の低周波側領域と、ＦＭ局部発振信号の周波数ｆFMLOの高周波側領域とが互いに同じ周波数範囲となっている。
ＦＭ局部発振信号の周波数ｆFMLOの低周波側のカバー範囲を９８．８ＭＨｚから８９．８４ＭＨｚ以下に広げれば、ＡＭ局部発振信号の周波数ｆAMLOの８倍周波数は全てＦＭ局部発振信号の周波数ｆFMLOの範囲内に収まる。また、ＦＭ局部発振信号の周波数ｆFMLOの高周波側のカバー範囲を１１８．６ＭＨｚから１２４．１ＭＨｚ以上に広げれば、ＡＭ局部発振信号の周波数ｆAMLOの１０倍周波数は全てＦＭ局部発振信号の周波数ｆFMLOの範囲内に収まる。
したがって、ＦＭ局部発振信号の周波数ｆFMLOのカバー範囲を低周波側あるいは高周波側に広げるとともに、図１に示す分周器１０の分周比を８（Ｎ＝８）または１０（Ｎ＝１０）とすることにより、１つのＰＬＬ回路９からＦＭ放送用およびＡＭ放送用の局部発振信号を得ることができる。なお、発振回路を構成するバラクタダイオードは周波数が低くなるとＱが低下し、発振しにくくなってしまう。よって、ＦＭ局部発振信号の周波数ｆFMLOのカバー範囲を高周波側に広げる方が回路を簡単に構成できるので、その方が好ましい。
以上のような北中南米バンドの場合、分周器１０の分周比を８としたときには、ＡＭ放送の１チャネル当たりの割当周波数が１０ＫＨｚなので、その８倍の８０ＫＨｚと水晶振動子１１の７５ＫＨｚとの最大公約数である５ＫＨｚを元々基準発振信号の周波数として採用することができる。これに対して、７５ＫＨｚを２倍した場合には１０ＫＨｚ、４倍した場合には２０ＫＨｚを周波数ｆr’とする基準発振信号を発生して位相比較器１４に供給することができる。
また、分周器１０の分周比を１０としたときには、ＡＭ放送の１チャネル当たりの割当周波数の１０倍の１００ＫＨｚと水晶振動子１１の７５ＫＨｚとの最大公約数である２５ＫＨｚを元々基準発振信号の周波数として採用することができる。これに対して、７５ＫＨｚを２倍した場合には５０ＫＨｚ、４倍した場合には１００ＫＨｚを周波数ｆr’とする基準発振信号を発生して位相比較器１４に供給することができる。
また、欧州のラジオバンドでは、ＦＭ放送の周波数割当は８７.５ＭＨｚ〜１０８.０ＭＨｚで、１チャネル当たりの占有帯域幅は５０ＫＨｚである。さらに、選局に必要な各チャネルの局部発振周波数ｆFMLOは、そのチャネルの搬送波周波数ｆFMRXより１０.７ＭＨｚだけ高い９８.２ＭＨｚ〜１１８.７ＭＨｚである。一方、ＡＭ放送の周波数割当は５３１ＫＨｚ〜１６２０ＫＨｚで、１チャネル当たりの占有帯域幅は９ＫＨｚである。さらに、選局に必要な各チャネルの局部発振周波数ｆAMLOは、そのチャネルの搬送波周波数ｆAMRXより１０.７ＭＨｚだけ高い１１．２３１ＭＨｚ〜１２．３２０ＭＨｚである。
ここで、ｆAMLO＝１１．２３１ＭＨｚ〜１２．３２０ＭＨｚの周波数を８倍してみると、８×ｆAMLO＝８９．８４８ＭＨｚ〜９８．５６ＭＨｚとなる。この周波数範囲は、ＦＭ放送選局用の局部発振信号の周波数ｆFMLOの範囲（９８.２ＭＨｚ〜１１８.７ＭＨｚ）と一部が重複している。すなわち、ＡＭ局部発振信号の周波数ｆAMLOの８倍周波数の高周波側領域と、ＦＭ局部発振信号の周波数ｆFMLOの低周波側領域とが互いに同じ周波数範囲となっている。
一方、ｆAMLO＝１１．２３１ＭＨｚ〜１２．３２０ＭＨｚの周波数を１０倍してみると、１０×ｆAMLO＝１１２．３１ＭＨｚ〜１２３．２ＭＨｚとなる。この周波数範囲は、ＦＭ放送選局用の局部発振信号の周波数ｆFMLOの範囲（９８.２ＭＨｚ〜１１８.７ＭＨｚ）と一部が重複している。すなわち、ＡＭ局部発振信号の周波数ｆAMLOの１０倍周波数の低周波側領域と、ＦＭ局部発振信号の周波数ｆFMLOの高周波側領域とが互いに同じ周波数範囲となっている。
ＦＭ局部発振信号の周波数ｆFMLOの低周波側のカバー範囲を９８．２ＭＨｚから８９．８４８ＭＨｚ以下に広げれば、ＡＭ局部発振信号の周波数ｆAMLOの８倍周波数は全てＦＭ局部発振信号の周波数ｆFMLOの範囲内に収まる。また、ＦＭ局部発振信号の周波数ｆFMLOの高周波側のカバー範囲を１１８．７ＭＨｚから１２３．２ＭＨｚ以上に広げれば、ＡＭ局部発振信号の周波数ｆAMLOの１０倍周波数は全てＦＭ局部発振信号の周波数ｆFMLOの範囲内に収まる。
したがって、ＦＭ局部発振信号の周波数ｆFMLOのカバー範囲を低周波側あるいは高周波側に広げるとともに、図１に示す分周器１０の分周比を８（Ｎ＝８）または１０（Ｎ＝１０）とすることにより、１つのＰＬＬ回路９からＦＭ放送用およびＡＭ放送用の局部発振信号を得ることができる。なお、ＦＭ局部発振信号の周波数ｆFMLOのカバー範囲を高周波側に広げる方が回路を簡単に構成できるので、その方が好ましい。
以上のような欧州バンドの場合、分周器１０の分周比を８としたときは、ＡＭ放送の１チャネル当たりの割当周波数が９ＫＨｚなので、その８倍の７２ＫＨｚと水晶振動子１１の７５ＫＨｚとの最大公約数として、３ＫＨｚの基準発振信号しかとることができない。これに対して、７５ＫＨｚを２倍した場合には６ＫＨｚ、４倍した場合には１２ＫＨｚを周波数ｆr’とする基準発振信号を発生して位相比較器１４に供給することができる。
また、分周器１０の分周比を１０としたときには、ＡＭ放送の１チャネル当たりの割当周波数の１０倍の９０ＫＨｚと水晶振動子１１の７５ＫＨｚとの最大公約数である１５ＫＨｚを元々基準発振信号の周波数として採用することができる。これに対して、７５ＫＨｚを２倍した場合、４倍した場合は共に３０ＫＨｚを周波数ｆr’とする基準発振信号を発生して位相比較器１４に供給することができる。
また、上記実施形態では、２逓倍回路２１，２２から出力される基準発振信号を分周することにより、当該逓倍された周波数と、ＡＭラジオ放送の１チャネル当たりの割当周波数またはその整数分の１との最大公約数となる周波数ｆr’の基準発振信号を発生する例について説明したが、ＦＭラジオ放送の１チャネル当たりの割当周波数またはその整数分の１との最大公約数となる周波数の基準発振信号を発生するようにしても良い。
例えば、日本バンドの場合、上述したようにＦＭ局部発振周波数ｆFMLOは６５.４ＭＨｚ〜７９.２ＭＨｚで、１チャネル当たりの占有帯域幅は１００ＫＨｚである。この場合、この１００ＫＨｚまたはその整数分の１である２５ＫＨｚと、水晶振動子１１の７５ＫＨｚとの最大公約数として、２５ＫＨｚを元々基準発振信号の周波数として採用することができる。これに対して、７５ＫＨｚを２倍した場合には５０ＫＨｚ、４倍した場合には１００ＫＨｚを周波数とする基準発振信号を発生することができる。
また、北中南米バンドの場合、ＦＭ局部発振周波数ｆFMLOは９８.８ＭＨｚ〜１１８.６ＭＨｚで、１チャネル当たりの占有帯域幅は２００ＫＨｚである。この場合も、この２００ＫＨｚまたはその整数分の１である２５ＫＨｚと、水晶振動子１１の７５ＫＨｚとの最大公約数として、２５ＫＨｚを元々基準発振信号の周波数として採用することができる。これに対して、７５ＫＨｚを２倍した場合には５０ＫＨｚ、４倍した場合には１００ＫＨｚを周波数とする基準発振信号を発生することができる。
また、欧州のラジオバンドの場合、ＦＭ局部発振周波数ｆFMLOは９８.２ＭＨｚ〜１１８.７ＭＨｚで、１チャネル当たりの占有帯域幅は５０ＫＨｚである。この場合も、この５０ＫＨｚまたはその整数分の１である２５ＫＨｚと、水晶振動子１１の７５ＫＨｚとの最大公約数として、２５ＫＨｚを元々基準発振信号の周波数として採用することができる。これに対して、７５ＫＨｚを２倍した場合、４倍した場合は共に５０ＫＨｚを周波数とする基準発振信号を発生することができる。
また、上記実施形態では、水晶振動子１１を用いる例について説明したが、水晶以外の振動子を用いても良い。また、上記実施形態では、水晶振動子１１を用いて７５ＫＨｚの基準発振信号を発生する例について説明したが、これ以外を動作周波数とする振動子を用いて基準発振信号を発生するようにしても良い。ただし、市販されている一般的な動作周波数の振動子を用いて、その動作周波数を定数倍することが好ましい。
その他、上記実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明は、ＡＭ放送用およびＦＭ放送用の局部発振信号を１つのＰＬＬ回路で発生できるように構成されたＡＭ／ＦＭラジオ受信機に有用である。

Claims (22)

  1. 局部発振信号を発生する局部発振回路と、
    上記局部発振回路から出力される局部発振信号とＦＭラジオ放送信号とを混合してＦＭ放送用中間周波信号を発生する第１の混合回路と、
    上記局部発振回路から出力される局部発振信号を分周する第１の分周回路と、
    上記第１の分周回路で分周された局部発振信号とＡＭラジオ放送信号とを混合してＡＭ放送用中間周波信号を発生する第２の混合回路とを備え、
    上記局部発振回路は、所定の基準周波数で動作する振動子と、
    上記振動子を用いて基準発振信号を発生する基準発振器と、
    上記基準発振器から出力される基準発振信号の周波数を逓倍する逓倍回路と、
    上記逓倍回路から出力される基準発振信号を分周して、当該逓倍回路から出力される基準発振信号の周波数とＡＭラジオ放送の１チャネル当たりの割当周波数またはその整数分の１に上記第１の分周回路の分周比を乗じた周波数との最大公約数となる周波数の基準発振信号を発生する第２の分周回路と、
    上記第２の分周回路からの出力信号とプログラマブルカウンタからの出力信号との位相を比較し、その位相差に応じた電圧の信号を出力する位相比較器と、
    上記位相比較器よりされる出力される信号から不要周波数成分を取り除き、直流制御電圧を作り出して出力するローパスフィルタと、
    上記ローパスフィルタからの出力電圧に応じて発振周波数を変化させ、上記第２の分周回路から出力される基準発振信号に同期するように制御された基準クロックを上記局部発振信号として出力する電圧制御発振器と、
    上記基準クロックを選局周波数に応じた分周比で分周し、分周されたクロック信号を上記位相比較器に出力する上記プログラマブルカウンタとを備えたことを特徴とするＡＭ／ＦＭラジオ受信機。
  2. 局部発振信号を発生する局部発振回路と、
    上記局部発振回路から出力される局部発振信号とＦＭラジオ放送信号とを混合してＦＭ放送用中間周波信号を発生する第１の混合回路と、
    上記局部発振回路から出力される局部発振信号を分周する第１の分周回路と、
    上記第１の分周回路で分周された局部発振信号とＡＭラジオ放送信号とを混合してＡＭ放送用中間周波信号を発生する第２の混合回路とを備え、
    上記局部発振回路は、所定の基準周波数で動作する振動子と、
    上記振動子を用いて基準発振信号を発生する基準発振器と、
    上記基準発振器から出力される基準発振信号の周波数を逓倍する逓倍回路と、
    上記逓倍回路から出力される基準発振信号を分周して、当該逓倍回路から出力される基準発振信号の周波数とＦＭラジオ放送の１チャネル当たりの割当周波数またはその整数分の１との最大公約数となる周波数の基準発振信号を発生する第２の分周回路と、
    上記第２の分周回路からの出力信号とプログラマブルカウンタからの出力信号との位相を比較し、その位相差に応じた電圧の信号を出力する位相比較器と、
    上記位相比較器よりされる出力される信号から不要周波数成分を取り除き、直流制御電圧を作り出して出力するローパスフィルタと、
    上記ローパスフィルタからの出力電圧に応じて発振周波数を変化させ、上記第２の分周回路から出力される基準発振信号に同期するように制御された基準クロックを上記局部発振信号として出力する電圧制御発振器と、
    上記基準クロックを選局周波数に応じた分周比で分周し、分周されたクロック信号を上記位相比較器に出力する上記プログラマブルカウンタとを備えたことを特徴とするＡＭ／ＦＭラジオ受信機。
  3. 上記振動子の基準周波数は７５ＫＨｚであり、上記ＡＭラジオ放送の１チャネル当たりの割当周波数が９ＫＨｚ、上記第１の分周回路の分周比が６で、上記ＡＭラジオ放送の１チャネル当たりの割当周波数に上記第１の分周回路の分周比を乗じた周波数は５４ＫＨｚであることを特徴とする請求の範囲第１項に記載のＡＭ／ＦＭラジオ受信機。
  4. 上記振動子の基準周波数は７５ＫＨｚであり、上記ＡＭラジオ放送の１チャネル当たりの割当周波数が１０ＫＨｚ、上記第１の分周回路の分周比が８または１０で、上記ＡＭラジオ放送の１チャネル当たりの割当周波数に上記第１の分周回路の分周比を乗じた周波数は８０ＫＨｚまたは１００ＫＨｚであることを特徴とする請求の範囲第１項に記載のＡＭ／ＦＭラジオ受信機。
  5. 上記振動子の基準周波数は７５ＫＨｚであり、上記ＡＭラジオ放送の１チャネル当たりの割当周波数が９ＫＨｚ、上記第１の分周回路の分周比が８または１０で、上記ＡＭラジオ放送の１チャネル当たりの割当周波数に上記第１の分周回路の分周比を乗じた周波数は７２ＫＨｚまたは９０ＫＨｚであることを特徴とする請求の範囲第１項に記載のＡＭ／ＦＭラジオ受信機。
  6. 上記振動子の基準周波数は７５ＫＨｚであり、上記ＦＭラジオ放送の１チャネル当たりの割当周波数は５０ＫＨｚ、１００ＫＨｚまたは２００ＫＨｚであることを特徴とする請求の範囲第２項に記載のＡＭ／ＦＭラジオ受信機。
  7. 上記逓倍回路は、上記基準発振器から出力される基準発振信号の周波数を２のべき乗倍することを特徴とする請求の範囲第１項に記載のＡＭ／ＦＭラジオ受信機。
  8. 上記逓倍回路は、上記基準発振器から出力される基準発振信号の周波数を２のべき乗倍することを特徴とする請求の範囲第２項に記載のＡＭ／ＦＭラジオ受信機。
  9. 上記逓倍回路は、上記基準発振器から出力される基準発振信号の周波数を２2倍することを特徴とする請求の範囲第７項に記載のＡＭ／ＦＭラジオ受信機。
  10. 上記逓倍回路は、上記基準発振器から出力される基準発振信号の周波数を２2倍することを特徴とする請求の範囲第８項に記載のＡＭ／ＦＭラジオ受信機。
  11. スイッチトキャパシタの容量を変更することで信号の通過帯域特性を変更可能に構成されているスイッチトキャパシタフィルタに供給するためのクロック信号を発生するクロック発生回路とを備え、
    上記クロック発生回路は、上記逓倍回路から出力される基準発振信号を用いて上記クロック信号を発生することを特徴とする請求の範囲第１項に記載のＡＭ／ＦＭラジオ受信機。
  12. スイッチトキャパシタの容量を変更することで信号の通過帯域特性を変更可能に構成されているスイッチトキャパシタフィルタに供給するためのクロック信号を発生するクロック発生回路とを備え、
    上記クロック発生回路は、上記逓倍回路から出力される基準発振信号を用いて上記クロック信号を発生することを特徴とする請求の範囲第２項に記載のＡＭ／ＦＭラジオ受信機。
  13. 所定の基準周波数で動作する振動子と、
    上記振動子を用いて基準発振信号を発生する基準発振器と、
    上記基準発振器から出力される基準発振信号の周波数を逓倍する逓倍回路と、
    上記逓倍回路から出力される基準発振信号を分周して、当該逓倍回路から出力される基準発振信号の周波数とＡＭラジオ放送の１チャネル当たりの割当周波数またはその整数分の１に所定の値を乗じた周波数との最大公約数となる周波数の基準発振信号を発生する分周回路と、
    上記分周回路からの出力信号とプログラマブルカウンタからの出力信号との位相を比較し、その位相差に応じた電圧の信号を出力する位相比較器と、
    上記位相比較器よりされる出力される信号から不要周波数成分を取り除き、直流制御電圧を作り出して出力するローパスフィルタと、
    上記ローパスフィルタからの出力電圧に応じて発振周波数を変化させ、上記分周回路から出力される基準発振信号に同期するように制御された基準クロックを局部発振信号として出力する電圧制御発振器と、
    上記基準クロックを選局周波数に応じた分周比で分周し、分周されたクロック信号を上記位相比較器に出力する上記プログラマブルカウンタとを備えたことを特徴とする局部発振回路。
  14. 所定の基準周波数で動作する振動子と、
    上記振動子を用いて基準発振信号を発生する基準発振器と、
    上記基準発振器から出力される基準発振信号の周波数を逓倍する逓倍回路と、
    上記逓倍回路から出力される基準発振信号を分周して、当該逓倍回路から出力される基準発振信号の周波数とＦＭラジオ放送の１チャネル当たりの割当周波数またはその整数分の１との最大公約数となる周波数の基準発振信号を発生する分周回路と、
    上記分周回路からの出力信号とプログラマブルカウンタからの出力信号との位相を比較し、その位相差に応じた電圧の信号を出力する位相比較器と、
    上記位相比較器よりされる出力される信号から不要周波数成分を取り除き、直流制御電圧を作り出して出力するローパスフィルタと、
    上記ローパスフィルタからの出力電圧に応じて発振周波数を変化させ、上記分周回路から出力される基準発振信号に同期するように制御された基準クロックを局部発振信号として出力する電圧制御発振器と、
    上記基準クロックを選局周波数に応じた分周比で分周し、分周されたクロック信号を上記位相比較器に出力する上記プログラマブルカウンタとを備えたことを特徴とする局部発振回路。
  15. 上記振動子の基準周波数は７５ＫＨｚであり、上記ＡＭラジオ放送の１チャネル当たりの割当周波数が９ＫＨｚ、上記所定の値が６で、上記ＡＭラジオ放送の１チャネル当たりの割当周波数に上記所定の値を乗じた周波数は５４ＫＨｚであることを特徴とする請求の範囲第１３項に記載の局部発振回路。
  16. 上記振動子の基準周波数は７５ＫＨｚであり、上記ＡＭラジオ放送の１チャネル当たりの割当周波数が１０ＫＨｚ、上記所定の値が８または１０で、上記ＡＭラジオ放送の１チャネル当たりの割当周波数に上記所定の値を乗じた周波数は８０ＫＨｚまたは１００ＫＨｚであることを特徴とする請求の範囲第１３項に記載の局部発振回路。
  17. 上記振動子の基準周波数は７５ＫＨｚであり、上記ＡＭラジオ放送の１チャネル当たりの割当周波数が９ＫＨｚ、上記所定の値が８または１０で、上記ＡＭラジオ放送の１チャネル当たりの割当周波数に上記所定の値を乗じた周波数は７２ＫＨｚまたは９０ＫＨｚであることを特徴とする請求の範囲第１３項に記載の局部発振回路。
  18. 上記振動子の基準周波数は７５ＫＨｚであり、上記ＦＭラジオ放送の１チャネル当たりの割当周波数は５０ＫＨｚ、１００ＫＨｚまたは２００ＫＨｚであることを特徴とする請求の範囲第１４項に記載の局部発振回路。
  19. 上記逓倍回路は、上記基準発振器から出力される基準発振信号の周波数を２のべき乗倍することを特徴とする請求の範囲第１３項に記載の局部発振回路。
  20. 上記逓倍回路は、上記基準発振器から出力される基準発振信号の周波数を２のべき乗倍することを特徴とする請求の範囲第１４項に記載の局部発振回路。
  21. 上記逓倍回路は、上記基準発振器から出力される基準発振信号の周波数を２2倍することを特徴とする請求の範囲第１９項に記載の局部発振回路。
  22. 上記逓倍回路は、上記基準発振器から出力される基準発振信号の周波数を２2倍することを特徴とする請求の範囲第２０項に記載の局部発振回路。
JP2005515730A 2003-11-26 2004-07-12 Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路 Expired - Fee Related JP4076558B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003396077 2003-11-26
JP2003396077 2003-11-26
PCT/JP2004/010239 WO2005053161A1 (ja) 2003-11-26 2004-07-12 Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路

Publications (2)

Publication Number Publication Date
JPWO2005053161A1 JPWO2005053161A1 (ja) 2007-06-21
JP4076558B2 true JP4076558B2 (ja) 2008-04-16

Family

ID=34631502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005515730A Expired - Fee Related JP4076558B2 (ja) 2003-11-26 2004-07-12 Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路

Country Status (8)

Country Link
US (1) US7551906B2 (ja)
EP (1) EP1689083B1 (ja)
JP (1) JP4076558B2 (ja)
KR (1) KR20060128611A (ja)
CN (1) CN1795613A (ja)
DE (1) DE602004017776D1 (ja)
TW (1) TW200518484A (ja)
WO (1) WO2005053161A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288326A (ja) * 2006-04-13 2007-11-01 Sanyo Electric Co Ltd 発振制御装置、プログラム、及び選局装置
JP4625867B2 (ja) * 2007-07-23 2011-02-02 パナソニック株式会社 デジタルｐｌｌ装置
US7683685B2 (en) * 2008-02-05 2010-03-23 Sony Corporation System and method for implementing a digital phase-locked loop
US8102196B1 (en) * 2008-06-27 2012-01-24 National Semiconductor Corporation Programmable dual phase-locked loop clock signal generator and conditioner
JP5495726B2 (ja) * 2009-11-16 2014-05-21 キヤノン株式会社 信号処理装置
JP6038493B2 (ja) * 2012-06-04 2016-12-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 同調回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4135158A (en) * 1975-06-02 1979-01-16 Motorola, Inc. Universal automotive electronic radio
JPS5847100B2 (ja) * 1979-01-10 1983-10-20 松下電器産業株式会社 選局装置
US5430890A (en) * 1992-11-20 1995-07-04 Blaupunkt-Werke Gmbh Radio receiver for mobile reception with sampling rate oscillator frequency being an integer-number multiple of reference oscillation frequency
AU729777B2 (en) * 1995-12-15 2001-02-08 Ericsson Inc. Discrete phase locked loop
US5923715A (en) * 1996-12-19 1999-07-13 Kabushiki Kaisha Toshiba Digital phase-locked loop circuit
US5952890A (en) 1997-02-05 1999-09-14 Fox Enterprises, Inc. Crystal oscillator programmable with frequency-defining parameters
DE19946494A1 (de) * 1999-09-28 2001-05-03 Infineon Technologies Ag Empfänger für verschiedene Frequenzbänder
US7013121B1 (en) * 2000-02-18 2006-03-14 Telaxis Communications Corporation Frequency conversion circuit using common local synthesizer
JP3977591B2 (ja) 2000-04-27 2007-09-19 株式会社東芝 周波数逓倍回路および半導体集積回路
JP2002151960A (ja) * 2000-11-10 2002-05-24 Kenwood Corp Ｐｌｌ回路
JP3854912B2 (ja) * 2002-08-28 2006-12-06 株式会社豊田自動織機 発振回路
JP4325976B2 (ja) * 2002-10-29 2009-09-02 Ｎｓｃ株式会社 受信機
US7272374B2 (en) * 2004-06-30 2007-09-18 Silicon Laboratories Inc. Dynamic selection of local oscillator signal injection for image rejection in integrated receivers
JP4557702B2 (ja) * 2004-12-17 2010-10-06 株式会社東芝 受信機
JP2007158583A (ja) * 2005-12-02 2007-06-21 Matsushita Electric Ind Co Ltd 受信装置

Also Published As

Publication number Publication date
US20060199555A1 (en) 2006-09-07
WO2005053161A1 (ja) 2005-06-09
US7551906B2 (en) 2009-06-23
CN1795613A (zh) 2006-06-28
DE602004017776D1 (de) 2008-12-24
EP1689083B1 (en) 2008-11-12
EP1689083A4 (en) 2007-08-29
TW200518484A (en) 2005-06-01
KR20060128611A (ko) 2006-12-14
EP1689083A1 (en) 2006-08-09
JPWO2005053161A1 (ja) 2007-06-21

Similar Documents

Publication Publication Date Title
JP2007081593A (ja) 発振器、ｐｌｌ回路および受信機、送信機
JP2006033822A (ja) 通信用半導体集積回路装置および無線通信システム
JP3048136B2 (ja) 無線選択呼出受信機
US7551906B2 (en) AM/FM radio receiver and local oscillator circuit used therein
JPH0715371A (ja) スーパーへテロダイン方式の送受信方法と送受信機
WO2001024375A1 (en) Phase locked loop frequency generating circuit and a receiver using the circuit
JP2001044872A (ja) 受信信号処理用半導体集積回路
JP5719541B2 (ja) 電波時計用受信回路
EP1505731A1 (en) Direct conversion tuner capable of receiving digital television signals in UHF band and VHF band
JPH1188219A (ja) 受信機および送受信機
JPH09186587A (ja) Ｐｌｌ回路
JP2000165277A (ja) 局部発振回路
JPH06268551A (ja) シンセサイザ回路
JP2003244002A (ja) ラジオ受信機
JPH05227052A (ja) シンセサイザ受信機
JP2004166079A (ja) ローカル信号発生装置
JP2000049641A (ja) 周波数同調装置
JPH1051341A (ja) ラジオ受信回路
JPS6327130A (ja) チユ−ナ用局部発振回路
JPH05259933A (ja) マイクロコントローラ
JP2004312247A (ja) ローカル信号発生装置
JP2000332640A (ja) ダブルスーパーヘテロダイン受信装置
JPH0685706A (ja) 広域同調回路及び方法
JP2004274474A (ja) Ｄａｂチューナ及びｉｃ
JP2010028468A (ja) Ｆｍ受信装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070524

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140208

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees