JP2003158453A - ローカル信号発生回路 - Google Patents

ローカル信号発生回路

Info

Publication number
JP2003158453A
JP2003158453A JP2001354429A JP2001354429A JP2003158453A JP 2003158453 A JP2003158453 A JP 2003158453A JP 2001354429 A JP2001354429 A JP 2001354429A JP 2001354429 A JP2001354429 A JP 2001354429A JP 2003158453 A JP2003158453 A JP 2003158453A
Authority
JP
Japan
Prior art keywords
controller
output
frequency
local signal
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001354429A
Other languages
English (en)
Inventor
Toshihiro Nakamori
敏浩 中森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001354429A priority Critical patent/JP2003158453A/ja
Publication of JP2003158453A publication Critical patent/JP2003158453A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】接続ピン数が少なく小型で、且つ動作速度の早
いローカル信号発生回路を提供する。 【解決手段】複数のVCO1a、1b、・・・、1n
と、その複数のVCOのうちの1つを選択するための第
1の切替え器2と、選択されたVCOの出力周波数を基
準周波数と比較する比較器23と、23比較器の出力に
基づいてロック検出を行なうロック検出器24と、前記
第1の切替え器2を制御するコントローラ6とをIC装
置10内に設け、コントローラ6がロック検出器6の出
力とIC装置外から与えられるチャンネル指定信号とに
基づいて第1の切替え器2を制御するようになってい
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は通信装置に使用され
るローカル信号発生回路に関するものである。
【0002】
【従来の技術】複数のVCO(電圧制御発振器)をIC
装置内に設け、これらのVCOの1つを自動的に選択し
て高周波受信に用いるローカル信号発生回路が特開平1
1−340862号公報に記載されている。
【0003】この回路は、図9に示すように、IC装置
100内にVCO101、102、103と、そのVC
Oのうち1つを選択するVCO切替え器104と、選択
されたVCOの出力を増幅するアンプ105と、該アン
プ105で増幅された信号の周波数を分周する可変分周
器と、基準周波数発生器107と、分周出力と基準周波
数に基づいてロック検出を行なうロック検出器と、前記
分周出力と基準周波数を位相比較する位相比較器109
と、位相比較出力を平滑するローパスフィルタ110を
形成している。
【0004】そして、このIC装置100に対し、外部
の受信制御回路111、AD変換器112等を接続して
IC内部の状態を外部で常に監視し且つ制御してVCO
の切替えや分周器116の可変を行なうようになってい
る。尚、113はデータを記憶したメモリである。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来のローカル信号発生回路は外部で監視且つ制御するた
め外部の回路との接続ピンが多くなってIC装置の小型
化が図れないといった問題がある。また、IC装置と外
部とで信号のやり取りを行ないながら制御信号を形成す
る構成であるためVCOの切替えや分周比の可変等のた
めの信号処理が遅くなるという欠点もある。
【0006】本発明はこのような点に鑑みなされたもの
であって、接続ピン数が少なく小型で、且つ動作速度の
早いローカル信号発生回路を提供することを目的とす
る。
【0007】
【課題を解決するための手段】上記目的を達成するため
本発明では、複数のVCOと、前記複数のVCOのうち
の1つを選択するための第1の切替え器と、選択された
VCOの出力周波数を基準周波数と比較する比較器と、
前記比較器の出力に基づいてロック検出を行なうロック
検出器と、前記第1の切替え器を制御するコントローラ
とをIC装置内に設け、前記コントローラが前記ロック
検出器の出力とIC装置外から与えられるチャンネル指
定信号とに基づいて前記第1の切替え器を制御するよう
になっている。
【0008】この場合、更に前記第1の切替え器の出力
側に分周器を設け、この分周器の分周比を前記コントロ
ーラによって制御するようにしてもよい。また、前記第
1の切替え器の出力側に分周比が異なるとともに先端と
後端で互いに結合した複数の経路と、それらの経路の1
つを選択する第2の切替え器を設け、この第2の切替え
器を前記コントローラで制御するようにしてもよい。前
記第1の切替え器の出力側に分周比固定の分周器を設け
てもよい。また、前記第1の切替え器の出力側に可変増
幅器を設けるとともに、この増幅器を前記コントローラ
で制御するようにしてもよい。また、前記第1の切替え
器の出力側に、増幅器を含むとともに先端と後端で互い
に結合した複数の経路と、それらの経路の1つを選択す
る第3の切替え器を設け、この第3の切替え器を前記コ
ントローラで制御するようにしてもよい。
【0009】
【発明の実施の形態】以下、本発明の実施形態を図面に
沿って説明する。図1に示す第1実施形態において、1
a、1b、・・・、1nはそれぞれ周波数が異なるVC
Oであり、IC装置10内に設けられている。それらの
VCOの出力は切替え器2に入力される。切替え器2は
1つのVCOの出力のみを出力するように動作する。切
替え器2の出力はアンプ3で増幅された後、出力端子4
を介して受信機のミキサ(図示せず)へ与えられるとと
もにIC装置10内のPLL回路5へも与えられる。
【0010】PLL回路5は端子11を通して外部から
チャンネル指定信号が入力される。PLL回路5の出力
はコントローラ6に与えられる。コントローラ6はPL
L回路5の出力に基づいて出力端子4のローカル信号が
チャンネル指定信号に対応した周波数になるように切替
え器2の切替えを制御する。PLL回路5の詳細は図2
に示されている。図2において、21は選択されたVC
Oの出力周波数を所定の分周比で分周するプリスケーラ
であり、22は基準周波数信号発生器である。
【0011】プリスケーラ21の出力と基準周波数信号
は位相比較器23で位相比較される。24はロック検出
器である。i2Cのロジック回路25は外部からi2Cバ
ス27と端子11を通してチャンネル指定信号を受け
る。ロジック回路25はロック検出器24の検出結果を
シリアルデータバス27を通して外部へ供給する一方、
外部からのチャンネル指定信号を処理してコントローラ
6へも与える。
【0012】コントローラ6はロック検出の結果とチャ
ンネル指定信号に応じて切替え器2の制御を行なう。ま
ず、チャンネル指定信号が外部からシリアルバス27を
通してロジック回路25に入力されると、それに応じて
コントローラ6はVCO1a、1b、・・・、1nのう
ち、1つを選択するように切替え器を制御する。
【0013】その結果、選択されたVCOの出力がアン
プ3を通してPLL回路5へ入力され、プリスケーラ2
1で分周された後、基準周波数信号と位相比較される。
ロック検出回路24では、位相比較出力が所定範囲内に
入っていれば、選択したVCOの出力をそのまま継続さ
せるが、所定範囲に入っていなければ、他のVCOを選
択するように切替え器2を制御する。順次、このように
して最適なVCO出力が出力されるようになる。
【0014】この実施形態に示すように、本発明では、
IC装置10内でVCO1a、1b、・・・、1nの切
替え制御を行ない、外部からはチャンネル指定信号を受
けるのみでよい。従って、その分、外部との接続線路が
少なくでき、端子ピンの数も少なくて済む。それに伴な
い、IC装置の小型化が図れる。また、IC装置内で切
替えの信号処理等を行なうので、処理スピードが早くな
り、所定のローカル周波数を得る(出力する)までの時
間が短縮される。
【0015】次に、図3に示す第2実施形態では、アン
プ3の後に分周器30を設けている点が前記図1の第1
実施形態に対し相違しているだけであり、他の構成は同
一である。尚、この場合、分周器30は分周比が1/2
の固定のものとなっている。この分周器30を設けるこ
とにより所望のローカル周波数を得ることが容易とな
る。
【0016】これに対し、図4に示す第3の実施形態は
分周器を可変型のものとしており、その可変分周器31
をコントローラ6によって制御するようになっている。
この場合、コントローラ6は選択されたVCOのもとで
チャンネル指定信号に対応したローカル周波数が得られ
ない場合は、可変分周器31の分周比を変える。その結
果、所望のローカル周波数が得られる(ロック検出結果
が所定範囲内)のであれば、そのときの分周比に固定す
る。しかし、所望のローカル周波数が得られない場合
は、切替え器2を介してVCOを切替える。そして、新
たに選択されたVCOのもとで、上述したような分周器
31の制御動作を行なう。本実施形態のように可変分周
器を用いることにより任意の分周比を得ることができ、
所望のローカル周波数を得やすくなる。
【0017】次に、図5に示す第4実施形態は図1の第
1実施形態に対し、複数の経路L1、L2、L3が設け
られており、そのうち経路L1と経路L3には、互いに
分周比の異なる分周器32、33が配されている。34
は線路L1、L2、L3のうち1つを選択する切替え器
であり、その切替えはコントローラ6によって制御され
る。尚、経路L1、L2、L3はそれらの先端及び後端
で互いに結合されている。
【0018】この第4実施形態によれば、経路L1、L
2、L3を選択することによって分周比を選択できるの
で、細かな制御が可能となり、所望のローカル周波数が
得易くなる。また、VCOの数を減らすことも可能にな
る。VCOの数を減らすことにより、VCO間の周波数
差が、その分、大きくなるが、経路L1、L2、L3の
選択によりVCO間の周波数をカバーできるからであ
る。
【0019】図6に示す第5実施形態は図5の第4実施
形態におけるアンプ3が利得可変型のアンプ35に置き
換えられ、このアンプ35の利得をコントローラ6で制
御するようにしている。この実施形態では、ローカル信
号を所望の大きさで出力することができる。
【0020】図7に示す第7実施形態は、図6の第5実
施形態の利得可変型アンプ35の代わりに、利得固定の
アンプ2a、2b、2cをそれぞれ含む複数の経路K
1、K2、K3を設け、これらの経路の1つを切替え器
36で選択するようにしている。切替え器36の制御は
コントローラ6によって行なわれる。経路L1、L2、
L3はそれらの先端及び後端で互いに結合されている。
尚、第5、第6実施形態でローカル信号の大きさの設定
は、例えば、外部から端子11を通して大きさを指定す
るデータを入力することにより実現できる。
【0021】
【発明の効果】以上説明したように、本発明によれば、
外部からは指定信号を与えるだけでよく、外部で監視し
たり外部から制御信号を与える必要はなく、IC装置内
部で切替え等の制御が行なわれるので、IC装置の接続
ピン数が少なく小型で、且つ動作速度の早いローカル信
号発生回路を実現できる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係るローカル信号発生
回路の回路図
【図2】その一部の構成を詳細に示すブロック回路図
【図3】本発明の第2実施形態に係るローカル信号発生
回路の回路図
【図4】本発明の第3実施形態に係るローカル信号発生
回路の回路図
【図5】本発明の第4実施形態に係るローカル信号発生
回路の回路図
【図6】本発明の第5実施形態に係るローカル信号発生
回路の回路図
【図7】本発明の第6実施形態に係るローカル信号発生
回路の回路図
【図8】従来のローカル信号発生回路の回路図
【符号の説明】
1a〜1n VCO 2 切替え器 3 アンプ 4 IC装置の端子 5 PLL回路 6 コントローラ 10 IC装置 11 IC装置の端子 21 プリスケーラ 22 基準周波数信号発生器 23 位相比較器 24 ロック検出器 25 ロジック回路

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】複数のVCOと、 前記複数のVCOのうちの1つを選択するための第1の
    切替え器と、 選択されたVCOの出力周波数を基準周波数と比較する
    比較器と、 前記比較器の出力に基づいてロック検出を行なうロック
    検出器と、 前記第1の切替え器を制御するコントローラと、 をIC装置内に設け、前記コントローラが前記ロック検
    出器の出力とIC装置外から与えられるチャンネル指定
    信号とに基づいて前記第1の切替え器を制御することを
    特徴とするローカル信号発生回路。
  2. 【請求項2】更に前記第1の切替え器の出力側に分周器
    を設け、この分周器の分周比を前記コントローラによっ
    て制御することを特徴とする請求項1に記載のローカル
    信号発生回路。
  3. 【請求項3】前記第1の切替え器の出力側に分周比固定
    の分周器を設けたことを特徴とする請求項1に記載のロ
    ーカル信号発生回路。
  4. 【請求項4】前記第1の切替え器の出力側に分周比が異
    なるとともに先端と後端で互いに結合した複数の経路
    と、それらの経路の1つを選択する第2の切替え器を設
    け、この第2の切替え器を前記コントローラで制御する
    ようにしたことを特徴とする請求項1又は請求項3に記
    載のローカル信号発生回路。
  5. 【請求項5】前記第1の切替え器の出力側に可変増幅器
    を設けるとともに、この増幅器を前記コントローラで制
    御するようにしたことを特徴とする請求項1〜請求項4
    のいずれかに記載のローカル信号発生回路。
  6. 【請求項6】前記第1の切替え器の出力側に、増幅器を
    含むとともに先端と後端で互いに結合した複数の経路
    と、それらの経路の1つを選択する第3の切替え器を設
    け、この第3の切替え器を前記コントローラで制御する
    ようにしたことを特徴とする請求項1〜請求項5のいず
    れかに記載のローカル信号発生回路。
JP2001354429A 2001-11-20 2001-11-20 ローカル信号発生回路 Pending JP2003158453A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001354429A JP2003158453A (ja) 2001-11-20 2001-11-20 ローカル信号発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001354429A JP2003158453A (ja) 2001-11-20 2001-11-20 ローカル信号発生回路

Publications (1)

Publication Number Publication Date
JP2003158453A true JP2003158453A (ja) 2003-05-30

Family

ID=19166289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001354429A Pending JP2003158453A (ja) 2001-11-20 2001-11-20 ローカル信号発生回路

Country Status (1)

Country Link
JP (1) JP2003158453A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9503108B2 (en) 2013-10-16 2016-11-22 Seiko Epson Corporation Oscillation circuit, oscillator, electronic device, and moving object

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9503108B2 (en) 2013-10-16 2016-11-22 Seiko Epson Corporation Oscillation circuit, oscillator, electronic device, and moving object

Similar Documents

Publication Publication Date Title
EP0085615A2 (en) Phase-locked loop circuit
US7696831B2 (en) Phase locked loop and method for controlling the same
US7602877B2 (en) Frequency divider and method for controlling the same
JPH07212228A (ja) Pllシンセサイザ及びその制御方法
JP2008219799A (ja) Pll周波数シンセサイザ
EP0582390A1 (en) Dual mode phase-locked loop
US7084709B1 (en) Hybrid analog/digital phase lock loop frequency synthesizer
US20040022340A1 (en) Accumulator controlled prescaler in a phased locked loop
JP2007013898A (ja) Pll周波数シンセサイザおよびこれを用いた集積回路ならびに通信装置
JP3840468B2 (ja) Pll周波数シンセサイザ
JP3425976B2 (ja) 周波数変換回路
JP2008035451A (ja) 周波数シンセサイザおよびこれに用いるループフィルタ
JP2003158453A (ja) ローカル信号発生回路
KR20020027229A (ko) 피엘엘 회로
JPH09186587A (ja) Pll回路
JP2830815B2 (ja) Pll周波数シンセサイザ
US6734708B1 (en) Controllable current source circuit and a phase locked loop equipped with such a circuit
JP3203119B2 (ja) 周波数シンセサイザ回路
JP3479279B2 (ja) 周波数発生回路
JP2002009617A (ja) Pll回路
JP2007266741A (ja) プリスケーラ及びバッファ
JPH10270999A (ja) 半導体装置
JPH05235787A (ja) 位相同期式周波数シンセサイザ
JP2001044830A (ja) 位相同期回路
US20030042969A1 (en) Current Mirror circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060523