JP3425976B2 - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JP3425976B2 JP3425976B2 JP26517892A JP26517892A JP3425976B2 JP 3425976 B2 JP3425976 B2 JP 3425976B2 JP 26517892 A JP26517892 A JP 26517892A JP 26517892 A JP26517892 A JP 26517892A JP 3425976 B2 JP3425976 B2 JP 3425976B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- dividing
- input signal
- signal
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Description
【０００１】
【産業上の利用分野】周波数合成器を必要とする通信分
野、ディジタル位相同期系など様々な分野で利用でき
る。
野、ディジタル位相同期系など様々な分野で利用でき
る。
【０００２】
【従来の技術】従来の周波数合成器では必要な各周波数
の間隔を基準周波数としていたので、周波数間隔が小さ
い場合には引き込み時間を短縮できなかった。また、引
き込み時間を短縮しようとして、周波数合成器中の周波
数変換回路の出力をこの周波数変換回路の入力の非整数
倍にした場合には、そのような非整数倍の出力を得るこ
と自体が困難であるという問題があった。
の間隔を基準周波数としていたので、周波数間隔が小さ
い場合には引き込み時間を短縮できなかった。また、引
き込み時間を短縮しようとして、周波数合成器中の周波
数変換回路の出力をこの周波数変換回路の入力の非整数
倍にした場合には、そのような非整数倍の出力を得るこ
と自体が困難であるという問題があった。
【０００３】
【発明が解決しようとする課題】上述したように従来
は、非整数倍の出力を得る周波数変換回路を高精度で実
現することは困難であった。このため、例えば、周波数
変換回路の出力をフィードバック時にある程度複雑な制
御を行うことで、正確な非整数倍の出力を得るようにし
ていた。しかし、このようにした場合、複雑な制御を行
うためフィードバックでのタイムロスが生じる。また、
複雑な制御を行ったとしても、所望の周波数に対し要求
される精度を満たす出力周波数が得られる保証はない。
このような場合、そもそも所望の周波数が得られないの
で、基準周波数を大きく設定して引き込み時間を短縮す
るという非整数倍の出力をもつ周波数変換回路を有する
周波数合成器が本来持つべき効果が得られない、という
問題があった。本発明では、入力信号の周波数の非整数
倍の周波数の信号を出力すると共に要求される精度を満
たす出力周波数が得られる周波数変換回路を提供するこ
とを目的としている。そして、この周波数変換回路を用
いることで、引き込み時間を短縮することを目的として
いる。
は、非整数倍の出力を得る周波数変換回路を高精度で実
現することは困難であった。このため、例えば、周波数
変換回路の出力をフィードバック時にある程度複雑な制
御を行うことで、正確な非整数倍の出力を得るようにし
ていた。しかし、このようにした場合、複雑な制御を行
うためフィードバックでのタイムロスが生じる。また、
複雑な制御を行ったとしても、所望の周波数に対し要求
される精度を満たす出力周波数が得られる保証はない。
このような場合、そもそも所望の周波数が得られないの
で、基準周波数を大きく設定して引き込み時間を短縮す
るという非整数倍の出力をもつ周波数変換回路を有する
周波数合成器が本来持つべき効果が得られない、という
問題があった。本発明では、入力信号の周波数の非整数
倍の周波数の信号を出力すると共に要求される精度を満
たす出力周波数が得られる周波数変換回路を提供するこ
とを目的としている。そして、この周波数変換回路を用
いることで、引き込み時間を短縮することを目的として
いる。
【０００４】
【課題を解決するための手段】図１は、パルス除去回路
と分周比Ｍの分周器を接続した装置であり、入力信号周
波数の（１−１／Ｍ）倍に相当する周波数の出力信号が
得られる。もしパルス除去回路の代わりにパルス付加回
路を用いた場合には分周器の分周比をＬとした場合、入
力周波数の（１＋１／Ｌ）倍に相当する周波数の出力信
号が得られる。本発明では、これらの装置の複数個を後
述する第１または第２の接続方法で組み合わせて多段周
波数変換器を構成するものである。また、これら装置内
の分周器の分周比（ＭまたはＬ）は、変更可能であり、
ＲＯＭ等の記憶手段に記憶されている分周比（Ｍまたは
Ｌ）を、周波数合成器で合成する周波数の値に応じてこ
の記憶手段から読み出してくる。合成される周波数とこ
の周波数を与える上記分周比（ＭまたはＬ）は、予めプ
ログラム等の計算手段で計算され、後述するプロセスを
経てＲＯＭなどの記憶手段に予め格納されている。
と分周比Ｍの分周器を接続した装置であり、入力信号周
波数の（１−１／Ｍ）倍に相当する周波数の出力信号が
得られる。もしパルス除去回路の代わりにパルス付加回
路を用いた場合には分周器の分周比をＬとした場合、入
力周波数の（１＋１／Ｌ）倍に相当する周波数の出力信
号が得られる。本発明では、これらの装置の複数個を後
述する第１または第２の接続方法で組み合わせて多段周
波数変換器を構成するものである。また、これら装置内
の分周器の分周比（ＭまたはＬ）は、変更可能であり、
ＲＯＭ等の記憶手段に記憶されている分周比（Ｍまたは
Ｌ）を、周波数合成器で合成する周波数の値に応じてこ
の記憶手段から読み出してくる。合成される周波数とこ
の周波数を与える上記分周比（ＭまたはＬ）は、予めプ
ログラム等の計算手段で計算され、後述するプロセスを
経てＲＯＭなどの記憶手段に予め格納されている。
【０００５】尚、多段周波数変換器は請求項１〜８のよ
うに単独で用いることもできるし、それぞれを第１また
は第２の接続方法で組み合わせて使用することも可能で
ある。例えば、請求項１のパルス除去回路と分周比が各
々Ｍ１，Ｍ２，・・・，Ｍｎの分周器を用いたｎ個の周
波数変換回路と、請求項３のパルス付加回路と分周比が
各々Ｌ１，Ｌ２，・・・，Ｌｉの分周器を用いたｉ個の
周波数変換回路を図２に示すように、第１の接続方法で
接続した（すなわち、直列接続した）装置において、入
力周波数の（１−１／Ｍ１）（１−１／Ｍ２）・・・
（１−１／Ｍｎ）（１＋１／Ｌ１）（１＋１／Ｌ２）・
・・（１＋１／Ｌｉ）倍に相当する出力周波数が得られ
る。
うに単独で用いることもできるし、それぞれを第１また
は第２の接続方法で組み合わせて使用することも可能で
ある。例えば、請求項１のパルス除去回路と分周比が各
々Ｍ１，Ｍ２，・・・，Ｍｎの分周器を用いたｎ個の周
波数変換回路と、請求項３のパルス付加回路と分周比が
各々Ｌ１，Ｌ２，・・・，Ｌｉの分周器を用いたｉ個の
周波数変換回路を図２に示すように、第１の接続方法で
接続した（すなわち、直列接続した）装置において、入
力周波数の（１−１／Ｍ１）（１−１／Ｍ２）・・・
（１−１／Ｍｎ）（１＋１／Ｌ１）（１＋１／Ｌ２）・
・・（１＋１／Ｌｉ）倍に相当する出力周波数が得られ
る。
【０００６】また、請求項５のｎ個のパルス除去回路
と、請求項７のｉ個のパルス付加回路を図３０のよう
に、第２の接続方法で接続した場合は以下のようにな
る。すなわち、パルス除去回路Ｃｒ１の出力信号を分周
器Ｄｒ２に入力し、分周器Ｄｒ２の出力信号をパルス除
去回路Ｃｒ２の制御入力とし、パルス除去回路Ｃｒｎ−
１の出力信号を分周器Ｄｒｎに入力し、分周器Ｄｒｎの
出力信号をパルス除去回路Ｃｒｎの制御入力とするよう
に接続する。このような接続をした装置においては、入
力周波数の（１＋（・・・（１＋（１＋（１−（・・・
（１−（１−１／Ｍ１）／Ｍ２）・・・）／Ｍｎ）／Ｌ
１）／Ｌ２）・・・）／Ｌｉ）倍に相当する出力周波数
が得られる。
と、請求項７のｉ個のパルス付加回路を図３０のよう
に、第２の接続方法で接続した場合は以下のようにな
る。すなわち、パルス除去回路Ｃｒ１の出力信号を分周
器Ｄｒ２に入力し、分周器Ｄｒ２の出力信号をパルス除
去回路Ｃｒ２の制御入力とし、パルス除去回路Ｃｒｎ−
１の出力信号を分周器Ｄｒｎに入力し、分周器Ｄｒｎの
出力信号をパルス除去回路Ｃｒｎの制御入力とするよう
に接続する。このような接続をした装置においては、入
力周波数の（１＋（・・・（１＋（１＋（１−（・・・
（１−（１−１／Ｍ１）／Ｍ２）・・・）／Ｍｎ）／Ｌ
１）／Ｌ２）・・・）／Ｌｉ）倍に相当する出力周波数
が得られる。
【０００７】更に位相比較器、低域通過フィルタ、電圧
制御発信器、第１または第２の接続方法で接続された多
段周波数変換器と固定分周器または可変分周器を図３の
ように接続した装置において、電圧制御発振器の出力周
波数ｆｏは、上記第１または第２の接続方法で接続され
た多段周波数変換器によって周波数が変換される。
制御発信器、第１または第２の接続方法で接続された多
段周波数変換器と固定分周器または可変分周器を図３の
ように接続した装置において、電圧制御発振器の出力周
波数ｆｏは、上記第１または第２の接続方法で接続され
た多段周波数変換器によって周波数が変換される。
【０００８】多段周波数変換器が、図２に示す第１の接
続方法によって接続されていた場合、変換される周波数
（ｆｃ）はｆｃ＝ｆｏ（１−１／Ｍ１）（１−１／Ｍ
２）・・・（１−１／Ｍｎ）（１＋１／Ｌ１）（１＋１
／Ｌ２）・・・（１＋１／Ｌｉ）となる。
続方法によって接続されていた場合、変換される周波数
（ｆｃ）はｆｃ＝ｆｏ（１−１／Ｍ１）（１−１／Ｍ
２）・・・（１−１／Ｍｎ）（１＋１／Ｌ１）（１＋１
／Ｌ２）・・・（１＋１／Ｌｉ）となる。
【０００９】また、多段周波数変換器が、図３０に示す
第２の接続方法によって接続されていた場合、変換され
る周波数（ｆｃ）はｆｃ＝ｆｏ（１＋（・・・（１＋
（１＋（１−（・・・（１−（１−１／Ｍ１）／Ｍ２）
・・・）／Ｍｎ）／Ｌ１）／Ｌ２）・・・）／Ｌｉ）と
なる。このｆｃは更に固定分周器または可変分周器で１
／Ｎに分周され周波数ｆｂの帰還信号を形成し、基準信
号と帰還信号は位相比較器で比較され、その出力信号は
低域通過フィルタを通じて電圧制御発振器に入力され、
基準周波数（ｆｒ）と帰還周波数（ｆｂ）が等しくなる
ように制御される。
第２の接続方法によって接続されていた場合、変換され
る周波数（ｆｃ）はｆｃ＝ｆｏ（１＋（・・・（１＋
（１＋（１−（・・・（１−（１−１／Ｍ１）／Ｍ２）
・・・）／Ｍｎ）／Ｌ１）／Ｌ２）・・・）／Ｌｉ）と
なる。このｆｃは更に固定分周器または可変分周器で１
／Ｎに分周され周波数ｆｂの帰還信号を形成し、基準信
号と帰還信号は位相比較器で比較され、その出力信号は
低域通過フィルタを通じて電圧制御発振器に入力され、
基準周波数（ｆｒ）と帰還周波数（ｆｂ）が等しくなる
ように制御される。
【００１０】以上は請求項１〜８の多段周波数変換器を
用いて電圧制御発振器の出力周波数を変換する場合につ
いて述べたが、請求項９で示したように多段周波数変換
器を用いて固定周波数の信号を周波数変換し、これを基
準周波数として用い電圧制御発振器の出力周波数を固定
分周器あるいは可変分周器に直接入力して、その出力を
帰還周波数とする手段を用いてもよい。
用いて電圧制御発振器の出力周波数を変換する場合につ
いて述べたが、請求項９で示したように多段周波数変換
器を用いて固定周波数の信号を周波数変換し、これを基
準周波数として用い電圧制御発振器の出力周波数を固定
分周器あるいは可変分周器に直接入力して、その出力を
帰還周波数とする手段を用いてもよい。
【００１１】また、請求項１〜８において電圧制御発振
器の出力周波数が高くなると電力の消費が大きくなる可
能性があるが、この問題は請求項１０の方法を用いれば
解決ができる。請求項１０は請求項１〜８の制御方法と
同じであるが、図３１のように図３の電圧制御発振器と
多段周波数変換回路の間に分周比Ｋを持っている分周器
を設置して、電圧制御発振器の高い出力周波数をある程
度低い周波数（ｆｋ）に落とし、この低い周波数（ｆ
ｋ）が請求項１〜８記載の多段周波数変換手段の入力と
なるので、電力の消費を大幅に減少することができる。
器の出力周波数が高くなると電力の消費が大きくなる可
能性があるが、この問題は請求項１０の方法を用いれば
解決ができる。請求項１０は請求項１〜８の制御方法と
同じであるが、図３１のように図３の電圧制御発振器と
多段周波数変換回路の間に分周比Ｋを持っている分周器
を設置して、電圧制御発振器の高い出力周波数をある程
度低い周波数（ｆｋ）に落とし、この低い周波数（ｆ
ｋ）が請求項１〜８記載の多段周波数変換手段の入力と
なるので、電力の消費を大幅に減少することができる。
【００１２】
【作用】各分周器の分周比Ｍ１、Ｍ２、・・・Ｍｎ、Ｌ
１、Ｌ２、・・・Ｌｉの組み合せを変えることによって
電圧制御発振器の出力周波数を変えることができるが、
各分周比を変えてから電圧制御発振器の出力周波数が一
定になるまでの時間（引き込み時間）は基準周波数（ｆ
ｒ）に反比例する。後述するように、本発明の多段周波
数変換回路は簡素な構成により所望の周波数を得ている
ので、出力をフィードバックする際に複雑な制御を行う
必要がない。従って、基準周波数（ｆｒ）を高くするこ
とにより引き込み時間が短縮できる。
１、Ｌ２、・・・Ｌｉの組み合せを変えることによって
電圧制御発振器の出力周波数を変えることができるが、
各分周比を変えてから電圧制御発振器の出力周波数が一
定になるまでの時間（引き込み時間）は基準周波数（ｆ
ｒ）に反比例する。後述するように、本発明の多段周波
数変換回路は簡素な構成により所望の周波数を得ている
ので、出力をフィードバックする際に複雑な制御を行う
必要がない。従って、基準周波数（ｆｒ）を高くするこ
とにより引き込み時間が短縮できる。
【００１３】
【実施例】図３に本実施例の周波数合成器を示す。図３
において、多段周波数変換回路はパルス除去回路を第１
または第２の接続方法で接続することにより構成され
る。以下では、パルス除去回路を第１の接続方法で接続
した場合（直列接続した場合）について説明する。
において、多段周波数変換回路はパルス除去回路を第１
または第２の接続方法で接続することにより構成され
る。以下では、パルス除去回路を第１の接続方法で接続
した場合（直列接続した場合）について説明する。
【００１４】２５ＫＨｚの基準周波数を用いる従来の周
波数合成器の場合、出力周波数（ｆｏ）を１．４００Ｇ
Ｈｚから１．４１２６ＧＨｚに変化させるとき、分周器
の分周比（Ｎ）を５６０００から５６５０４に変化させ
なければならないが、本発明の周波数合成器の場合、分
周器の分周比（Ｎ）を５５０に固定して帰還周波数と基
準周波数を２．５ＭＨｚにし、３段周波数変換器の各分
周器の分周比（Ｍ１，Ｍ２，Ｍ３）を１１２，１８５，
２７６から５５，１９２，２９４に変えることによって
従来の周波数合成器と同じ周波数変化が得られる。
波数合成器の場合、出力周波数（ｆｏ）を１．４００Ｇ
Ｈｚから１．４１２６ＧＨｚに変化させるとき、分周器
の分周比（Ｎ）を５６０００から５６５０４に変化させ
なければならないが、本発明の周波数合成器の場合、分
周器の分周比（Ｎ）を５５０に固定して帰還周波数と基
準周波数を２．５ＭＨｚにし、３段周波数変換器の各分
周器の分周比（Ｍ１，Ｍ２，Ｍ３）を１１２，１８５，
２７６から５５，１９２，２９４に変えることによって
従来の周波数合成器と同じ周波数変化が得られる。
【００１５】基準周波数２．５ＭＨｚ、固定分周器の分
周比Ｎ＝５５０、ｆｃ＝１．３７５ＧＨｚ、周波数変換
回路として分周比が各々Ｍ１、Ｍ２、Ｍ３の３個の周波
数変換回路を用いた場合Ｍ１、Ｍ２、Ｍ３の値を図１３
〜図２８に示す表のように選ぶことにより周波数１．４
００ＧＨｚ〜１．４２５ＧＨｚの間で２５ｋＨｚ間隔の
出力周波数１００１個が±１０２Ｈｚ〜０Ｈｚの誤差範
囲ですべて得られる。本発明の周波数合成器が、上記１
００１個の出力周波数を求める動作を図３をもとにして
説明する。 図３において、位相比較器（ＰＤ）は基準信
号の周波数ｆｒと帰還信号の周波数ｆｂを比較して、こ
れらの信号間の位相誤差を検出する。位相比較器にて検
出された位相誤差は、ＬＰＦ（低域フィルタ）を介して
直流成分に平滑化され、電圧制御発振器に入力される。
電圧制御発振器は、上記平滑化された信号の電圧に応じ
た周波数の信号を生成する。電圧制御発振器の出力信号
は、多段周波数変換回路（ＭＦＣ）に入力される。多段
周波数変換回路では、所望の周波数に対応するＭ１，Ｍ
２，Ｍ３の値を不図示のＲＯＭからロードして、そのＭ
１，Ｍ２，Ｍ３の値に基づき、周波数変換を行う。そし
て、周波数ｆｃの信号を変換結果として出力する。この
周波数ｆｃは一定である。 例えば、所望の周波数（出力
周波数）ｆｏが１．４２５ＧＨｚの場合、ｆｃの値とし
て１．３７５ＧＨｚを得るには、多段周波数変換回路は
１．３７５／１．４２５＝０．９６４９１２２８０７０
１・・・の非整数倍の分周比が必要である。この分周比
を与えるＭ１，Ｍ２，Ｍ３は、図１３を参照すると、Ｍ
１＝１３３，Ｍ２＝１０６，Ｍ３＝５４となる。そし
て、これらの値が不図示のＲＯＭより多段周波数変換回
路にロードされる。 また、出力周波数ｆｏ＝１．４２４
９７５ＧＨｚの場合、多段周波数変換回路は１．３７５
／１．４２４９７５＝０．９６４９２９２０９２８４・
・・の非整数倍の分周比が必要である。この分周比を与
えるＭ１，Ｍ２，Ｍ３は、図１３を参照すると、Ｍ１＝
１８８，Ｍ２＝１６０，Ｍ３＝４２となる。そして、こ
れらの値が不図示のＲＯＭより多段周波数変換回路にロ
ードされる。 図１３〜図２８に示す出力周波数の他の値
についても同様の処理を行う。 このようにして、電圧制
御発振器（ＶＣＯ）にて生成した信号を多段周波数変換
回路を介して、一定の周波数ｆｃの信号に変換する。 こ
の周波数ｆｃの信号は固定分周器（ＦＤ）で分周され、
周波数ｆｂの帰還信号が得られる。この際、上記基準信
号の周波数ｆｒと帰還信号の周波数ｆｂとは等しくなる
ようなループ制御が行われる。
周比Ｎ＝５５０、ｆｃ＝１．３７５ＧＨｚ、周波数変換
回路として分周比が各々Ｍ１、Ｍ２、Ｍ３の３個の周波
数変換回路を用いた場合Ｍ１、Ｍ２、Ｍ３の値を図１３
〜図２８に示す表のように選ぶことにより周波数１．４
００ＧＨｚ〜１．４２５ＧＨｚの間で２５ｋＨｚ間隔の
出力周波数１００１個が±１０２Ｈｚ〜０Ｈｚの誤差範
囲ですべて得られる。本発明の周波数合成器が、上記１
００１個の出力周波数を求める動作を図３をもとにして
説明する。 図３において、位相比較器（ＰＤ）は基準信
号の周波数ｆｒと帰還信号の周波数ｆｂを比較して、こ
れらの信号間の位相誤差を検出する。位相比較器にて検
出された位相誤差は、ＬＰＦ（低域フィルタ）を介して
直流成分に平滑化され、電圧制御発振器に入力される。
電圧制御発振器は、上記平滑化された信号の電圧に応じ
た周波数の信号を生成する。電圧制御発振器の出力信号
は、多段周波数変換回路（ＭＦＣ）に入力される。多段
周波数変換回路では、所望の周波数に対応するＭ１，Ｍ
２，Ｍ３の値を不図示のＲＯＭからロードして、そのＭ
１，Ｍ２，Ｍ３の値に基づき、周波数変換を行う。そし
て、周波数ｆｃの信号を変換結果として出力する。この
周波数ｆｃは一定である。 例えば、所望の周波数（出力
周波数）ｆｏが１．４２５ＧＨｚの場合、ｆｃの値とし
て１．３７５ＧＨｚを得るには、多段周波数変換回路は
１．３７５／１．４２５＝０．９６４９１２２８０７０
１・・・の非整数倍の分周比が必要である。この分周比
を与えるＭ１，Ｍ２，Ｍ３は、図１３を参照すると、Ｍ
１＝１３３，Ｍ２＝１０６，Ｍ３＝５４となる。そし
て、これらの値が不図示のＲＯＭより多段周波数変換回
路にロードされる。 また、出力周波数ｆｏ＝１．４２４
９７５ＧＨｚの場合、多段周波数変換回路は１．３７５
／１．４２４９７５＝０．９６４９２９２０９２８４・
・・の非整数倍の分周比が必要である。この分周比を与
えるＭ１，Ｍ２，Ｍ３は、図１３を参照すると、Ｍ１＝
１８８，Ｍ２＝１６０，Ｍ３＝４２となる。そして、こ
れらの値が不図示のＲＯＭより多段周波数変換回路にロ
ードされる。 図１３〜図２８に示す出力周波数の他の値
についても同様の処理を行う。 このようにして、電圧制
御発振器（ＶＣＯ）にて生成した信号を多段周波数変換
回路を介して、一定の周波数ｆｃの信号に変換する。 こ
の周波数ｆｃの信号は固定分周器（ＦＤ）で分周され、
周波数ｆｂの帰還信号が得られる。この際、上記基準信
号の周波数ｆｒと帰還信号の周波数ｆｂとは等しくなる
ようなループ制御が行われる。
【００１６】尚、図１３〜図２８のＭ１，Ｍ２，Ｍ３の
値はプログラムなどの計算手段により予め計算されてい
るものとする。また、上記図１３〜図２８における分周
比Ｍ１、Ｍ２、Ｍ３を選ぶプロセスを具体的に述べると
次のようになる。すなわち、Ｍ１、Ｍ２、Ｍ３のそれぞ
れを１〜３００の範囲で変化させる。この結果得られる
Ｍ１、Ｍ２、Ｍ３の組の総数は３００×３００×３００
＝２．７×１０ 7 通りとなる。そして、これらの中から
所望の周波数にほぼ等しい周波数を与えるＭ１、Ｍ２、
Ｍ３の組を選んでいく。ここで、所望の周波数に厳密に
一致する周波数がない場合には、ほぼ等しい周波数によ
り、この所望の周波数を代表させる。この際、所謂しき
い値の範囲を、数ＧＨｚの所望の周波数に対し、数百Ｈ
ｚに設定している。この程度の誤差であれば、実際の動
作に影響がでないことが知られている。図１３〜図２８
の左欄に示す所望の周波数のそれぞれについて上記のＭ
１、Ｍ２、Ｍ３の組を選ぶ作業を行っていくと、上記の
ほぼ等しい周波数を与えるＭ１、Ｍ２、Ｍ３の組の数は
各所望の周波数のそれぞれに対して２００個位になる。
例えば、図１３の１４２４９５０ｋＨｚにほぼ等しい周
波数を与えるＭ１、Ｍ２、Ｍ３の組は約２００組あり、
それら２００組中で、この１４２４９５０ｋＨｚに最も
近い周波数を与える組がＭ１＝８５、Ｍ２＝１１４、Ｍ
３＝６７である。従って、１．４００ＧＨｚから１．４
２５ＧＨｚの間で、２５ｋＨｚ間隔の１００１個の所望
の周波数に対応する（すなわち、所望の周波数に対して
最も近い周波数の値を与える）Ｍ１，Ｍ２，Ｍ３の値を
周波数合成器の動作に先立ってＲＯＭなどの記憶手段に
記憶しておけば、Ｍ１，Ｍ２，Ｍ３をその都度上記ＲＯ
Ｍから読み込んで変えることにより上記の１００１個の
周波数間の切り換えが可能である。
値はプログラムなどの計算手段により予め計算されてい
るものとする。また、上記図１３〜図２８における分周
比Ｍ１、Ｍ２、Ｍ３を選ぶプロセスを具体的に述べると
次のようになる。すなわち、Ｍ１、Ｍ２、Ｍ３のそれぞ
れを１〜３００の範囲で変化させる。この結果得られる
Ｍ１、Ｍ２、Ｍ３の組の総数は３００×３００×３００
＝２．７×１０ 7 通りとなる。そして、これらの中から
所望の周波数にほぼ等しい周波数を与えるＭ１、Ｍ２、
Ｍ３の組を選んでいく。ここで、所望の周波数に厳密に
一致する周波数がない場合には、ほぼ等しい周波数によ
り、この所望の周波数を代表させる。この際、所謂しき
い値の範囲を、数ＧＨｚの所望の周波数に対し、数百Ｈ
ｚに設定している。この程度の誤差であれば、実際の動
作に影響がでないことが知られている。図１３〜図２８
の左欄に示す所望の周波数のそれぞれについて上記のＭ
１、Ｍ２、Ｍ３の組を選ぶ作業を行っていくと、上記の
ほぼ等しい周波数を与えるＭ１、Ｍ２、Ｍ３の組の数は
各所望の周波数のそれぞれに対して２００個位になる。
例えば、図１３の１４２４９５０ｋＨｚにほぼ等しい周
波数を与えるＭ１、Ｍ２、Ｍ３の組は約２００組あり、
それら２００組中で、この１４２４９５０ｋＨｚに最も
近い周波数を与える組がＭ１＝８５、Ｍ２＝１１４、Ｍ
３＝６７である。従って、１．４００ＧＨｚから１．４
２５ＧＨｚの間で、２５ｋＨｚ間隔の１００１個の所望
の周波数に対応する（すなわち、所望の周波数に対して
最も近い周波数の値を与える）Ｍ１，Ｍ２，Ｍ３の値を
周波数合成器の動作に先立ってＲＯＭなどの記憶手段に
記憶しておけば、Ｍ１，Ｍ２，Ｍ３をその都度上記ＲＯ
Ｍから読み込んで変えることにより上記の１００１個の
周波数間の切り換えが可能である。
【００１７】ここまでは図３の分周器の分周比（Ｎ）を
固定としたが、上の例と同じように電圧制御発振器の出
力周波数間隔および基準周波数（ｆｒ）をそれぞれ２５
ｋＨｚおよび２．５ＭＨｚの条件の下で、Ｎを可変と
し、ｆｃ＝Ｎ×２．５ＭＨｚとなるように該周波数変換
回路の各分周器の分周比（Ｍ１，Ｍ２，Ｍ３）を選ぶこ
とにより電圧制御発振器の出力周波数の間隔の誤差を±
０．５Ｈｚ以下におさえることができる。図２９は上記
Ｎ＝ｆｃの条件を満足する２５ｋＨｚ間隔の１００１個
の電圧制御発振器の出力周波数のうちの一部を示す。
尚、図２９のＭ１，Ｍ２，Ｍ３の値はプログラムなどの
計算手段により計算され、上述のプロセスを経てＲＯＭ
などの記憶手段に予め格納されているものとする。
固定としたが、上の例と同じように電圧制御発振器の出
力周波数間隔および基準周波数（ｆｒ）をそれぞれ２５
ｋＨｚおよび２．５ＭＨｚの条件の下で、Ｎを可変と
し、ｆｃ＝Ｎ×２．５ＭＨｚとなるように該周波数変換
回路の各分周器の分周比（Ｍ１，Ｍ２，Ｍ３）を選ぶこ
とにより電圧制御発振器の出力周波数の間隔の誤差を±
０．５Ｈｚ以下におさえることができる。図２９は上記
Ｎ＝ｆｃの条件を満足する２５ｋＨｚ間隔の１００１個
の電圧制御発振器の出力周波数のうちの一部を示す。
尚、図２９のＭ１，Ｍ２，Ｍ３の値はプログラムなどの
計算手段により計算され、上述のプロセスを経てＲＯＭ
などの記憶手段に予め格納されているものとする。
【００１８】また、図３０に示すように、パルス除去回
路を第２の接続方法で接続し、分周器の分周比Ｎを可変
とし、上記の条件の下で２５ｋＨｚ間隔の１００１個の
電圧制御発振器の出力周波数を満足する３段周波数変換
回路の各分周比Ｍ１，Ｍ２，Ｍ３と、そのときの分周器
の分周比Ｎを得ることができる。
路を第２の接続方法で接続し、分周器の分周比Ｎを可変
とし、上記の条件の下で２５ｋＨｚ間隔の１００１個の
電圧制御発振器の出力周波数を満足する３段周波数変換
回路の各分周比Ｍ１，Ｍ２，Ｍ３と、そのときの分周器
の分周比Ｎを得ることができる。
【００１９】図３の周波数合成器に対して、分周器を電
圧制御発振器と多段周波数変換手段との間に設けた周波
数合成器を図３１に示す。図３２と図３３では電圧制御
発振器の出力周波数（ｆｏ）を図３１の分周器の分周比
（Ｋ）によって１／Ｋに落とした周波数（ｆｋ）を多段
周波数変換器の入力としたものである。図３２はＫを１
０、パルス除去回路を第１の接続方法で３段に接続（直
列接続で３段に接続）、基準周波数１ＭＨｚ、出力周波
数（ｆｏ）の変化範囲１．４００ＧＨｚ〜１．４２５Ｇ
Ｈｚ、出力周波数の間隔２５ｋＨｚとして図３１の周波
数合成器を動作させた場合において、所望の周波数とこ
れに対する各周波数変換回路の分周器の分周比Ｍ１，Ｍ
２，Ｍ３と可変分周器の分周比Ｎを示している。図３３
はＫを８、パルス除去回路を図３０に示す第２の接続方
法で３段に接続、他は図３２と同じ条件で図３１の周波
数合成器を動作させた場合において、希望周波数とこれ
に対する各周波数変換回路の分周器の分周比Ｍ１，Ｍ
２，Ｍ３と可変分周器の分周比Ｎを示している。図３２
は電圧制御発振器の出力周波数の間隔（２５ｋＨｚ）の
誤差を±１３７Ｈｚ以下におさえることができる。図３
３は電圧制御発振器の出力周波数の間隔（２５ｋＨｚ）
の誤差を±２３Ｈｚ以下におさえることができる。図３
２と図３３は各２５ｋＨｚ間隔の１００１個の電圧制御
発振器の出力周波数のうちの一部を示す。これらの出力
周波数に対応する分周比Ｍ１，Ｍ２，Ｍ３はプログラム
などの計算手段により予め計算され、上述のプロセスを
経てＲＯＭなどの記憶手段に予め格納されているものと
する。電圧制御発振器の出力周波数（ｆｏ）が高くなっ
て消費電力が大きい場合、図３１に設けた分周器により
ｆｏを１／Ｋに落とすことにより電力の消費を大幅に減
少できる。図３２と図３３は、図３の実施例と異なり、
基準周波数を１ＭＨｚと設定していた。この理由は図３
と同じように基準周波数を２．５ＭＨｚと設定すれば、
出力周波数の間隔にかなり大きな誤差が生ずるからであ
る。図３２と図３３の周波数変換回路の段数を３段から
増加させることで基準周波数を２．５ＭＨｚに設定して
も、出力周波数の間隔（２５ｋＨｚ）の誤差が小さい１
００１個の出力周波数（ｆｏ）を得ることができる。
圧制御発振器と多段周波数変換手段との間に設けた周波
数合成器を図３１に示す。図３２と図３３では電圧制御
発振器の出力周波数（ｆｏ）を図３１の分周器の分周比
（Ｋ）によって１／Ｋに落とした周波数（ｆｋ）を多段
周波数変換器の入力としたものである。図３２はＫを１
０、パルス除去回路を第１の接続方法で３段に接続（直
列接続で３段に接続）、基準周波数１ＭＨｚ、出力周波
数（ｆｏ）の変化範囲１．４００ＧＨｚ〜１．４２５Ｇ
Ｈｚ、出力周波数の間隔２５ｋＨｚとして図３１の周波
数合成器を動作させた場合において、所望の周波数とこ
れに対する各周波数変換回路の分周器の分周比Ｍ１，Ｍ
２，Ｍ３と可変分周器の分周比Ｎを示している。図３３
はＫを８、パルス除去回路を図３０に示す第２の接続方
法で３段に接続、他は図３２と同じ条件で図３１の周波
数合成器を動作させた場合において、希望周波数とこれ
に対する各周波数変換回路の分周器の分周比Ｍ１，Ｍ
２，Ｍ３と可変分周器の分周比Ｎを示している。図３２
は電圧制御発振器の出力周波数の間隔（２５ｋＨｚ）の
誤差を±１３７Ｈｚ以下におさえることができる。図３
３は電圧制御発振器の出力周波数の間隔（２５ｋＨｚ）
の誤差を±２３Ｈｚ以下におさえることができる。図３
２と図３３は各２５ｋＨｚ間隔の１００１個の電圧制御
発振器の出力周波数のうちの一部を示す。これらの出力
周波数に対応する分周比Ｍ１，Ｍ２，Ｍ３はプログラム
などの計算手段により予め計算され、上述のプロセスを
経てＲＯＭなどの記憶手段に予め格納されているものと
する。電圧制御発振器の出力周波数（ｆｏ）が高くなっ
て消費電力が大きい場合、図３１に設けた分周器により
ｆｏを１／Ｋに落とすことにより電力の消費を大幅に減
少できる。図３２と図３３は、図３の実施例と異なり、
基準周波数を１ＭＨｚと設定していた。この理由は図３
と同じように基準周波数を２．５ＭＨｚと設定すれば、
出力周波数の間隔にかなり大きな誤差が生ずるからであ
る。図３２と図３３の周波数変換回路の段数を３段から
増加させることで基準周波数を２．５ＭＨｚに設定して
も、出力周波数の間隔（２５ｋＨｚ）の誤差が小さい１
００１個の出力周波数（ｆｏ）を得ることができる。
【００２０】さらに、図３の実施例において分周器の分
周比Ｎを固定した場合を下記の実験で実証した。引き込
み時間（Ｔ）は、上記で説明したように基準周波数（ｆ
ｒ）と帰還周波数（ｆｂ）の影響を大きく受ける。従っ
て、分周比（Ｎ）を小さくし、基準周波数（ｆｒ）と帰
還周波数（ｆｂ）を大きくするとループ利得（Ｎに反比
例）は大きくなり、引き込み速度も速くなる。従来は図
４で示すように、Ｄ／Ａ変換器によるバイアス電圧（Ｖ
ｒ）とリセット回路を共に使用することによって速い引
き込み速度を得ていた。
周比Ｎを固定した場合を下記の実験で実証した。引き込
み時間（Ｔ）は、上記で説明したように基準周波数（ｆ
ｒ）と帰還周波数（ｆｂ）の影響を大きく受ける。従っ
て、分周比（Ｎ）を小さくし、基準周波数（ｆｒ）と帰
還周波数（ｆｂ）を大きくするとループ利得（Ｎに反比
例）は大きくなり、引き込み速度も速くなる。従来は図
４で示すように、Ｄ／Ａ変換器によるバイアス電圧（Ｖ
ｒ）とリセット回路を共に使用することによって速い引
き込み速度を得ていた。
【００２１】しかし、ＶＣＯの周波数特性を正確に把握
することは極めて難しく、また、その特性が分かってい
てもバイアス電圧を補正するのは困難である。しかし、
本発明の周波数合成器は、後述するように簡素な構成に
より所望の周波数を得る多段周波数変換回路を有してい
る。このため、基準周波数（ｆｒ）と帰還周波数（ｆ
ｂ）を従来の周波数合成器の１００倍に高めることがで
き、また低域フィルタの時定数を小さくすることができ
るので、極めて高速の引き込みが可能であり、たとえバ
イアス電圧に誤差があっても従来の周波数合成器より高
速引き込みが可能である。特に、バイアス電圧を正規の
１００％加えると、引き込み時間は極めて短くなり、ス
テップ周波数（周波数間隔）の１周期の１／１０程度に
おさめることができる。
することは極めて難しく、また、その特性が分かってい
てもバイアス電圧を補正するのは困難である。しかし、
本発明の周波数合成器は、後述するように簡素な構成に
より所望の周波数を得る多段周波数変換回路を有してい
る。このため、基準周波数（ｆｒ）と帰還周波数（ｆ
ｂ）を従来の周波数合成器の１００倍に高めることがで
き、また低域フィルタの時定数を小さくすることができ
るので、極めて高速の引き込みが可能であり、たとえバ
イアス電圧に誤差があっても従来の周波数合成器より高
速引き込みが可能である。特に、バイアス電圧を正規の
１００％加えると、引き込み時間は極めて短くなり、ス
テップ周波数（周波数間隔）の１周期の１／１０程度に
おさめることができる。
【００２２】本発明の周波数合成器の特性を確認するた
めに、次のようなパラメータを用いて本発明の周波数合
成器と従来の周波数合成器との引き込み時間を比較検討
する。
めに、次のようなパラメータを用いて本発明の周波数合
成器と従来の周波数合成器との引き込み時間を比較検討
する。
【００２３】◆ 周波数合成器の共通パラメータ
出力周波数（ｆｏ）の変化範囲：４．１ＭＨｚ〜４．２
ＭＨｚ 出力周波数間隔（Δｆ）：１００Ｈｚ 出力周波数の変化分：４０７ステップ（４０７個の周波
数間隔） ４．１００１ＭＨｚ〜４．１４０８ＭＨｚ（４０．７Ｋ
Ｈｚ） ◆ 本発明の周波数合成器のパラメータ 固定分周器の入力周波数（ｆ３）：４．０ＭＨｚ 基準周波数（ｆｒ）：１０ＫＨｚ 固定分周器の分周比（Ｎ）：４００ ◆ 従来の周波数合成器のパラメータ 基準周波数（ｆｒ）：１００Ｈｚ 分周器の分周比（Ｎ）：４１，０００〜４２，０００ ２つの実験パラメータは同じ出力周波数の変化分を持っ
ているが、本発明の周波数合成器は、多段の周波数変換
器を使用することによって基準周波数を上げ、分周比を
下げることができる。
ＭＨｚ 出力周波数間隔（Δｆ）：１００Ｈｚ 出力周波数の変化分：４０７ステップ（４０７個の周波
数間隔） ４．１００１ＭＨｚ〜４．１４０８ＭＨｚ（４０．７Ｋ
Ｈｚ） ◆ 本発明の周波数合成器のパラメータ 固定分周器の入力周波数（ｆ３）：４．０ＭＨｚ 基準周波数（ｆｒ）：１０ＫＨｚ 固定分周器の分周比（Ｎ）：４００ ◆ 従来の周波数合成器のパラメータ 基準周波数（ｆｒ）：１００Ｈｚ 分周器の分周比（Ｎ）：４１，０００〜４２，０００ ２つの実験パラメータは同じ出力周波数の変化分を持っ
ているが、本発明の周波数合成器は、多段の周波数変換
器を使用することによって基準周波数を上げ、分周比を
下げることができる。
【００２４】図５と図６は電圧制御発振器（ＶＣＯ）の
入力にバイアス電圧を加えず、また分周器にリセットを
加えない場合の従来の周波数合成器と本発明の周波数合
成器の引き込み時間を示している。
入力にバイアス電圧を加えず、また分周器にリセットを
加えない場合の従来の周波数合成器と本発明の周波数合
成器の引き込み時間を示している。
【００２５】従来の方式では引き込み時間は７ｓｅｃで
あるのに対し、本発明の方式では０．１ｓｅｃ程度であ
り、本発明の周波数合成器はバイアス電圧とリセット信
号を加えなくても引き込み時間は相当改善されているこ
とが分かる。
あるのに対し、本発明の方式では０．１ｓｅｃ程度であ
り、本発明の周波数合成器はバイアス電圧とリセット信
号を加えなくても引き込み時間は相当改善されているこ
とが分かる。
【００２６】また、図７、図８と図９（図８の時間軸を
拡大したもの）は切り換えるとき、図４に示すように新
しい周波数に相当するバイアス電圧をD/A変換器よりＶ
ＣＯに加え、制御装置（Ｃｏｎｔｒｏｌ Ｕｎｉｔ）に
より基準周波数分周器と固定分周器をリセットし、初期
化した場合の引き込み時間を示す。
拡大したもの）は切り換えるとき、図４に示すように新
しい周波数に相当するバイアス電圧をD/A変換器よりＶ
ＣＯに加え、制御装置（Ｃｏｎｔｒｏｌ Ｕｎｉｔ）に
より基準周波数分周器と固定分周器をリセットし、初期
化した場合の引き込み時間を示す。
【００２７】この場合、従来の方式では引き込み時間が
約６００ｍｓｅｃであるのに対し、本方式では約１ｍｓ
ｅｃになっており改善効果が著しいことがわかる。従っ
て、本発明の周波数合成器の引き込み時間は従来の周波
数合成器の基準周波数（周波数間隔）の周期の１０分の
１程度となる。
約６００ｍｓｅｃであるのに対し、本方式では約１ｍｓ
ｅｃになっており改善効果が著しいことがわかる。従っ
て、本発明の周波数合成器の引き込み時間は従来の周波
数合成器の基準周波数（周波数間隔）の周期の１０分の
１程度となる。
【００２８】このことを前記の例に示した周波数範囲
１．４００ＧＨｚ〜１．４２５ＧＨｚ、周波数間隔２５
ＫＨｚ、基準周波数２．５ＭＨｚの場合にあてはめてみ
ると引き込み時間は４μｓｅｃとなる。上述したように
従来は、非整数出力を得る周波数変換手段を周波数合成
器に用いる場合は、この周波数変換手段の出力に対して
厳密な精度を求めていた。このため、この周波数変換手
段に対するフィードバック時における制御処理が複雑化
して、引き込みを高速に行うことはできなかった。ま
た、制御処理を複雑化したとしても、必ずしも要求され
る精度で所望の周波数を得ることができなかった。一方
では、数ＧＨｚの所望の周波数に対して数百Ｈｚの範囲
内の誤差であれば、実際の通信などに影響がでないこと
が知られている。本発明の多段周波数変換回路は、この
点を利用している。すなわち、多段に構成することによ
り、所望の周波数であるなしにかかわらず、非常に多く
の合成周波数が得られる。これら合成周波数の数は非常
に多いため、所望の周波数の値にほぼ等しい値を与える
ものも複数含まれている。例えば、１つの分周器の分周
比を１〜３００の範囲で変えることにすれば、分周器が
２段の構成では、３００×３００＝９００００通り、分
周器が３段の構成では、３００×３００×３００＝２．
７×１０7通りの周波数が得られることになる。従っ
て、段数を１つ増す毎に得られる周波数は飛躍的に増加
する。そして、上述したように、ある所望の周波数にほ
ぼ等しい複数の候補の中から最も近いものを選ぶ。この
ようにすることで、本発明の多段周波数変換回路は、簡
素な構成により、所望の周波数が得られる。尚、本発明
の多段周波数変換回路には、簡素な構成により所望の周
波数を得ているために、上述した従来例におけるように
フィードバック時に複雑な制御を行っていない。このた
め、本発明の多段周波数変換回路は、引き込み時間が大
幅に短縮する、という効果も併せてもつ。
１．４００ＧＨｚ〜１．４２５ＧＨｚ、周波数間隔２５
ＫＨｚ、基準周波数２．５ＭＨｚの場合にあてはめてみ
ると引き込み時間は４μｓｅｃとなる。上述したように
従来は、非整数出力を得る周波数変換手段を周波数合成
器に用いる場合は、この周波数変換手段の出力に対して
厳密な精度を求めていた。このため、この周波数変換手
段に対するフィードバック時における制御処理が複雑化
して、引き込みを高速に行うことはできなかった。ま
た、制御処理を複雑化したとしても、必ずしも要求され
る精度で所望の周波数を得ることができなかった。一方
では、数ＧＨｚの所望の周波数に対して数百Ｈｚの範囲
内の誤差であれば、実際の通信などに影響がでないこと
が知られている。本発明の多段周波数変換回路は、この
点を利用している。すなわち、多段に構成することによ
り、所望の周波数であるなしにかかわらず、非常に多く
の合成周波数が得られる。これら合成周波数の数は非常
に多いため、所望の周波数の値にほぼ等しい値を与える
ものも複数含まれている。例えば、１つの分周器の分周
比を１〜３００の範囲で変えることにすれば、分周器が
２段の構成では、３００×３００＝９００００通り、分
周器が３段の構成では、３００×３００×３００＝２．
７×１０7通りの周波数が得られることになる。従っ
て、段数を１つ増す毎に得られる周波数は飛躍的に増加
する。そして、上述したように、ある所望の周波数にほ
ぼ等しい複数の候補の中から最も近いものを選ぶ。この
ようにすることで、本発明の多段周波数変換回路は、簡
素な構成により、所望の周波数が得られる。尚、本発明
の多段周波数変換回路には、簡素な構成により所望の周
波数を得ているために、上述した従来例におけるように
フィードバック時に複雑な制御を行っていない。このた
め、本発明の多段周波数変換回路は、引き込み時間が大
幅に短縮する、という効果も併せてもつ。
【００２９】ところで、基準周波数を２５ＭＨｚに上げ
ると引き込み時間が０．４μｓｅｃ程度になる筈である
が、この場合には分周器の分周比（Ｎ）が小さいため分
周器出力の位相ジッタがかなり大きくなるので、周波数
合成器出力のスプリアス成分が多くなり、適当ではな
い。
ると引き込み時間が０．４μｓｅｃ程度になる筈である
が、この場合には分周器の分周比（Ｎ）が小さいため分
周器出力の位相ジッタがかなり大きくなるので、周波数
合成器出力のスプリアス成分が多くなり、適当ではな
い。
【００３０】しかし、周波数を切り換えた直後は基準周
波数を２５ＭＨｚとし、その後で２．５ＭＨｚにするこ
とにより引き込み時間を４μｓｅｃよりさらに短くする
ことができ、１μｓｅｃ以下にすることも不可能ではな
いと思われる。
波数を２５ＭＨｚとし、その後で２．５ＭＨｚにするこ
とにより引き込み時間を４μｓｅｃよりさらに短くする
ことができ、１μｓｅｃ以下にすることも不可能ではな
いと思われる。
【００３１】また、ＶＣＯは温度変化によって周波数ド
リフトが発生するので、このドリフト特性が引き込み時
間に与える影響を検討しなければならない。図１０と図
１１はＶＣＯの周波数ドリフトによる引き込み特性の変
化を把握するため、ＶＣＯの入力バイアス電圧を正規電
圧の９５％加えた時の引き込み時間を示す。５％のドリ
フトが発生しても本発明の周波数合成器の引き込み時間
はステップ周波数（周波数間隔）の周期の４周期程度に
おさめられることが分かる。
リフトが発生するので、このドリフト特性が引き込み時
間に与える影響を検討しなければならない。図１０と図
１１はＶＣＯの周波数ドリフトによる引き込み特性の変
化を把握するため、ＶＣＯの入力バイアス電圧を正規電
圧の９５％加えた時の引き込み時間を示す。５％のドリ
フトが発生しても本発明の周波数合成器の引き込み時間
はステップ周波数（周波数間隔）の周期の４周期程度に
おさめられることが分かる。
【００３２】図１２は本発明の周波数合成器の出力スペ
クトラムであり、スプリアスが小さいことがわかる。
クトラムであり、スプリアスが小さいことがわかる。
【００３３】以上説明したように、本発明の周波数合成
器では、非整数倍の出力をもつ周波数変換回路を多段に
組み合わせて多段周波数変換回路を構成しているので、
非常に多くの周波数が合成される。これら合成される周
波数の値は非常に多いため、所望の周波数の値にほぼ等
しい値を与えるものも複数含まれている。このため、本
発明の多段周波数変換回路は簡素な構成により所望の周
波数が得られる。このように本発明の多段周波数変換回
路は簡素な構成により所望の周波数を得ている。このた
め、出力をフィードバックする際に複雑な制御を行って
いない。従って、基準周波数を上げることにより引き込
み時間を大幅に短縮することが可能である。このため、
本発明の周波数合成器は、高速引き込みが要求されるす
べての分野、特に周波数ホッピング・スペクトル拡散通
信方式や移動無線データ通信など高速周波数切換が必要
な分野での効果が大である。
器では、非整数倍の出力をもつ周波数変換回路を多段に
組み合わせて多段周波数変換回路を構成しているので、
非常に多くの周波数が合成される。これら合成される周
波数の値は非常に多いため、所望の周波数の値にほぼ等
しい値を与えるものも複数含まれている。このため、本
発明の多段周波数変換回路は簡素な構成により所望の周
波数が得られる。このように本発明の多段周波数変換回
路は簡素な構成により所望の周波数を得ている。このた
め、出力をフィードバックする際に複雑な制御を行って
いない。従って、基準周波数を上げることにより引き込
み時間を大幅に短縮することが可能である。このため、
本発明の周波数合成器は、高速引き込みが要求されるす
べての分野、特に周波数ホッピング・スペクトル拡散通
信方式や移動無線データ通信など高速周波数切換が必要
な分野での効果が大である。
【図１】本発明の１、２、３及び４の実施例の周波数変
換器を示す図である。
換器を示す図である。
【図２】本発明の５実施例の多段周波数変換回路を示す
図である。
図である。
【図３】本発明の７実施例の周波数合成器を示す図であ
る。
る。
【図４】本発明の７実施例を実現するために使用した回
路の全体構成図である。
路の全体構成図である。
【図５】バイアス電圧とリセットを加えない場合の従来
の周波数合成器の引き込み時間を示す図である。
の周波数合成器の引き込み時間を示す図である。
【図６】本発明の７実施例としてバイアス電圧とリセッ
トを加えない場合の本発明の周波数合成器の引き込み時
間を示す図である。
トを加えない場合の本発明の周波数合成器の引き込み時
間を示す図である。
【図７】バイアスとリセットを加えた場合の従来の周波
数合成器の引き込み時間を示す図である。
数合成器の引き込み時間を示す図である。
【図８】バイアスとリセットを加えた場合の本発明の周
波数合成器の引き込み時間を示す図である。
波数合成器の引き込み時間を示す図である。
【図９】図８の時間軸を拡大した引き込み時間を示す図
である。
である。
【図１０】バイアス電圧誤差がある場合の従来の周波数
合成器の引き込み時間を示す図である。
合成器の引き込み時間を示す図である。
【図１１】バイアス電圧誤差がある場合の本発明の周波
数合成器の引き込み時間を示す図である。
数合成器の引き込み時間を示す図である。
【図１２】本発明の周波数合成器の出力信号のスペクト
ルを示す図である。
ルを示す図である。
【図１３】本発明の３段周波数変換回路の分周比の例を
示す図表（その１）である。
示す図表（その１）である。
【図１４】本発明の３段周波数変換回路の分周比の例を
示す図表（その２）である。
示す図表（その２）である。
【図１５】本発明の３段周波数変換回路の分周比の例を
示す図表（その３）である。
示す図表（その３）である。
【図１６】本発明の３段周波数変換回路の分周比の例を
示す図表（その４）である。
示す図表（その４）である。
【図１７】本発明の３段周波数変換回路の分周比の例を
示す図表（その５）である。
示す図表（その５）である。
【図１８】本発明の３段周波数変換回路の分周比の例を
示す図表（その６）である。
示す図表（その６）である。
【図１９】本発明の３段周波数変換回路の分周比の例を
示す図表（その７）である。
示す図表（その７）である。
【図２０】本発明の３段周波数変換回路の分周比の例を
示す図表（その８）である。
示す図表（その８）である。
【図２１】本発明の３段周波数変換回路の分周比の例を
示す図表（その９）である。
示す図表（その９）である。
【図２２】本発明の３段周波数変換回路の分周比の例を
示す図表（その１０）である。
示す図表（その１０）である。
【図２３】本発明の３段周波数変換回路の分周比の例を
示す図表（その１１）である。
示す図表（その１１）である。
【図２４】本発明の３段周波数変換回路の分周比の例を
示す図表（その１２）である。
示す図表（その１２）である。
【図２５】本発明の３段周波数変換回路の分周比の例を
示す図表（その１３）である。
示す図表（その１３）である。
【図２６】本発明の３段周波数変換回路の分周比の例を
示す図表（その１４）である。
示す図表（その１４）である。
【図２７】本発明の３段周波数変換回路の分周比の例を
示す図表（その１５）である。
示す図表（その１５）である。
【図２８】本発明の３段周波数変換回路の分周比の例を
示す図表（その１６）である。
示す図表（その１６）である。
【図２９】可変分周器を用いる周波数合成器の各分周器
の例を示す図である。
の例を示す図である。
【図３０】本発明の６実施例の多段周波数変換回路を示
す図である。
す図である。
【図３１】本発明の９実施例の周波数合成器を示す図で
ある。
ある。
【図３２】本発明の３段周波数変換回路の分周比と分周
器の分周比Ｎを示す図表である。
器の分周比Ｎを示す図表である。
【図３３】本発明の３段周波数変換回路の分周比と分周
器の分周比Ｎを示す図表である。
器の分周比Ｎを示す図表である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 朴 徳圭
神奈川県横浜市港北区日吉３−14−１
慶応義塾大学理工学部電気工学科 森研
究室内
(72)発明者 宮城 弘
神奈川県横浜市港北区新吉田町1265−１
−204
(56)参考文献 特開 昭61−232722（ＪＰ，Ａ)
特開 昭51−136272（ＪＰ，Ａ)
特開 昭54−88015（ＪＰ，Ａ)
特開 平２−192318（ＪＰ，Ａ)
特開 平３−48527（ＪＰ，Ａ)
Claims (17)
- 【請求項１】 分周比が変更可能である分周手段とパル
ス除去手段とにより構成され前記分周手段は前記パルス
除去手段の入力信号を入力して分周比Ｍで分周し制御入
力信号として出力し前記パルス除去手段は前記入力信号
と前記制御入力信号とを入力して前記入力信号の周波数
の（１−１／Ｍ）倍に相当する周波数の出力信号を出力
する周波数変換手段が、 なるべく多くの周波数の値を与えるために、ｎ個存在
し、各周波数変換手段の中の分周手段の分周比がそれぞ
れ、Ｍ１、Ｍ２、・・・、Ｍｎであるとき、これら周波
数変換手段を第１の接続方法で組み合わせることによ
り、（１−１／Ｍ１）（１−１／Ｍ２）・・・（１−１
／Ｍｎ）の出力が得られるよう動作する、簡素な構成で
高速引き込みを可能とする多段周波数変換手段を有し、 基準周波数と帰還周波数とを比較する位相比較手段と、
該位相比較手段に接続され低域周波数を通過させるフィ
ルタ手段と、該フィルタ手段に接続された電圧制御発振
手段と、該電圧制御発振手段による発振信号を入力する
前記多段周波数変換手段と、該多段周波数変換手段によ
る出力を分周し前記帰還周波数を形成する分周手段とか
ら成る周波数合成器において、 さらに、Ｍ１、Ｍ２、・・・、Ｍｎの全ての組に対して
計算を行うことで、前記周波数合成器により合成される
全ての周波数の値を算出し、前記Ｍ１、Ｍ２、・・・、
Ｍｎの全ての組の中から所望の周波数に最も近い周波数
の値を与えるＭ１、Ｍ２、・・・、Ｍｎの組を予め記憶
しておく記憶手段と、 前記周波数合成器により合成される前記所望の周波数の
値に応じて、該所望の周波数に最も近い周波数の値を与
えるＭ１、Ｍ２、・・・、Ｍｎの組を前記記憶手段から
前記多段周波数変換手段中のｎ個の分周手段へ読み出す
と共に、前記基準周波数と前記帰還周波数が等しくなる
ように制御する制御手段と、を備えることを特徴とする
周波数合成器。 - 【請求項２】 分周比が変更可能である分周手段とパル
ス除去手段とにより構成され前記分周手段は前記パルス
除去手段の出力信号を入力して分周比Ｍで分周し制御入
力信号として出力し前記パルス除去手段は入力信号と前
記制御入力信号とを入力して前記入力信号の周波数の
（１−１／Ｍ）倍に相当する周波数の出力信号を出力す
る周波数変換手段が、 なるべく多くの周波数の値を与えるために、ｎ個存在
し、各周波数変換手段の中の分周手段の分周比がそれぞ
れ、Ｍ１、Ｍ２、・・・、Ｍｎであるとき、これら周波
数変換手段を第１の接続方法で組み合わせることによ
り、（１−１／Ｍ１）（１−１／Ｍ２）・・・（１−１
／Ｍｎ）の出力が得られるよう動作する、簡素な構成で
高速引き込みを可能とする多段周波数変換手段を有し、 基準周波数と帰還周波数とを比較する位相比較手段と、
該位相比較手段に接続され低域周波数を通過させるフィ
ルタ手段と、該フィルタ手段に接続された電圧制御発振
手段と、該電圧制御発振手段による発振信号を入力する
前記多段周波数変換手段と、該多段周波数変換手段によ
る出力を分周し前記帰還周波数を形成する分周手段とか
ら成る周波数合成器において、 さらに、Ｍ１、Ｍ２、・・・、Ｍｎの全ての組に対して
計算を行うことで、前記周波数合成器により合成される
全ての周波数の値を算出し、前記Ｍ１、Ｍ２、・・・、
Ｍｎの全ての組の中から所望の周波数に最も近い周波数
の値を与えるＭ１、Ｍ２、・・・、Ｍｎの組を予め記憶
しておく記憶手段と、 前記周波数合成器により合成される前記所望の周波数の
値に応じて、該所望の周波数に最も近い周波数の値を与
えるＭ１、Ｍ２、・・・、Ｍｎの組を前記記憶手段から
前記多段周波数変換手段中のｎ個の分周手段へ読み出す
と共に、前記基準周波数と前記帰還周波数が等しくなる
ように制御する制御手段と、を備えることを特徴とする
周波数合成器。 - 【請求項３】 分周比が変更可能である分周手段とパル
ス付加手段とにより構成され前記分周手段は前記パルス
付加手段の入力信号を入力して分周比Ｌで分周し制御入
力信号として出力し前記パルス付加手段は前記入力信号
と前記制御入力信号とを入力して前記入力信号の周波数
の（１＋１／Ｌ）倍に相当する周波数の出力信号を出力
する周波数変換手段が、 なるべく多くの周波数の値を与えるために、ｉ個存在
し、各周波数変換手段の中の分周手段の分周比がそれぞ
れ、Ｌ１、Ｌ２、・・・、Ｌｉであるとき、これら周波
数変換手段を第１の接続方法で組み合わせることによ
り、（１＋１／Ｌ１）（１＋１／Ｌ２）・・・（１＋１
／Ｌｉ）の出力が得られるよう動作する、簡素な構成で
高速引き込みを可能とする多段周波数変換手段を有し、 基準周波数と帰還周波数とを比較する位相比較手段と、
該位相比較手段に接続され低域周波数を通過させるフィ
ルタ手段と、該フィルタ手段に接続された電圧制御発振
手段と、該電圧制御発振手段による発振信号を入力する
前記多段周波数変換手段と、該多段周波数変換手段によ
る出力を分周し前記帰還周波数を形成する分周手段とか
ら成る周波数合成器において、 さらに、Ｌ１、Ｌ２、・・・、Ｌｉの全ての組に対して
計算を行うことで、前記周波数合成器により合成される
全ての周波数の値を算出し、前記Ｌ１、Ｌ２、・・・、
Ｌｉの全ての組の中から所望の周波数に最も近い周波数
の値を与えるＬ１、Ｌ２、・・・、Ｌｉの組を予め記憶
しておく記憶手段と、 前記周波数合成器により合成される前記所望の周波数の
値に応じて、該所望の周波数に最も近い周波数の値を与
えるＬ１、Ｌ２、・・・、Ｌｉの組を前記記憶手段から
前記多段周波数変換手段中のｉ個の分周手段へ読み出す
と共に、前記基準周波数と前記帰還周波数が等しくなる
ように制御する制御手段と、を備えることを特徴とする
周波数合成器。 - 【請求項４】 分周比が変更可能である分周手段とパル
ス付加手段とにより構成され前記分周手段は前記パルス
付加手段の出力信号を入力して分周比Ｌで分周し制御入
力信号として出力し前記パルス付加手段は入力信号と前
記制御入力信号とを入力して前記入力信号の周波数の
（１＋１／Ｌ）倍に相当する周波数の出力信号を出力す
る周波数変換手段が、 なるべく多くの周波数の値を与えるために、ｉ個存在
し、各周波数変換手段の中の分周手段の分周比がそれぞ
れ、Ｌ１、Ｌ２、・・・、Ｌｉであるとき、これら周波
数変換手段を第１の接続方法で組み合わせることによ
り、（１＋１／Ｌ１）（１＋１／Ｌ２）・・・（１＋１
／Ｌｉ）の出力が得られるよう動作する、簡素な構成で
高速引き込みを可能とする多段周波数変換手段を有し、 基準周波数と帰還周波数とを比較する位相比較手段と、
該位相比較手段に接続され低域周波数を通過させるフィ
ルタ手段と、該フィルタ手段に接続された電圧制御発振
手段と、該電圧制御発振手段による発振信号を入力する
前記多段周波数変換手段と、該多段周波数変換手段によ
る出力を分周し前記帰還周波数を形成する分周手段とか
ら成る周波数合成器において、 さらに、Ｌ１、Ｌ２、・・・、Ｌｉの全ての組に対して
計算を行うことで、前記周波数合成器により合成される
全ての周波数の値を算出し、前記Ｌ１、Ｌ２、・・・、
Ｌｉの全ての組の中から所望の周波数に最も近い周波数
の値を与えるＬ１、Ｌ２、・・・、Ｌｉの組を予め記憶
しておく記憶手段と、 前記周波数合成器により合成される前記所望の周波数の
値に応じて、該所望の周波数に最も近い周波数の値を与
えるＬ１、Ｌ２、・・・、Ｌｉの組を前記記憶手段から
前記多段周波数変換手段中のｉ個の分周手段へ読み出す
と共に、前記基準周波数と前記帰還周波数が等しくなる
ように制御する制御手段と、を備えることを特徴とする
周波数合成器。 - 【請求項５】 分周比が変更可能である分周手段とパル
ス除去手段とにより構成され前記分周手段は前記パルス
除去手段の入力信号を入力して分周比Ｍで分周し制御入
力信号として出力し前記パルス除去手段は前記入力信号
と前記制御入力信号とを入力して前記入力信号の周波数
の（１−１／Ｍ）倍に相当する周波数の出力信号を出力
する周波数変換手段が、 なるべく多くの周波数の値を与えるために、ｎ個存在
し、各周波数変換手段の中の分周手段の分周比がそれぞ
れ、Ｍ１、Ｍ２、・・・、Ｍｎであるとき、これら周波
数変換手段を第２の接続方法で組み合わせることによ
り、（１−（・・・（１−（１−１／Ｍ１）／Ｍ２）・
・・）／Ｍｎ）の出力が得られるよう動作する、簡素な
構成で高速引き込みを可能とする多段周波数変換手段を
有し、 基準周波数と帰還周波数とを比較する位相比較手段と、
該位相比較手段に接続され低域周波数を通過させるフィ
ルタ手段と、該フィルタ手段に接続された電圧制御発振
手段と、該電圧制御発振手段による発振信号を入力する
前記多段周波数変換手段と、該多段周波数変換手段によ
る出力を分周し前記帰還周波数を形成する分周手段とか
ら成る周波数合成器において、 さらに、Ｍ１、Ｍ２、・・・、Ｍｎの全ての組に対して
計算を行うことで、前記周波数合成器により合成される
全ての周波数の値を算出し、前記Ｍ１、Ｍ２、・・・、
Ｍｎの全ての組の中から所望の周波数に最も近い周波数
の値を与えるＭ１、Ｍ２、・・・、Ｍｎの組を予め記憶
しておく記憶手段と、 前記周波数合成器により合成される前記所望の周波数の
値に応じて、該所望の周波数に最も近い周波数の値を与
えるＭ１、Ｍ２、・・・、Ｍｎの組を前記記憶手段から
前記多段周波数変換手段中のｎ個の分周手段へ読み出す
と共に、前記基準周波数と前記帰還周波数が等しくなる
ように制御する制御手段と、を備えることを特徴とする
周波数合成器。 - 【請求項６】 分周比が変更可能である分周手段とパル
ス除去手段とにより構成され前記分周手段は前記パルス
除去手段の出力信号を入力して分周比Ｍで分周し制御入
力信号として出力し前記パルス除去手段は入力信号と前
記制御入力信号とを入力して前記入力信号の周波数の
（１−１／Ｍ）倍に相当する周波数の出力信号を出力す
る周波数変換手段が、 なるべく多くの周波数の値を与えるために、ｎ個存在
し、各周波数変換手段の中の分周手段の分周比がそれぞ
れ、Ｍ１、Ｍ２、・・・、Ｍｎであるとき、これら周波
数変換手段を第２の接続方法で組み合わせることによ
り、（１−（・・・（１−（１−１／Ｍ１）／Ｍ２）・
・・）／Ｍｎ）の出力が得られるよう動作する、簡素な
構成で高速引き込みを可能とする多段周波数変換手段を
有し、 基準周波数と帰還周波数とを比較する位相比較手段と、
該位相比較手段に接続され低域周波数を通過させるフィ
ルタ手段と、該フィルタ手段に接続された電圧制御発振
手段と、該電圧制御発振手段による発振信号を入力する
前記多段周波数変換手段と、該多段周波数変換手段によ
る出力を分周し前記帰還周波数を形成する分周手段とか
ら成る周波数合成器において、 さらに、Ｍ１、Ｍ２、・・・、Ｍｎの全ての組に対して
計算を行うことで、前記周波数合成器により合成される
全ての周波数の値を算出し、前記Ｍ１、Ｍ２、・・・、
Ｍｎの全ての組の中から所望の周波数に最も近い周波数
の値を与えるＭ１、Ｍ２、・・・、Ｍｎの組を予め記憶
しておく記憶手段と、 前記周波数合成器により合成される前記所望の周波数の
値に応じて、該所望の周波数に最も近い周波数の値を与
えるＭ１、Ｍ２、・・・、Ｍｎの組を前記記憶手段から
前記多段周波数変換手段中のｎ個の分周手段へ読み出す
と共に、前記基準周波数と前記帰還周波数が等しくなる
ように制御する制御手段と、を備えることを特徴とする
周波数合成器。 - 【請求項７】 分周比が変更可能である分周手段とパル
ス付加手段とにより構成され前記分周手段は前記パルス
付加手段の入力信号を入力して分周比Ｌで分周し制御入
力信号として出力し前記パルス付加手段は前記入力信号
と前記制御入力信号とを入力して前記入力信号の周波数
の（１＋１／Ｌ）倍に相当する周波数の出力信号を出力
する周波数変換手段が、 なるべく多くの周波数の値を与えるために、ｉ個存在
し、各周波数変換手段の中の分周手段の分周比がそれぞ
れ、Ｌ１、Ｌ２、・・・、Ｌｉであるとき、これら周波
数変換手段を第２の接続方法で組み合わせることによ
り、（１＋（・・・（１＋（１＋１／Ｌ１）／Ｌ２）・
・・）／Ｌｉ）の出力が得られるよう動作する、簡素な
構成で高速引き込みを可能とする多段周波数変換手段を
有し、 基準周波数と帰還周波数とを比較する位相比較手段と、
該位相比較手段に接続され低域周波数を通過させるフィ
ルタ手段と、該フィルタ手段に接続された電圧制御発振
手段と、該電圧制御発振手段による発振信号を入力する
前記多段周波数変換手段と、該多段周波数変換手段によ
る出力を分周し前記帰還周波数を形成する分周手段とか
ら成る周波数合成器において、 さらに、Ｌ１、Ｌ２、・・・、Ｌｉの全ての組に対して
計算を行うことで、前記周波数合成器により合成される
全ての周波数の値を算出し、前記Ｌ１、Ｌ２、・・・、
Ｌｉの全ての組の中から所望の周波数に最も近い周波数
の値を与えるＬ１、Ｌ２、・・・、Ｌｉの組を予め記憶
しておく記憶手段と、 前記周波数合成器により合成される前記所望の周波数の
値に応じて、該所望の周波数に最も近い周波数の値を与
えるＬ１、Ｌ２、・・・、Ｌｉの組を前記記憶手段から
前記多段周波数変換手段中のｉ個の分周手段へ読み出す
と共に、前記基準周波数と前記帰還周波数が等しくなる
ように制御する制御手段と、を備えることを特徴とする
周波数合成器。 - 【請求項８】 分周比が変更可能である分周手段とパル
ス付加手段とにより構成され前記分周手段は前記パルス
付加手段の出力信号を入力して分周比Ｌで分周し制御入
力信号として出力し前記パルス付加手段は入力信号と前
記制御入力信号とを入力して前記入力信号の周波数の
（１＋１／Ｌ）倍に相当する周波数の出力信号を出力す
る周波数変換手段が、 なるべく多くの周波数の値を与えるために、ｉ個存在
し、各周波数変換手段の中の分周手段の分周比がそれぞ
れ、Ｌ１、Ｌ２、・・・、Ｌｉであるとき、これら周波
数変換手段を第２の接続方法で組み合わせることによ
り、（１＋（・・・（１＋（１＋１／Ｌ１）／Ｌ２）・
・・）／Ｌｉ）の出力が得られるよう動作する、簡素な
構成で高速引き込みを可能とする多段周波数変換手段を
有し、 基準周波数と帰還周波数とを比較する位相比較手段と、
該位相比較手段に接続され低域周波数を通過させるフィ
ルタ手段と、該フィルタ手段に接続された電圧制御発振
手段と、該電圧制御発振手段による発振信号を入力する
前記多段周波数変換手段と、該多段周波数変換手段によ
る出力を分周し前記帰還周波数を形成する分周手段とか
ら成る周波数合成器において、 さらに、Ｌ１、Ｌ２、・・・、Ｌｉの全ての組に対して
計算を行うことで、前記周波数合成器により合成される
全ての周波数の値を算出し、前記Ｌ１、Ｌ２、・・・、
Ｌｉの全ての組の中から前記所望の周波数に最も近い周
波数の値を与えるＬ１、Ｌ２、・・・、Ｌｉの組を予め
記憶しておく記憶手段と、 前記周波数合成器により合成される前記所望の周波数の
値に応じて、該所望の周波数に最も近い周波数の値を与
えるＬ１、Ｌ２、・・・、Ｌｉの組を前記記憶手段から
前記多段周波数変換手段中のｉ個の分周手段へ読み出す
と共に、前記基準周波数と前記帰還周波数が等しくなる
ように制御する制御手段と、を備えることを特徴とする
周波数合成器。 - 【請求項９】 分周比が変更可能である分周手段とパル
ス除去手段とにより構成され前記分周手段は前記パルス
除去手段の入力信号を入力して分周比Ｍで分周し制御入
力信号として出力し前記パルス除去手段は前記入力信号
と前記制御入力信号とを入力して前記入力信号の周波数
の（１−１／Ｍ）倍に相当する周波数の出力信号を出力
する周波数変換手段をｎ個備え、該ｎ個の周波数変換手
段中の分周手段の分周比がそれぞれ、Ｍ１、Ｍ２、・・
・、Ｍｎであるとき、これら周波数変換手段を第１の接
続方法で組み合わせることにより、固定周波数の発振手
段からの入力信号の周波数の（１−１／Ｍ１）（１−１
／Ｍ２）・・・（１−１／Ｍｎ）倍に相当する出力信号
を出力する、簡素な構成で高速引き込みを可能とする多
段周波数変換手段と、 該多段周波数変換手段による出力信号を基準周波数とし
該基準周波数と帰還周波数とを比較する位相比較手段
と、 該位相比較手段に接続され低域周波数を通過させるフィ
ルタ手段と、 該フィルタ手段に接続され電圧に対応した周波数を発生
する電圧制御発振手段と、 該電圧制御発振手段による発振信号を分周し、前記帰還
周波数を形成する分周手段と、 前記Ｍ１、Ｍ２、・・・、Ｍｎの全ての組に対して計算
を行うことで算出された、所望の周波数に最も近い周波
数の値を与えるＭ１、Ｍ２、・・・、Ｍｎの組を予め記
憶しておく記憶手段と、 前記所望の周波数の値に対応するＭ１、Ｍ２、・・・、
Ｍｎの組を前記記憶手段から前記多段周波数変換手段中
のｎ個の分周手段へ読み出すと共に、前記基準周波数と
前記帰還周波数が等しくなるように制御する制御手段
と、を備えることを特徴とする周波数合成器。 - 【請求項１０】 分周比が変更可能である分周手段とパ
ルス除去手段とにより構成され前記分周手段は前記パル
ス除去手段の出力信号を入力して分周比Ｍで分周し制御
入力信号として出力し前記パルス除去手段は入力信号と
前記制御入力信号とを入力して前記入力信号の周波数の
（１−１／Ｍ）倍に相当する周波数の出力信号を出力す
る周波数変換手段をｎ個備え、該ｎ個の周波数変換手段
中の分周手段の分周比がそれぞれ、Ｍ１、Ｍ２、・・
・、Ｍｎであるとき、これら周波数変換手段を第１の接
続方法で組み合わせることにより、固定周波数の発振手
段からの入力信号の周波数の（１−１／Ｍ１）（１−１
／Ｍ２）・・・（１−１／Ｍｎ）倍に相当する出力信号
を出力する、簡素な構成で高速引き込みを可能とする多
段周波数変換手段と、 該多段周波数変換手段による出力信号を基準周波数とし
該基準周波数と帰還周波数とを比較する位相比較手段
と、 該位相比較手段に接続され低域周波数を通過させるフィ
ルタ手段と、 該フィルタ手段に接続され電圧に対応した周波数を発生
する電圧制御発振手段と、 該電圧制御発振手段による発振信号を分周し、前記帰還
周波数を形成する分周手段と、 前記Ｍ１、Ｍ２、・・・、Ｍｎの全ての組に対して計算
を行うことで算出された、所望の周波数に最も近い周波
数の値を与えるＭ１、Ｍ２、・・・、Ｍｎの組を予め記
憶しておく記憶手段と、 前記所望の周波数の値に対応するＭ１、Ｍ２、・・・、
Ｍｎの組を前記記憶手段から前記多段周波数変換手段中
のｎ個の分周手段へ読み出すと共に、前記基準周波数と
前記帰還周波数が等しくなるように制御する制御手段
と、を備えることを特徴とする周波数合成器。 - 【請求項１１】 分周比が変更可能である分周手段とパ
ルス付加手段とにより構成され前記分周手段は前記パル
ス付加手段の入力信号を入力して分周比Ｌで分周し制御
入力信号として出力し前記パルス付加手段は前記入力信
号と前記制御入力信号とを入力して前記入力信号の周波
数の（１＋１／Ｌ）倍に相当する周波数の出力信号を出
力する周波数変換手段をｉ個備え、該ｉ個の周波数変換
手段中の分周手段の分周比がそれぞれ、Ｌ１、Ｌ２、・
・・、Ｌｉであるとき、これら周波数変換手段を第１の
接続方法で組み合わせることにより、固定周波数の発振
手段からの入力信号の周波数の（１＋１／Ｌ１）（１＋
１／Ｌ２）・・・（１＋１／Ｌｉ）倍に相当する出力信
号を出力する、簡素な構成で高速引き込みを可能とする
多段周波数変換手段と、 該多段周波数変換手段による出力信号を基準周波数とし
該基準周波数と帰還周波数とを比較する位相比較手段
と、 該位相比較手段に接続され低域周波数を通過させるフィ
ルタ手段と、 該フィルタ手段に接続され電圧に対応した周波数を発生
する電圧制御発振手段と、 該電圧制御発振手段による発振信号を分周し、前記帰還
周波数を形成する分周手段と、 前記Ｌ１、Ｌ２、・・・、Ｌｉの全ての組に対して計算
を行うことで算出された、所望の周波数に最も近い周波
数の値を与えるＬ１、Ｌ２、・・・、Ｌｉの組を予め記
憶しておく記憶手段と、 前記所望の周波数の値に対応するＬ１、Ｌ２、・・・、
Ｌｉの組を前記記憶手段から前記多段周波数変換手段中
のｉ個の分周手段へ読み出すと共に、前記基準周波数と
前記帰還周波数が等しくなるように制御する制御手段
と、を備えることを特徴とする周波数合成器。 - 【請求項１２】 分周比が変更可能である分周手段とパ
ルス付加手段とにより構成され前記分周手段は前記パル
ス付加手段の出力信号を入力して分周比Ｌで分周し制御
入力信号として出力し前記パルス付加手段は入力信号と
前記制御入力信号とを入力して前記入力信号の周波数の
（１＋１／Ｌ）倍に相当する周波数の出力信号を出力す
る周波数変換手段をｉ個備え、該ｉ個の周波数変換手段
中の分周手段の分周比がそれぞれ、Ｌ１、Ｌ２、・・
・、Ｌｉであるとき、これら周波数変換手段を第１の接
続方法で組み合わせることにより、固定周波数の発振手
段からの入力信号の周波数の（１＋１／Ｌ１）（１＋１
／Ｌ２）・・・（１＋１／Ｌｉ）倍に相当する出力信号
を出力する、簡素な構成で高速引き込みを可能とする多
段周波数変換手段と、 該多段周波数変換手段による出力信号を基準周波数とし
該基準周波数と帰還周波数とを比較する位相比較手段
と、 該位相比較手段に接続され低域周波数を通過させるフィ
ルタ手段と、 該フィルタ手段に接続され電圧に対応した周波数を発生
する電圧制御発振手段と、 該電圧制御発振手段による発振信号を分周し、前記帰還
周波数を形成する分周手段と、 前記Ｌ１、Ｌ２、・・・、Ｌｉの全ての組に対して計算
を行うことで算出された、所望の周波数に最も近い周波
数の値を与えるＬ１、Ｌ２、・・・、Ｌｉの組を予め記
憶しておく記憶手段と、 前記所望の周波数の値に対応するＬ１、Ｌ２、・・・、
Ｌｉの組を前記記憶手段から前記多段周波数変換手段中
のｉ個の分周手段へ読み出すと共に、前記基準周波数と
前記帰還周波数が等しくなるように制御する制御手段
と、を備えることを特徴とする周波数合成器。 - 【請求項１３】 分周比が変更可能である分周手段とパ
ルス除去手段とにより 構成され前記分周手段は前記パル
ス除去手段の入力信号を入力して分周比Ｍで分周し制御
入力信号として出力し前記パルス除去手段は前記入力信
号と前記制御入力信号とを入力して前記入力信号の周波
数の（１−１／Ｍ）倍に相当する周波数の出力信号を出
力する周波数変換手段をｎ個備え、該ｎ個の周波数変換
手段中の分周手段の分周比がそれぞれ、Ｍ１、Ｍ２、・
・・、Ｍｎであるとき、これら周波数変換手段を第２の
接続方法で組み合わせることにより、固定周波数の発振
手段からの入力信号の周波数の（１−（・・・（１−
（１−１／Ｍ１）／Ｍ２）・・・）／Ｍｎ）倍に相当す
る出力信号を出力する、簡素な構成で高速引き込みを可
能とする多段周波数変換手段と、 該多段周波数変換手段による出力信号を基準周波数とし
該基準周波数と帰還周波数とを比較する位相比較手段
と、 該位相比較手段に接続され低域周波数を通過させるフィ
ルタ手段と、 該フィルタ手段に接続され電圧に対応した周波数を発生
する電圧制御発振手段と、 該電圧制御発振手段による発振信号を分周し、前記帰還
周波数を形成する分周手段と、 前記Ｍ１、Ｍ２、・・・、Ｍｎの全ての組に対して計算
を行うことで算出された、所望の周波数に最も近い周波
数の値を与えるＭ１、Ｍ２、・・・、Ｍｎの組を予め記
憶しておく記憶手段と、 前記所望の周波数の値に対応するＭ１、Ｍ２、・・・、
Ｍｎの組を前記記憶手段から前記多段周波数変換手段中
のｎ個の分周手段へ読み出すと共に、前記基準周波数と
前記帰還周波数が等しくなるように制御する制御手段
と、を備えることを特徴とする周波数合成器。 - 【請求項１４】 分周比が変更可能である分周手段とパ
ルス除去手段とにより構成され前記分周手段は前記パル
ス除去手段の出力信号を入力して分周比Ｍで分周し制御
入力信号として出力し前記パルス除去手段は入力信号と
前記制御入力信号とを入力して前記入力信号の周波数の
（１−１／Ｍ）倍に相当する周波数の出力信号を出力す
る周波数変換手段をｎ個備え、該ｎ個の周波数変換手段
中の分周手段の分周比がそれぞれ、Ｍ１、Ｍ２、・・
・、Ｍｎであるとき、これら周波数 変換手段を第２の接
続方法で組み合わせることにより、固定周波数の発振手
段からの入力信号の周波数の（１−（・・・（１−（１
−１／Ｍ１）／Ｍ２）・・・）／Ｍｎ）倍に相当する出
力信号を出力する、簡素な構成で高速引き込みを可能と
する多段周波数変換手段と、 該多段周波数変換手段による出力信号を基準周波数とし
該基準周波数と帰還周波数とを比較する位相比較手段
と、 該位相比較手段に接続され低域周波数を通過させるフィ
ルタ手段と、 該フィルタ手段に接続され電圧に対応した周波数を発生
する電圧制御発振手段と、 該電圧制御発振手段による発振信号を分周し、前記帰還
周波数を形成する分周手段と、 前記Ｍ１、Ｍ２、・・・、Ｍｎの全ての組に対して計算
を行うことで算出された、所望の周波数に最も近い周波
数の値を与えるＭ１、Ｍ２、・・・、Ｍｎの組を予め記
憶しておく記憶手段と、 前記所望の周波数の値に対応するＭ１、Ｍ２、・・・、
Ｍｎの組を前記記憶手段から前記多段周波数変換手段中
のｎ個の分周手段へ読み出すと共に、前記基準周波数と
前記帰還周波数が等しくなるように制御する制御手段
と、を備えることを特徴とする周波数合成器。 - 【請求項１５】 分周比が変更可能である分周手段とパ
ルス付加手段とにより構成され前記分周手段は前記パル
ス付加手段の入力信号を入力して分周比Ｌで分周し制御
入力信号として出力し前記パルス付加手段は前記入力信
号と前記制御入力信号とを入力して前記入力信号の周波
数の（１＋１／Ｌ）倍に相当する周波数の出力信号を出
力する周波数変換手段をｉ個備え、該ｉ個の周波数変換
手段中の分周手段の分周比がそれぞれ、Ｌ１、Ｌ２、・
・・、Ｌｉであるとき、これら周波数変換手段を第２の
接続方法で組み合わせることにより、固定周波数の発振
手段からの入力信号の周波数の（１＋（・・・（１＋
（１＋１／Ｌ１）／Ｌ２）・・・）／Ｌｉ）倍に相当す
る出力信号を出力する、簡素な構成で高速引き込みを可
能とする多段周波数変換手段と、 該多段周波数変換手段による出力信号を基準周波数とし
該基準周波数と帰還周 波数とを比較する位相比較手段
と、 該位相比較手段に接続され低域周波数を通過させるフィ
ルタ手段と、 該フィルタ手段に接続され電圧に対応した周波数を発生
する電圧制御発振手段と、 該電圧制御発振手段による発振信号を分周し、前記帰還
周波数を形成する分周手段と、 前記Ｌ１、Ｌ２、・・・、Ｌｉの全ての組に対して計算
を行うことで算出された、所望の周波数に最も近い周波
数の値を与えるＬ１、Ｌ２、・・・、Ｌｉの組を予め記
憶しておく記憶手段と、 前記所望の周波数の値に対応するＬ１、Ｌ２、・・・、
Ｌｉの組を前記記憶手段から前記多段周波数変換手段中
のｉ個の分周手段へ読み出すと共に、前記基準周波数と
前記帰還周波数が等しくなるように制御する制御手段
と、を備えることを特徴とする周波数合成器。 - 【請求項１６】 分周比が変更可能である分周手段とパ
ルス付加手段とにより構成され前記分周手段は前記パル
ス付加手段の出力信号を入力して分周比Ｌで分周し制御
入力信号として出力し前記パルス付加手段は入力信号と
前記制御入力信号とを入力して前記入力信号の周波数の
（１＋１／Ｌ）倍に相当する周波数の出力信号を出力す
る周波数変換手段をｉ個備え、該ｉ個の周波数変換手段
中の分周手段の分周比がそれぞれ、Ｌ１、Ｌ２、・・
・、Ｌｉであるとき、これら周波数変換手段を第２の接
続方法で組み合わせることにより、固定周波数の発振手
段からの入力信号の周波数の（１＋（・・・（１＋（１
＋１／Ｌ１）／Ｌ２）・・・）／Ｌｉ）倍に相当する出
力信号を出力する、簡素な構成で高速引き込みを可能と
する多段周波数変換手段と、 該多段周波数変換手段による出力信号を基準周波数とし
該基準周波数と帰還周波数とを比較する位相比較手段
と、 該位相比較手段に接続され低域周波数を通過させるフィ
ルタ手段と、 該フィルタ手段に接続され電圧に対応した周波数を発生
する電圧制御発振手段と、 該電圧制御発振手段による発振信号を分周し、前記帰還
周波数を形成する分周 手段と、 前記Ｌ１、Ｌ２、・・・、Ｌｉの全ての組に対して計算
を行うことで算出された、所望の周波数に最も近い周波
数の値を与えるＬ１、Ｌ２、・・・、Ｌｉの組を予め記
憶しておく記憶手段と、 前記所望の周波数の値に対応するＬ１、Ｌ２、・・・、
Ｌｉの組を前記記憶手段から前記多段周波数変換手段中
のｉ個の分周手段へ読み出すと共に、前記基準周波数と
前記帰還周波数が等しくなるように制御する制御手段
と、を備えることを特徴とする周波数合成器。 - 【請求項１７】 前記電圧制御発振手段と前記多段周波
数変換手段の間に分周手段を設置し、該分周手段のある
分周比によって前記電圧制御発振手段の出力信号の周波
数を低くし、該周波数を低くした出力信号を前記多段周
波数変換手段の入力とすることを特徴とする請求項１〜
８のいずれか１つに記載の周波数合成器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26517892A JP3425976B2 (ja) | 1991-10-17 | 1992-10-02 | 周波数変換回路 |
| EP19920921477 EP0563400A1 (en) | 1991-10-17 | 1992-10-16 | Frequency converter, multistage frequency converter, and frequency synthesizer using them |
| PCT/JP1992/001349 WO1993008645A1 (en) | 1991-10-17 | 1992-10-16 | Frequency converter, multistage frequency converter, and frequency synthesizer using them |
| US08/482,797 US5578968A (en) | 1991-10-17 | 1995-06-07 | Frequency converter, multistage frequency converter and frequency synthesizer utilizing them |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26978491 | 1991-10-17 | ||
| JP3-269784 | 1991-10-17 | ||
| JP4-237532 | 1992-09-07 | ||
| JP23753292 | 1992-09-07 | ||
| JP26517892A JP3425976B2 (ja) | 1991-10-17 | 1992-10-02 | 周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132820A JPH06132820A (ja) | 1994-05-13 |
| JP3425976B2 true JP3425976B2 (ja) | 2003-07-14 |
Family
ID=27332484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26517892A Expired - Fee Related JP3425976B2 (ja) | 1991-10-17 | 1992-10-02 | 周波数変換回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5578968A (ja) |
| EP (1) | EP0563400A1 (ja) |
| JP (1) | JP3425976B2 (ja) |
| WO (1) | WO1993008645A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2301499B (en) * | 1994-01-24 | 1998-08-05 | Baldwin Douglas Robert | Adjustable frequency synthesizer |
| GB2339352B (en) * | 1998-06-30 | 2002-02-06 | Lsi Logic Corp | Testing analog to digital converters |
| JP2001230660A (ja) * | 2000-02-17 | 2001-08-24 | Matsushita Electric Ind Co Ltd | クロック信号発生装置およびそれを用いた通信装置 |
| EP1193879A1 (fr) | 2000-09-29 | 2002-04-03 | Koninklijke Philips Electronics N.V. | Synthétiseur de fréquences à faible bruit et à réponse rapide, et procédé de synthèse de fréquences correspondant |
| WO2002027914A2 (en) | 2000-09-29 | 2002-04-04 | Broadcom Corporation | Multi-frequency band controlled oscillator |
| DE60125299T2 (de) | 2000-09-29 | 2007-10-04 | Koninklijke Philips Electronics N.V. | Frequenzsynthesizer und Verfahren zur Frequenzsynthese mit geringem Rauschen |
| US7242229B1 (en) | 2001-05-06 | 2007-07-10 | Altera Corporation | Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode |
| US20050282170A1 (en) | 2003-02-07 | 2005-12-22 | Diagnocure Inc. | Method to detect prostate cancer in a sample |
| US8132041B2 (en) * | 2007-12-20 | 2012-03-06 | Qualcomm Incorporated | Method and apparatus for generating or utilizing one or more cycle-swallowed clock signals |
| JP2012129643A (ja) * | 2010-12-13 | 2012-07-05 | Nippon Telegr & Teleph Corp <Ntt> | クロック周波数制御回路及びクロック周波数制御方法 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3605025A (en) * | 1969-06-30 | 1971-09-14 | Sperry Rand Corp | Fractional output frequency-dividing apparatus |
| US3808347A (en) * | 1971-06-01 | 1974-04-30 | Itt | Electronic music tone generator with pulse generator and frequency dividers |
| FR2176191A5 (ja) * | 1972-03-13 | 1973-10-26 | Alsthom Cgee | |
| US3872397A (en) * | 1973-11-07 | 1975-03-18 | King Radio Corp | Method and apparatus for decreasing channel spacing in digital frequency synthesizers |
| DE2400394C3 (de) * | 1974-01-05 | 1981-09-03 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zur digitalen Frequenzteilung |
| JPS51416A (ja) * | 1974-06-21 | 1976-01-06 | Ricoh Kk | Seipponhoho |
| US3928813A (en) * | 1974-09-26 | 1975-12-23 | Hewlett Packard Co | Device for synthesizing frequencies which are rational multiples of a fundamental frequency |
| JPS5935556B2 (ja) * | 1977-06-01 | 1984-08-29 | 株式会社富士通ゼネラル | モ−タ駆動回路 |
| JPS55664A (en) * | 1978-06-19 | 1980-01-07 | Toshiba Corp | Frequency synthesizer |
| JPS55121539A (en) * | 1979-03-12 | 1980-09-18 | Mitsubishi Electric Corp | Generation system for digit assignment signal for display |
| JPS5935556A (ja) * | 1982-08-24 | 1984-02-27 | Matsushita Electric Ind Co Ltd | ブラシレスモ−タ |
| US4471170A (en) * | 1983-02-24 | 1984-09-11 | Motorola, Inc. | Non-integer programmable counter |
| US4573176A (en) * | 1983-11-18 | 1986-02-25 | Rca Corporation | Fractional frequency divider |
| JPS60172807A (ja) * | 1984-02-13 | 1985-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 分周回路 |
| JPS60172808A (ja) * | 1984-02-13 | 1985-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 分周回路 |
| JPS63290409A (ja) * | 1987-05-22 | 1988-11-28 | Mitsubishi Electric Corp | 分周回路 |
| JPH01120910A (ja) * | 1987-11-04 | 1989-05-12 | Mitsubishi Electric Corp | 分周回路 |
| JPH01238220A (ja) * | 1988-03-18 | 1989-09-22 | Fujitsu Ltd | 可変分周回路 |
| AU617455B2 (en) * | 1988-05-06 | 1991-11-28 | Alcatel N.V. | A digital frequency synthesizer |
| JP2723545B2 (ja) * | 1988-08-03 | 1998-03-09 | 松下電器産業株式会社 | 分周装置とキャプスタンサーボ装置 |
| JPH0793570B2 (ja) * | 1988-10-07 | 1995-10-09 | 松下電器産業株式会社 | キャプスタンサーボ装置 |
| JPH02224558A (ja) * | 1989-02-27 | 1990-09-06 | Seiko Instr Inc | Ｄｔｍｆ発生回路 |
| JPH02271717A (ja) * | 1989-04-12 | 1990-11-06 | Toshiba Corp | 非整数の分周比を形成する分周回路 |
| JPH02305022A (ja) * | 1989-05-18 | 1990-12-18 | Mitsubishi Electric Corp | 分周回路 |
| JPH03131120A (ja) * | 1989-10-16 | 1991-06-04 | Kyocera Corp | 非整数分周装置 |
| JPH03206721A (ja) * | 1990-01-08 | 1991-09-10 | Fujitsu Ltd | 非整数分周回路 |
| JPH03224322A (ja) * | 1990-01-29 | 1991-10-03 | Toshiba Corp | 選局回路 |
-
1992
- 1992-10-02 JP JP26517892A patent/JP3425976B2/ja not_active Expired - Fee Related
- 1992-10-16 WO PCT/JP1992/001349 patent/WO1993008645A1/ja not_active Application Discontinuation
- 1992-10-16 EP EP19920921477 patent/EP0563400A1/en not_active Withdrawn
-
1995
- 1995-06-07 US US08/482,797 patent/US5578968A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06132820A (ja) | 1994-05-13 |
| WO1993008645A1 (en) | 1993-04-29 |
| EP0563400A1 (en) | 1993-10-06 |
| EP0563400A4 (ja) | 1994-03-16 |
| US5578968A (en) | 1996-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5694089A (en) | Fast frequency switching synthesizer | |
| US8305115B2 (en) | Elimination of fractional N boundary spurs in a signal synthesizer | |
| US7088155B2 (en) | Clock generating circuit | |
| CN1134109C (zh) | 锁相环频率合成器 | |
| JP3425976B2 (ja) | 周波数変換回路 | |
| JPH042218A (ja) | Ｐｌｌ周波数シンセサイザ | |
| US5315623A (en) | Dual mode phase-locked loop | |
| US7084709B1 (en) | Hybrid analog/digital phase lock loop frequency synthesizer | |
| JP2007189455A (ja) | 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ | |
| US5731743A (en) | Frequency synthesizer having phase error feedback for waveform selection | |
| US10218367B2 (en) | Frequency synthesizing device and automatic calibration method thereof | |
| US7583773B2 (en) | Frequency synthesizing device with automatic calibration | |
| US4086544A (en) | Frequency synthesizer using phase locked loops | |
| EP0566274A1 (en) | Frequency synthesizer using phase-locked loop | |
| US5019790A (en) | Method for eliminating subharmonic false locking in sampler and frequency multiplier based source locking systems | |
| JP2877185B2 (ja) | クロック発生器 | |
| US6486741B2 (en) | Precise phase comparison even with fractional frequency division ratio | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JP2001186019A (ja) | 位相ロックループにおけるｉｆ変化を制限するシステム | |
| JP2892886B2 (ja) | 周波数シンセサイザ | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| KR100738334B1 (ko) | 가변 밴드폭을 출력시키기 위한 루프 필터 및 그를 이용한위상 동기 루프 주파수 합성기 | |
| JP2002118462A (ja) | Ｐｌｌ周波数シンセサイザ、ｐｌｌ周波数合成方法、媒体、および情報集合体 | |
| CN115473529A (zh) | 一种锁相环及锁相环的控制方法 | |
| JPH02137518A (ja) | Ｖｃｏ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010417 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080509 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |