JPH02305022A - 分周回路 - Google Patents

分周回路

Info

Publication number
JPH02305022A
JPH02305022A JP12521789A JP12521789A JPH02305022A JP H02305022 A JPH02305022 A JP H02305022A JP 12521789 A JP12521789 A JP 12521789A JP 12521789 A JP12521789 A JP 12521789A JP H02305022 A JPH02305022 A JP H02305022A
Authority
JP
Japan
Prior art keywords
output
flip
flop
clock
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12521789A
Other languages
English (en)
Inventor
Shitoyuki Motojima
本島 史門之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12521789A priority Critical patent/JPH02305022A/ja
Publication of JPH02305022A publication Critical patent/JPH02305022A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、入力クロックの周波数を所定の分周比に分
周する分周回路に関し、更に詳しくは非整数の分周比を
設定し得る分周回路に関するものである。
〔従来の技術〕
第3図は例えば特公昭63−33737号公報に示され
た従来の非整数分周回路であり、−例として7.5対1
の分周比をもつ分周回路を示す。図においてfinは分
周すべき入力クロック、f outは分周出力、(1)
〜(3)は縦続接続したリセット端子付フリップフロッ
プ、fKlは初段のフリップフロップ(1)への入力信
号、(4)はフリップフロップ(1)〜(3)の出力が
所定の状態になったことを知るNORゲート、(5)は
NORゲート(4)の出力を入力してフリップフロップ
(1)〜(3)を初期状態にするリセット信号を発生す
るDフリップフロップ、(6)はDフリップフロップ(
5)からのリセット信号が入力される毎に出力が反転す
るフリツブフロップ、(7)は入力クロックfinとフ
リップフロップ(6)の出力を入力としたEXORゲー
ト、(8)はインバータである。なお、フリップフロッ
プ(1)〜(3) 、 (5) 、 (8)においてT
あるいはCはクロック入力、Rはリセット入力、Dはデ
ータ入力である。また出力はQ1〜Qs、 Qs、 Q
aでありQ、〜Qs、 QsはそれぞれQ1〜Q3. 
Qaのレベルを反転した出力である。フリップフロップ
(1)〜(3) 、 (6)の出力はクロック入力の立
下りで反転する。またフリップフロップ(5)はクロッ
ク入力Cの立下りでデータ入力りのレベルを出力する。
次に動作について説明する。第4図は第3図の各部の波
形のタイミング図である。
第4図においてタイミングtaを初期状態とすると、タ
イミングtbの状態でNORゲート(4)の出力が“H
”となるためタイミングtcの時Dフリップフロップ(
5)の出力むが“L”となる。この時フリップフロップ
(1)〜(3)にリセットがかかり出力Q l−Q 3
は初期状態と同じになる。また同時にフリップフロップ
(6)の出力q6が”H”となるため入力fXlは入力
クロックfinを反転したものとなるためタイミングt
cからタイミングtdまでのフリップフロップ(1)〜
(3)の出力Q1〜q3はタイミングtaからタイミン
グtbの間と同じになる。すなわち、分周回路全体は入
力クロックflnの15周期を1周期として動作するが
入力fXlを入力クロックflnの7.5周期毎に位相
反転させることにより、入力クロックfinの周波数に
対して7.5対1の出力f。utが得られる。
〔発明が解決しようとする課題〕
従来の分周回路は以上の構成のもとに非整数分周を行な
っているので、縦続接続したフリップフロップに周期毎
にリセット信号を加えなければならず、リセット信号を
発生する回路および、リセット入力付きのフリップフロ
ップを必要とし、構成が複雑で回路規模が増大するなど
の問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、より簡単な構成で非整数分周を行える分周回
路を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る分周回路は、入力クロックを分周するこ
とにより整数倍の分周出力を発生する整数分周回路と、
前記、整数分周回路の分周出力が入力される毎に出力を
反転させる反転用フリップフロップと、前記反転用フリ
ップフロップの出力と分周すべきクロック信号を入力と
し前記反転用フリップフロップの出力の論理レベルが所
定のレベルの時、前記分周すべきクロック信号の位相を
反転させて出力し、前記反転用フリップフロップの出力
の論理レベルが前記所定のレベルとは反対のレベルの時
、前記分周すべきクロック信号の位相を反転させないで
出力する反転制御回路とを有し、前記反転制御回路の出
力が前記整数分周回路の所定の入力クロック端子に接続
され、前記整数分周回路の出力端子から所定の分周比の
分周出力を出力するように構成したものである。
(作用) この発明は、反転制御部が分周すべきクロック信号と共
に、反転用フリップフロップより所定の論理レベルの出
力を入力した際、第1売口のクロック信号を通常のクロ
ック信号の掻パルス幅で反転出力し、その後連続して入
力されてくるクロック信号を分周出力を得るまでの数反
転させながら整数分周回路へ出力することで、%パルス
幅のクロック信号を含む分周数分のクロック信号が整数
分周回路へ出力され非整数分周出力が得られる。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図は分周比が7.5対1の分周回路である。図において
、flnは分周すべき入力クロック、f outは分周
出力、(9)〜(11)は縦続接続したフリップフロッ
プ、fX2は初段のフリップフロップ(9)への入力信
号、(6)はフリップフロップ(11)からの出力信号
が入力される毎に出力が反転するフリップフロップ、(
7)は入力クロックflnとフリップフロップ(6)の
出力を入力としたEXORゲートである。なお、フリッ
プフロップ(9)〜(11)で初段フリップフロップ(
9)に入力されるクロックを8分周して出力する整数分
周回路を構成している。また、フリップフロップ(6)
(9)〜(11)においてTはクロック入力、Qa、Q
e〜Q1□は出力である。
またフリップフロップ(6) 、 (9)〜(11)の
出力はクロック入力の立下りで反転する。
次に動作について第2図の波形タイミング図に基づいて
説明する。第2図は第を図の各部の波形のタイミング図
である。
第2図において、タイミングteをフリップフロップ(
9)〜(11)の出力Q9〜Q++が全て“H“どなる
点とする。タイミングteの次の入力クロックfinの
立下り点のタイミングtfでフリップフロップ(11)
の出力q目(f6ut)が”L”となる、このときフリ
ップフロップ(6)の出力が“L”から“H”となり、
タイミングtfから入力fK2は入力クロックflnと
反転したものとなる。タイミングtfから入力クロック
finの0.5クロツク後のタイミングtgに、フリッ
プフロップ(9)の出力q、は“L“から“H”に変化
する。すなわち、Q6出力(7)”H” とクロックt
f(7)H″と77) EXORをEXORゲート(9
)でとると、fX2はL“となるが、finが即座にL
″′となるためH″に立ち上がり、次のクロックtgが
入力されるまでの間、0.5−クロックパルス周期の間
fX2は“H″となる。そしてtg以降7つのクロック
を反転出力する。したがってタイミングteから入力ク
ロックfinに換算して(8−0,5)クロック後のタ
イミングthでフリップフロップ(9)〜(11)の出
力Q9〜Q++が全て“H”となり、次のクロック入力
finの立上りで出力Q9〜Q++は“L”となる。そ
の結果、非整数の7.5クロツクで分周出力f。utが
出力される。
また、フリップフロップ(6)の出力Q6が“L”とな
るため、タイミングtlから入力fつ、はクロック入力
finと同位相となる。よって、タイミングtiからタ
イミングtjまでのフリップフロップ(9)〜(11)
の出力Q9〜Q++は、タイミングtfからタイミング
tiの間と同じになる。こうして、第2図のf out
のごとく入力クロックflnの周波数に対して7.5対
1の出力が得られる。
なお、上記実施例では、8分周回路をT形フリップフロ
ップ回路(9)〜(lりを用いて構成したが、他のフリ
ップフロップ回路で構成してもよい。
(発明の効果) 以上のようにこの発明によれば、整数分周回路、フリッ
プフロップ、及びEXORゲートのみという非常に簡易
な回路構成で非整数分周回路を構成できるので、回路実
装密度が一段と向上する効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例である7、5分の1の分周
回路図、第2図は第1図の各部の波形のタイミング図、
第3図は従来の7.5分の1の分周回路図、第4図は第
3図の各部の波形のタイミング図である。 (6) 、 (9) 、 (10)は整数分周回路を構
成するフリップフロップ、(11)は反転用のフリップ
フロップ、(7)はEXORゲート。 なお、図中同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 入力クロックを分周することにより整数倍の分周出力を
    発生する整数分周回路と、前記整数分周回路の分周出力
    が入力される毎に出力を反転させる反転用フリップフロ
    ップと、前記反転用フリップフロップの出力と分周すべ
    きクロック信号を入力とし前記反転用フリップフロップ
    の出力の論理レベルが所定のレベルの時、前記分周すべ
    きクロック信号の位相を反転させて出力し、前記反転用
    フリップフロップの出力の論理レベルが前記所定のレベ
    ルとは反対のレベルの時、前記分周すべきクロック信号
    の位相を反転させないで出力する反転制御回路とを有し
    、前記反転制御回路の出力が前記整数分周回路の所定の
    入力クロック端子に接続され、前記整数分周回路の出力
    端子から所定の分周比の分周出力を出力する構成である
    ことを特徴とする分周回路。
JP12521789A 1989-05-18 1989-05-18 分周回路 Pending JPH02305022A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12521789A JPH02305022A (ja) 1989-05-18 1989-05-18 分周回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12521789A JPH02305022A (ja) 1989-05-18 1989-05-18 分周回路

Publications (1)

Publication Number Publication Date
JPH02305022A true JPH02305022A (ja) 1990-12-18

Family

ID=14904763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12521789A Pending JPH02305022A (ja) 1989-05-18 1989-05-18 分周回路

Country Status (1)

Country Link
JP (1) JPH02305022A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578968A (en) * 1991-10-17 1996-11-26 Shinsaku Mori Frequency converter, multistage frequency converter and frequency synthesizer utilizing them

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578968A (en) * 1991-10-17 1996-11-26 Shinsaku Mori Frequency converter, multistage frequency converter and frequency synthesizer utilizing them

Similar Documents

Publication Publication Date Title
US3992635A (en) N scale counter
JPH02305022A (ja) 分周回路
JP2997787B2 (ja) 駆動回路
JPS62111522A (ja) デイジタル回路
JP2984429B2 (ja) 半導体集積回路
JPS63283316A (ja) カウンタ回路
JPH06188698A (ja) 遅延回路およびこの遅延回路を用いた波形整形回路
JP2543108B2 (ja) 同期パルス発生装置
JPH0879029A (ja) 4相クロツクパルス発生回路
JPS6333737B2 (ja)
JPH0454726A (ja) 1/n分周器回路
JP2547723B2 (ja) 分周回路
JP2524495B2 (ja) カウンタ回路
JP2754005B2 (ja) 多相パルス発生回路
JPS5816279B2 (ja) シユウセキカイロ
JPH03171820A (ja) 2n―1分周回路
JP2841360B2 (ja) タイミング・ジエネレータ
JPH07109983B2 (ja) パルス遅延回路
JP3427939B2 (ja) 遅延回路
JPH0884069A (ja) 可変分周器
JPH0277914A (ja) 多相クロック発生回路
JPS62227220A (ja) 分周回路
JPH054052U (ja) Ic試験装置の波形制御回路
JPS6160456B2 (ja)
JPS6346813A (ja) タイミング・ジエネレ−タ回路