JPH03131120A - 非整数分周装置 - Google Patents
非整数分周装置Info
- Publication number
- JPH03131120A JPH03131120A JP26938489A JP26938489A JPH03131120A JP H03131120 A JPH03131120 A JP H03131120A JP 26938489 A JP26938489 A JP 26938489A JP 26938489 A JP26938489 A JP 26938489A JP H03131120 A JPH03131120 A JP H03131120A
- Authority
- JP
- Japan
- Prior art keywords
- integer
- circuit
- integer frequency
- clock
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は通常のカウンター等による分周回路（整数分周
回路）にクロックの位相反転２間引き等を行なう回路を
付加することにより疑似的に非整数分周を得る非整数分
周装置に関するものである。
回路）にクロックの位相反転２間引き等を行なう回路を
付加することにより疑似的に非整数分周を得る非整数分
周装置に関するものである。
〔従来技術及び発明が解決しようとする課題〕一般に使
用されている分周回路は、整数分周しかできない。従っ
て、多くの種類のクロックを必要とするような回路、整
数分周回路を用いて構成した場合、それ源振として全て
のクロック周波数の最小公倍数の周波数を用意するか、
或いは複数の源振を用意しなければならない。
用されている分周回路は、整数分周しかできない。従っ
て、多くの種類のクロックを必要とするような回路、整
数分周回路を用いて構成した場合、それ源振として全て
のクロック周波数の最小公倍数の周波数を用意するか、
或いは複数の源振を用意しなければならない。
例えば、１２ＭＨｚ 、９ＭＨｚ 、８ＭＨｚの周波数
を得る場合、源振として７２ＭＨｚを用意する必要があ
る（ １２ＭＨｚ＝７２ＭＨｚ÷６，９Ｍ、Ｈｚ −７
２ＭＨｚ÷８．８ＭＨｚ＝７２Ｍ）ｔｚ÷９）。又は、
２４ＭＨｚと９ Ｍ Ｈｚの源振を用意する必要がある
。
を得る場合、源振として７２ＭＨｚを用意する必要があ
る（ １２ＭＨｚ＝７２ＭＨｚ÷６，９Ｍ、Ｈｚ −７
２ＭＨｚ÷８．８ＭＨｚ＝７２Ｍ）ｔｚ÷９）。又は、
２４ＭＨｚと９ Ｍ Ｈｚの源振を用意する必要がある
。
しかしながら、源振の周波数が高いと誤動作や放射電磁
波が問題となる。また、複数の源振を用意するとコスト
高になるという問題がある。
波が問題となる。また、複数の源振を用意するとコスト
高になるという問題がある。
本発明は上述の点に鑑みてなされたもので、上記問題点
を除去し、−殻内な整数分周回路を利用して、少ない付
加回路で任意の非整数倍分周を行なうことができる非整
数分周装置を提供することを目的とする。
を除去し、−殻内な整数分周回路を利用して、少ない付
加回路で任意の非整数倍分周を行なうことができる非整
数分周装置を提供することを目的とする。
上記課題を解決するため本発明は非整数分周装置を、入
力されるクロックを整数分周する整数分周回路と、該整
数分周回路の動作の基準となる信号と入力されるクロッ
クを基に非整数化のためのクロック操作信号を発生する
非整数化制御回路と、該非整数化制御回路からのクロッ
ク操作信号を基に入力されるクロックを操作し前記整数
分周回路へ与えるクロックの操作を行なうクロック操作
回路で構成することを特徴とする。
力されるクロックを整数分周する整数分周回路と、該整
数分周回路の動作の基準となる信号と入力されるクロッ
クを基に非整数化のためのクロック操作信号を発生する
非整数化制御回路と、該非整数化制御回路からのクロッ
ク操作信号を基に入力されるクロックを操作し前記整数
分周回路へ与えるクロックの操作を行なうクロック操作
回路で構成することを特徴とする。
上記の如く非整数分周装置を構成することにより、整数
分周回路の分周比にクロック操作による非整数分周を加
えることにより、全体として疑似的に任意の非整数分周
を得ることができる。ここで、Ｎ１！：整数分周回路１
１の分周比、ｎをクロック操作による分周比の変化量、
Ｃを非整数化制御回路で発生させるクロック操作信号に
よるクロック操作の頻度とすると、非整数分周装置の分
周比は、Ｎ＋ＣＸｎとなる。
分周回路の分周比にクロック操作による非整数分周を加
えることにより、全体として疑似的に任意の非整数分周
を得ることができる。ここで、Ｎ１！：整数分周回路１
１の分周比、ｎをクロック操作による分周比の変化量、
Ｃを非整数化制御回路で発生させるクロック操作信号に
よるクロック操作の頻度とすると、非整数分周装置の分
周比は、Ｎ＋ＣＸｎとなる。
以下、本発明の実施例を図面に基づいて説明する。
第１図は本発明の非整数分周装置のシステム構成を示す
ブロック図である。図示するように、非整数分周装置は
、一般の整数分周回路１１と、非整数化制御回路１２と
、クロック操作回路１３とで構成される。
ブロック図である。図示するように、非整数分周装置は
、一般の整数分周回路１１と、非整数化制御回路１２と
、クロック操作回路１３とで構成される。
非整数化制御回路１２は、整数分周回路１１からのＣＡ
ＲＲＹ等の基準となる信号をクロックＣＬＫを基準に非
整数化に必要なりロック操作信号を作成し、クロック操
作回路１３に出力する回路である。また、クロック操作
回路１３は非整数化制御回路１２からのクロック操作信
号を基に前記整数分周回路１１へ与えるクロックの位相
の反転、パルスの間引き等を行なう回路である。
ＲＲＹ等の基準となる信号をクロックＣＬＫを基準に非
整数化に必要なりロック操作信号を作成し、クロック操
作回路１３に出力する回路である。また、クロック操作
回路１３は非整数化制御回路１２からのクロック操作信
号を基に前記整数分周回路１１へ与えるクロックの位相
の反転、パルスの間引き等を行なう回路である。
上記非整数分周装置の原理は、整数分周回路１１の分周
比にクロック操作による非整数分周を加えることにより
、全体として疑似的に任意の非整数分周を行なうもので
ある。ここで、Ｎを整数分周回路１１の分周比、ｎをク
ロック操作による分周比の変化量（クロックパルスの追
加、削除の場合はｎ＝±１、クロックパルスの位相反転
の場合はｎ＝±０．５）、Ｃを非整数化制御回路１２で
発生させるクロック操作信号Ｃ８によるクロック操作の
頻度とすると、非整数分周装置の分周比は、 Ｎ＋ＣＸｎ となる。
比にクロック操作による非整数分周を加えることにより
、全体として疑似的に任意の非整数分周を行なうもので
ある。ここで、Ｎを整数分周回路１１の分周比、ｎをク
ロック操作による分周比の変化量（クロックパルスの追
加、削除の場合はｎ＝±１、クロックパルスの位相反転
の場合はｎ＝±０．５）、Ｃを非整数化制御回路１２で
発生させるクロック操作信号Ｃ８によるクロック操作の
頻度とすると、非整数分周装置の分周比は、 Ｎ＋ＣＸｎ となる。
第２図は本発明の非整数分周装置を示す回路構成を示す
回路図である。図示するように、整数分周回路１１は２
個のフリップフロップ１１−１゜１１−２から構成され
る４分周ジョンソンカウンターとＡＮＤゲート回路１１
−３で構成される。
回路図である。図示するように、整数分周回路１１は２
個のフリップフロップ１１−１゜１１−２から構成され
る４分周ジョンソンカウンターとＡＮＤゲート回路１１
−３で構成される。
また、非整数化制御回路１２はフリップフロップ１２−
１とＮＡＮＤゲート回路１２−２とインバータ１２−３
とフリップフロップ１２−４で構成される。また、クロ
ック操作回路１３はインバータ１２−１．１３−２とＮ
ＡＮＤゲート回路１３−３．１３−４．１３−５．１３
−６で構成される。第３図は上記回路構成の非整数分周
装置の入出力信号及び各部の信号、即ち、ＣＬＫ入力、
ＣＬＫ出力、ＣＡＲＲＹ、ＣＬＫ２、信号Ａ５クロック
操作信号Ｃ８及びＣＬＫＩの波形を示す図である。本非
整数分周装置では整数分周回路１１として４分周のジョ
ンソンカウンターを用い、クロック操作回路１３では位
相反転による１／２クロツクを引きイ申ばしをおこなっ
ている。また、非整数化制御回路１２は整数分周回路１
１からのＣＡＲＲＹ信号が出力される毎にクロック操作
信号Ｃ８により位相を反転させている。従って、整数分
周回路１１の分周比Ｎ＝４、クロック操作により分周比
の変化量ｎ＝＋０．５、非整数化制御回路１２で発生さ
せるクロック操作信号Ｃ８によるクロック操作の頻度Ｃ
＝１であるから、本非整数分周装置の分周比は、 Ｎ＋ＣＸｎ＝４＋ＩＸ０．５＝４．５ となる。
１とＮＡＮＤゲート回路１２−２とインバータ１２−３
とフリップフロップ１２−４で構成される。また、クロ
ック操作回路１３はインバータ１２−１．１３−２とＮ
ＡＮＤゲート回路１３−３．１３−４．１３−５．１３
−６で構成される。第３図は上記回路構成の非整数分周
装置の入出力信号及び各部の信号、即ち、ＣＬＫ入力、
ＣＬＫ出力、ＣＡＲＲＹ、ＣＬＫ２、信号Ａ５クロック
操作信号Ｃ８及びＣＬＫＩの波形を示す図である。本非
整数分周装置では整数分周回路１１として４分周のジョ
ンソンカウンターを用い、クロック操作回路１３では位
相反転による１／２クロツクを引きイ申ばしをおこなっ
ている。また、非整数化制御回路１２は整数分周回路１
１からのＣＡＲＲＹ信号が出力される毎にクロック操作
信号Ｃ８により位相を反転させている。従って、整数分
周回路１１の分周比Ｎ＝４、クロック操作により分周比
の変化量ｎ＝＋０．５、非整数化制御回路１２で発生さ
せるクロック操作信号Ｃ８によるクロック操作の頻度Ｃ
＝１であるから、本非整数分周装置の分周比は、 Ｎ＋ＣＸｎ＝４＋ＩＸ０．５＝４．５ となる。
第４図は本発明の非整数分周装置を示す回路構成を示す
回路図である。図示するように、整数分周回路１１は１
６分周カウンターで構成される。
回路図である。図示するように、整数分周回路１１は１
６分周カウンターで構成される。
また、非整数化制御回路１．２はインバータ１２−１１
と、ＮＡＮＤゲート回路１２−１２と、２個のフリップ
フロップ１２−１３．１２−１４で構成される。また、
クロック操作回路１３はインバータ１３−１１．１３−
１２とＮＡＮＤゲート１３−１３．１３−１４．１３−
１５で構成される。第５図は上記回路構成の非整数分周
装置の入出力信号及び各部の信号、即ち、ＣＬＫ入力、
ＣＡＲＲＹ、信号Ｂ１クロック操作信号Ｃ８及びＣＬＫ
の波形を示す図である。
と、ＮＡＮＤゲート回路１２−１２と、２個のフリップ
フロップ１２−１３．１２−１４で構成される。また、
クロック操作回路１３はインバータ１３−１１．１３−
１２とＮＡＮＤゲート１３−１３．１３−１４．１３−
１５で構成される。第５図は上記回路構成の非整数分周
装置の入出力信号及び各部の信号、即ち、ＣＬＫ入力、
ＣＡＲＲＹ、信号Ｂ１クロック操作信号Ｃ８及びＣＬＫ
の波形を示す図である。
本非整数分周装置では整数分周回路１１として１６分周
カウンターを用い、クロック操作回路１３では位相反転
による１／２クロツクの追加をおこなっている。また、
非整数化制御回路１２は１６分周カウンターよりキャリ
ヤー信号が３回出力される毎に２回の位相反転を行なう
ようなりロック操作信号Ｃ８が出力されている。従って
、整数分周回路１１の分周比Ｎ＝１６、クロック操作に
よる分周比の変化量ｎ＝−０，５、非整数化制御回路１
２で発生させるクロック操作信号Ｃ８によるクロック操
作の頻度Ｃ＝２／３であるから、本非整数分周装置の分
周比は、 Ｎ十ＣＸ ｎ ＝１６＋２／３Ｘ（−０，５）：１５．６７分周となる
。但し、実際は第５図に示すように、１６分周、１５．
５分周、１５．５分周のパターンの繰り返しで平均する
と１５．６７分周となる。
カウンターを用い、クロック操作回路１３では位相反転
による１／２クロツクの追加をおこなっている。また、
非整数化制御回路１２は１６分周カウンターよりキャリ
ヤー信号が３回出力される毎に２回の位相反転を行なう
ようなりロック操作信号Ｃ８が出力されている。従って
、整数分周回路１１の分周比Ｎ＝１６、クロック操作に
よる分周比の変化量ｎ＝−０，５、非整数化制御回路１
２で発生させるクロック操作信号Ｃ８によるクロック操
作の頻度Ｃ＝２／３であるから、本非整数分周装置の分
周比は、 Ｎ十ＣＸ ｎ ＝１６＋２／３Ｘ（−０，５）：１５．６７分周となる
。但し、実際は第５図に示すように、１６分周、１５．
５分周、１５．５分周のパターンの繰り返しで平均する
と１５．６７分周となる。
非整数分周装置を上記の如く構成することにより、例え
ば１２ＭＨｚ 、９ＭＨｚ 、８ＭＨｚの周波数を得る
場合、８ Ｍ Ｈｚで４．５分周回路を作ると、源振は
３６ＭＨｚ−つでよい。即ち、１２ＭＨｚは３６ＭＨｚ
÷３で、９ Ｍ Ｈｚは３６ＭＨｚ÷４で、８ Ｍ Ｈ
ｚは３６ＭＨｚ÷４．５で得られる。従って、上記整数
倍分周回路を用いて１２ＭＨｚ 、９ＭＨｚ 、８ＭＨ
ｚを得る場合は、７２ＭＨｚの源振が必要であるのに対
し、源振の周波数を低く抑えることができる。
ば１２ＭＨｚ 、９ＭＨｚ 、８ＭＨｚの周波数を得る
場合、８ Ｍ Ｈｚで４．５分周回路を作ると、源振は
３６ＭＨｚ−つでよい。即ち、１２ＭＨｚは３６ＭＨｚ
÷３で、９ Ｍ Ｈｚは３６ＭＨｚ÷４で、８ Ｍ Ｈ
ｚは３６ＭＨｚ÷４．５で得られる。従って、上記整数
倍分周回路を用いて１２ＭＨｚ 、９ＭＨｚ 、８ＭＨ
ｚを得る場合は、７２ＭＨｚの源振が必要であるのに対
し、源振の周波数を低く抑えることができる。
以上説明したように本発明によれば、整数分周回路の分
周比にクロック操作による非整数分周を加えることによ
り、全体として疑似的に任意の非整数分周を得ることが
できるので、下記のような優れた効果が得られる。
周比にクロック操作による非整数分周を加えることによ
り、全体として疑似的に任意の非整数分周を得ることが
できるので、下記のような優れた効果が得られる。
■同一構成で任意の非整数倍分周が可能となる。
■一般的な整数分周回路を利用でき、且つ付加回路が小
さくて済むから安価にできる。
さくて済むから安価にできる。
■多くの種類のクロックを必要とする回路でも源振の周
波数を低くおさえることができる。
波数を低くおさえることができる。
従って、誤動作や放射電波の発生を抑えることができる
。
。
第１図は本発明の非整数分周装置のシステム構成を示す
ブロック図、第２図は本発明の非整数分周装置を示す回
路構成を示す回路図、第３図は第２図の非整数分周装置
の入出力信号及び各部の信号波形図、第４図は本発明の
他の非整数分周装置を示す回路構成を示す回路図、第５
図は第４図の非整数分周装置の入出力信号及び各部の信
号波形図である。 図中、１１・・・・整数分周回路、１２・・・・非整数
化制御回路、１３・・・・クロック操作回路。
ブロック図、第２図は本発明の非整数分周装置を示す回
路構成を示す回路図、第３図は第２図の非整数分周装置
の入出力信号及び各部の信号波形図、第４図は本発明の
他の非整数分周装置を示す回路構成を示す回路図、第５
図は第４図の非整数分周装置の入出力信号及び各部の信
号波形図である。 図中、１１・・・・整数分周回路、１２・・・・非整数
化制御回路、１３・・・・クロック操作回路。
Claims (1)
- 【特許請求の範囲】 入力されるクロックを整数分周する整数分周回路と、 該整数分周回路の動作の基準となる信号と入力されるク
ロックを基に非整数化のためのクロック操作信号を発生
する非整数化制御回路と、 該非整数化制御回路からのクロック操作信号を基に入力
されるクロックを操作し前記整数分周回路へ与えるクロ
ックの操作を行なうクロック操作回路を具備することを
特徴とする非整数分周装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26938489A JPH03131120A (ja) | 1989-10-16 | 1989-10-16 | 非整数分周装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26938489A JPH03131120A (ja) | 1989-10-16 | 1989-10-16 | 非整数分周装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03131120A true JPH03131120A (ja) | 1991-06-04 |
Family
ID=17471658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26938489A Pending JPH03131120A (ja) | 1989-10-16 | 1989-10-16 | 非整数分周装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03131120A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07288467A (ja) * | 1994-04-20 | 1995-10-31 | Nec Corp | 分周回路 |
| US5578968A (en) * | 1991-10-17 | 1996-11-26 | Shinsaku Mori | Frequency converter, multistage frequency converter and frequency synthesizer utilizing them |
-
1989
- 1989-10-16 JP JP26938489A patent/JPH03131120A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578968A (en) * | 1991-10-17 | 1996-11-26 | Shinsaku Mori | Frequency converter, multistage frequency converter and frequency synthesizer utilizing them |
| JPH07288467A (ja) * | 1994-04-20 | 1995-10-31 | Nec Corp | 分周回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5914996A (en) | Multiple clock frequency divider with fifty percent duty cycle output | |
| EP0473251B1 (en) | Frequency divider and pulse signal former | |
| US6934674B1 (en) | Clock generation and distribution in an emulation system | |
| US4847516A (en) | System for feeding clock signals | |
| JP5522050B2 (ja) | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 | |
| US20060109035A1 (en) | Clock frequency divider circuit | |
| JP5488470B2 (ja) | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 | |
| JP5343966B2 (ja) | クロック信号分周回路および方法 | |
| US7394238B2 (en) | High frequency delay circuit and test apparatus | |
| US3701027A (en) | Digital frequency synthesizer | |
| US3835396A (en) | Device for changing frequency of constant amplitude square waves | |
| JPH03131120A (ja) | 非整数分周装置 | |
| US6441666B1 (en) | System and method for generating clock signals | |
| JP5493591B2 (ja) | クロック分周回路および方法 | |
| JP2004525548A (ja) | 精密位相生成装置 | |
| JPH0936664A (ja) | 周波数変換回路 | |
| KR20000040634A (ko) | 주파수 체배기를 이용한 분주회로 | |
| CN117572312A (zh) | 超高场磁共振成像设备及超高场多通道并行发射系统 | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| EP0786868A1 (en) | Division of input frequency to digitally derive arbitrary output frequency | |
| JPH1056381A (ja) | フェーズド・ロックド・ループ回路 | |
| KR20030083921A (ko) | 시스템 온 칩의 피크(ｐｅａｋ) 전력 소모를 줄이기 위한클럭 신호 발생 방법 및 장치 | |
| JPH0879058A (ja) | 位相可変回路およびこれを用いた２信号間位相可変回路 | |
| JPH03186013A (ja) | 位相同期回路 | |
| JPH02148908A (ja) | 逓倍器 |