CN117572312A - 超高场磁共振成像设备及超高场多通道并行发射系统 - Google Patents

Abstract

本申请提供一种超高场磁共振成像设备及超高场多通道并行发射系统，旨在解决设备的信号在发射时不能同步协调的问题。为此目的，本申请的超高场多通道并行发射系统包括上位机、主控模块以及多个多通道并行发射模块，上位机与主控模块连接，主控模块还分别与多个多通道并行发射模块通过并行通信总线连接，各个多通道并行发射模块之间级联连接，多通道并行发射模块包括可编程逻辑器件和多个直接数字合成器，可编程逻辑器件分别与多个直接数字合成器一一对应连接，可编程逻辑器件包括分别与各个直接数字合成器连接的系统时钟信号同步模块、参考时钟信号同步模块以及逻辑状态更新信号同步模块。通过同步分配信号，提高设备的成像质量。

Description

超高场磁共振成像设备及超高场多通道并行发射系统

技术领域

本申请涉及医疗器械技术领域，具体涉及一种超高场磁共振成像设备及超高场多通道并行发射系统。

背景技术

近年来磁共振成像(MRI)仪器在医疗影像检测中得到了广泛应用，随着磁共振成像技术的快速发展，医疗影像检测方面对磁共振成像的图像质量有了更高的需求。磁共振设备的磁场强度越高则成像的速度、分辨率、灵敏度越高，磁共振成像设备的磁场强度正从低场强往高场强、超高场强方向发展。

现在用于磁共振成像仪器的发射模块发射信号目前常用的有以下二种实现方法，一种是利用可编程逻辑器件在其内部编程直接数字合成器核的功能算法来实现，但是这种实现方式会占用可编程逻辑器件的内存，使得其输出带宽较窄、对杂散波抑制效果不好，而且其发射模块发射的信号生成的波形仅支持正弦波，不支持非正弦波，进而得到的磁共振成像图像质量不高，图像类型有限；另一中则是使用专用集成直接数字合成器芯片来实现，这种实现方式多片专用集成直接数字合成器芯片组合在一起工作的过程中同步协调控制不完善，直接数字合成器芯片不能进行额外的扩展，导致信号发射不灵活，扩展性差。

发明内容

为解决以上问题，本申请提供一种超高场多通道并行发射系统，包括上位机、主控模块以及多个多通道并行发射模块，上位机与主控模块连接，主控模块还分别与多个多通道并行发射模块通过并行通信总线连接，各个多通道并行发射模块之间级联连接，多通道并行发射模块包括可编程逻辑器件和多个直接数字合成器，可编程逻辑器件分别与多个直接数字合成器一一对应连接，可编程逻辑器件包括分别与各个直接数字合成器连接的系统时钟信号同步模块、参考时钟信号同步模块以及逻辑状态更新信号同步模块，上述超高场多通道并行发射系统能够通过并行通信总线给多个多通道并行发射模块传输射频脉冲波形的各种参数，并通过系统时钟信号同步模块、参考时钟信号同步模块以及逻辑状态更新信号同步模块对传输过程中产生的各种信号进行同步，实现对射频发射信号的频率、相位、幅度的精确控制，提高磁共振成像的图像质量。

第一方面，本申请实施例提供了一种超高场多通道并行发射系统，包括：包括上位机、主控模块以及多个多通道并行发射模块；所述上位机与所述主控模块通信连接，所述主控模块还分别与多个所述多通道并行发射模块通过并行通信总线连接；各个所述多通道并行发射模块之间级联连接；每个所述多通道并行发射模块包括可编程逻辑器件和多个直接数字合成器；所述可编程逻辑器件的多个串行外设接口分别与多个所述直接数字合成器的串行外设接口一一对应连接；所述可编程逻辑器件包括系统时钟信号同步模块、参考时钟信号同步模块以及逻辑状态更新信号同步模块；所述系统时钟信号同步模块、所述参考时钟信号同步模块以及所述逻辑状态更新信号同步模块都分别与各个直接数字合成器连接。

作为优选的，所述可编程逻辑器件还包括锁相环驱动模块；所述参考时钟信号同步模块包括全局缓存器和多个第一差分输出缓存器；所述锁相环驱动模块依次与所述全局缓存器以及多个所述第一差分输出缓存器串连连接；多个所述第一差分输出缓存器分别与各个所述直接数字合成器一一对应连接。

作为优选的，所述锁相环驱动模块还设置有环路滤波器。

作为优选的，所述多通道并行发射模块还包括恒温晶振；所述恒温晶振与所述锁相环驱动模块连接。

作为优选的，多个所述直接数字合成器包括一个主直接数字合成器与多个从直接数字合成器；所述系统时钟信号同步模块还包括一个差分输入缓存器与多个第二差分输出缓存器；所述所述系统时钟信号同步模块与所述主直接数字合成器之间连接有所述差分输入缓存器，以及所述系统时钟信号同步模块与所述主直接数字合成器和所述从直接数字合成器之间均连接有所述第二差分输出缓存器。

作为优选的，述系统时钟信号同步模块还包括同步发生器和同步接收器；所述同步接收器与所述差分输入缓存器连接；所述同步发生器分别与各个所述第二差分输出缓存器连接。

作为优选的，所述可编程逻辑器件还包括存储模块和第二全局缓存器，每个所述直接数字合成器包括寄存器和内部集成的随机存取存储器；所述主控模块依次与所述存储模块和所述第二全局缓存器通过所述并行通信总线连接；所述第二全局缓存器的多个串行外设接口分别与各个所述寄存器的串行外设接口一一对应连接。

作为优选的，所述多通道并行发射模块还包括系统时钟信号级联接口、参考时钟信号级联接口以及逻辑状态更新信号级联接口；所述系统时钟信号级联接口与所述系统时钟信号同步模块连接；所述参考时钟信号级联接口与所述参考时钟信号同步模块连接；所述逻辑状态更新信号级联接口与所述逻辑状态更新信号同步模块连接。

作为优选地，所述直接数字合成器还包括数字模拟转换器和低通滤波器；所述数字模拟转换器设置在所述直接数字合成器的内部，与所述低通滤波器连接。

第二方面，本申请实施例提供了一种超高场磁共振成像设备，包括：上述第一方面所述的超高场多通道并行发射系统。

本申请实施例中提供的技术方案，至少具有如下技术效果或优点：

本申请实施例提供一种超高场多通道并行发射系统，包括上位机、主控模块以及多个多通道并行发射模块，上位机与主控模块连接，主控模块还分别与多个多通道并行发射模块通过并行通信总线连接，各个多通道并行发射模块之间级联连接，多通道并行发射模块包括可编程逻辑器件和多个直接数字合成器，可编程逻辑器件分别与多个直接数字合成器一一对应连接，可编程逻辑器件包括分别与各个直接数字合成器连接的系统时钟信号同步模块、参考时钟信号同步模块以及逻辑状态更新信号同步模块，上述超高场多通道并行发射系统能够通过并行通信总线给多个多通道并行发射模块传输射频脉冲波形的各种参数，并通过系统时钟信号同步模块、参考时钟信号同步模块以及逻辑状态更新信号同步模块对传输过程中产生的各种信号进行同步，实现对射频发射信号的频率、相位、幅度的精确控制，提高磁共振成像的图像质量。

本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变的明显，或通过本申请的实践了解到。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1示出了本申请实施例所提供的一种超高场多通道并行发射系统的结构示意图；

图2示出了本申请实施例所提供的多通道并行发射模块级联连接结构示意图；

图3示出了本申请实施例所提供的多通道并行发射模块的结构示意图；

FPGA-可编程逻辑器件，PLL-锁相环驱动模块，SPI-串行外设接口，SYNC_OUT-系统时钟输出信号引脚，SYNC_IN-系统时钟输入信号引脚，REF_CLK-参考时钟信号引脚，IO_UPDATE-更新信号引脚，DAC-随机存取存储器，DDS_MASTER-主直接数字合成器，DDS_SLAVE-从直接数字合成器，IBUFDS-差分输入缓存器，OBUFDS2-第二差分输出缓存器。

具体实施方式

下面将参照附图更详细地描述本申请的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。

现在用于磁共振成像仪器的发射模块发射信号目前常用的有以下二种实现方法，一种是利用可编程逻辑器件在其内部编程直接数字合成器核的功能算法来实现，但是这种实现方式会占用可编程逻辑器件的内存，使得其输出带宽较窄、对杂散波抑制效果不好，而且其发射模块发射的信号生成的波形仅支持正弦波，不支持非正弦波，进而得到的磁共振成像图像质量不高，图像类型有限；另一中则是使用专用集成直接数字合成器芯片来实现，这种实现方式多片专用集成直接数字合成器芯片组合在一起工作的过程中同步协调控制不完善，直接数字合成器芯片不能进行额外的扩展，导致信号发射不灵活，扩展性差。

基于此，本申请实施例提供一种超高场多通道并行发射系统。下面结合附图对本申请实施例的方案进行具体说明。

参见图1示出的一种超高场多通道并行发射系统的结构示意图，图2示出的多通道并行发射模块级联连接结构示意图，图3示出的多通道并行发射模块的结构示意图，该装置具体包括：上位机、主控模块以及多个多通道并行发射模块，上位机与主控模块通信连接，主要用于根据预设的成像需求设定射频脉冲序列和波形生成参数，以及将射频脉冲序列和波形生成参数传输至主控模块。

主控模块还分别与多个多通道并行发射模块通过并行通信总线连接，用于将接收到的射频脉冲序列和波形生成参数同步传输至多个多通道并行发射模块，各个多通道并行发射模块之间级联连接。具体地，并行通信总线包括并行地址总线和并行数据总线，多个多通道并行发射模块采用并行地址总线和并行数据总线与主控模块进行接口，每个多通道并行发射模块还包括系统时钟信号级联接口、参考时钟信号级联接口以及逻辑状态更新信号级联接口。

当多通道并行发射模块增加时，主控模块仅需分配地址空间就可以和多通道并行发射模块方便的接口，有较好的可扩展性，非常适合于多个并行发射模块级联和扩展；此外，多通道并行发射模块采用模块化设计，即插即用，具有较好的可扩展性，方便安装和维护。

进一步地，每个多通道并行发射模块包括可编程逻辑器件和多个直接数字合成器，可编程逻辑器件的多个串行外设接口分别与多个直接数字合成器的串行外设接口一一对应连接。

进一步地，可编程逻辑器件包括系统时钟信号同步模块、参考时钟信号同步模块以及逻辑状态更新信号同步模块，系统时钟信号同步模块、参考时钟信号同步模块以及逻辑状态更新信号同步模块都分别与各个直接数字合成器连接。

进一步地，系统时钟信号级联接口与系统时钟信号同步模块连接，参考时钟信号级联接口与参考时钟信号同步模块连接，逻辑状态更新信号级联接口与逻辑状态更新信号同步模块连接。

进一步地，可编程逻辑器件还包括锁相环驱动模块，参考时钟信号同步模块包括全局缓存器和多个第一差分输出缓存器，锁相环驱动模块依次与全局缓存器以及多个第一差分输出缓存器串连连接，多个第一差分输出缓存器分别与各个直接数字合成器一一对应连接。

通过将锁相环驱动模块依次与全局缓存器以及多个第一差分输出缓存器串连连接，多个第一差分输出缓存器分别与各个直接数字合成器一一对应连接，能够使得各个直接数字合成器上的参考时钟信号的边沿对齐；此外，可编程逻辑器件通过恒温晶振和锁相环驱动模块产生运行直接数字合成器所需要的参考时钟源，锁相环驱动模块可以将参考时钟倍频至各个直接数字合成器，通过参考时钟信号引脚输入所需的高频段，使输出的参考时钟信号与其输入的参考时钟信号保持同步，保证了锁相环驱动模块生成的参考时钟源具有很好的频率稳定性和相位稳定性；而且，可编程逻辑器件通过全局缓冲器将锁相环驱动模块生成的参考时钟分配出多路参考时钟并通过多个第一差分输出缓存器分别输出到多个直接数字合成器的参考时钟信号引脚，为各个直接数字合成器提供一致的参考时钟，这样可以保证多个通道共用一个参考时钟源，具有较好的同步性，可以更好的支持多个直接数字合成器同步；最后，参考时钟信号同步模块上设计的级联接口，通过级联能够实现为更多通道提供一致的参考时钟。

进一步地，锁相环驱动模块还设置有环路滤波器。

通过设置环路滤波器，能够对杂散干扰提供更好的抑制作用，提升磁共振成像的图像质量。

进一步地，多通道并行发射模块还包括恒温晶振，恒温晶振与锁相环驱动模块连接。

进一步地，多个直接数字合成器包括一个主直接数字合成器与多个从直接数字合成器，系统时钟信号同步模块还包括一个差分输入缓存器与多个第二差分输出缓存器，系统时钟信号同步模块与主直接数字合成器之间连接有差分输入缓存器，以及系统时钟信号同步模块与主直接数字合成器和从直接数字合成器之间均连接有第二差分输出缓存器。

本申请实施例使用8通道的并行发射模块进行说明，将第一个通道的直接数字合成器作为主直接数字合成器，另外7个通道的直接数字合成器作为从直接数字合成器。主直接数字合成器在系统时钟输出信号引脚上产生系统时钟信号作为其他从直接数字合成器的系统时钟输入信号，系统时钟输出信号是一个低压差分信号信号，由低压差分信号驱动器发送到可编程逻辑器件，由可编程逻辑器件将此系统时钟输出信号进行分配，分配出8路同相位的系统时钟输入信号发送给各个通道的主直接数字合成器和从直接数字合成器的系统时钟输入信号引脚，系统时钟输入信号必须满足每个直接数字合成器的系统时钟的内部设置和保持时间要求。

此外，在高时钟速率条件下，系统时钟信号同步模块分配系统时钟难免会有一定误差，为了增加灵活性，可编程逻辑器件可以对分配的系统时钟信号做适当的延迟均衡控制，可编程逻辑器件对延迟信号进行微调，有助于改善边沿时序对齐的灵活性，提高整体同步性能，这样就可以确保各个直接数字合成器上的系统时钟信号的上升沿精准对齐。

进一步地，系统时钟信号同步模块还包括同步发生器和同步接收器，同步发生器与同步接收器连接，同步接收器差分输入缓存器连接，同步发生器分别与各个第二差分输出缓存器连接。

进一步地，可编程逻辑器件还包括存储模块(图中未示出)和第二全局缓存器(图中未示出)，每个直接数字合成器包括寄存器(图中未示出)和内部集成的随机存取存储器，主控模块依次与存储模块和第二全局缓存器通过并行通信总线连接，第二全局缓存器的多个串行外设接口分别与寄存器的串行外设接口一一对应连接。

具体地，主控模块还用于向可编程逻辑器件发出脉冲发射指令，可编程逻辑器件用于在接收到出脉冲发射指令后，从存储模块读取波形生成参数传输至第二全局缓存器，控制逻辑状态更新信号同步模块生成多个上升沿对齐的更新信号，基于更新信号将第二全局缓存器的波形生成参数同步更新至各个寄存器，以及将波形生成参数转换成波形生成控制字写入随机存取存储器；随机存取存储器用于基于波形生成控制字输出目标波形。

进一步地，控制逻辑状态更新信号同步模块生成多个上升沿对齐的更新信号后，会分配出8路相位一样的更新信号到各个直接数字合成器DDS的更新信号引脚。

进一步地，直接数字合成器还包括数字模拟转换器和低通滤波器，数字模拟转换器设置在直接数字合成器的内部，与低通滤波器连接。

具体地，直接数字合成器最终生成的是离散的数字序列，使用内部集成的数字模拟转换器将数字信号变换为模拟信号，内部集成数字模拟转换器相对于外部数字模拟转换器能够有效地减少信号传输中的噪声；经过数字模拟转换器输出的信号含有高频噪声，在输出端口加低通滤波器能够显著抑制高频干扰。

低通滤波器可以采用椭圆函数型低通滤波器，椭圆函数型低通滤波器过渡带比较窄、远端抑制特性比较好，适合用于抑制高频噪声。

需要说明的是，本申请实施例的磁共振信号发射装置的多通道并行发射模块通过集成多个直接数字合成器，并根据设置的系统时钟信号同步模块、参考时钟信号同步模块以及控制逻辑状态更新信号同步模块与直接数字合成器互相配合，使得输出信号的频率带宽范围宽，最多可以输出400MHz以内的高质量信号，可以适应不同磁场强度的磁共振设备，可以满足不同磁共振成像系统的并行发射模块对信号频率的需求；此外，多通道并行发射模块可以输出包括正弦波、三角波、方波、SINC波及其他函数波形在内的任意波形，满足激发发射射频线圈对各种不同波形的需求，可以实现精确同步。

进一步地，多通道并行发射模块产生的射频脉冲包括硬脉冲和软脉冲两种。硬脉冲为幅度保持恒定的脉冲信号，在发射硬脉冲时，多通道并行发射模块每个通道输出均为硬脉冲，且脉冲频率、起始时间和脉冲宽度均相同。软脉冲为幅度、相位均可变的射频信号，在发射软脉冲时，多通道并行发射模块的每个通道输出均为软脉冲，且脉冲频率、脉冲轮廓、起始时间和脉冲宽度均相同。对于多通道并行发射模块，无论是发硬脉冲还是发软脉冲，对各路直接数字合成器的输出信号的相互间的时间关系都有极其严格的要求，需要对各个独立的直接数字合成器通道进行精确的同步控制。

进一步地，本申请实施例中的多通道并行发射模块的各通道信号在幅度、相位、频率上都进行了精确控制，幅值与频率的精确控制主要依靠可编程逻辑器件和直接数字合成器的配合来实现，而相位的精确控制还需要时钟信号的配合，主要是通过同步功能来完成多路信号相位的精确控制。

进一步地，多通道并行发射模块中的多个同步模块就是使得所有通道的直接数字合成器同步状态预设值保持一致，那么经过同步处理可以使所有预设相同时钟状态的直接数字合成器同步，即所有数字合成器DS内部参考时钟和系统时钟实现完全同步。

进一步地，在实现输出任意波形时，多通道并行发射模块的可编程逻辑器件通过串行外设接口对直接数字合成器做如下设置：关闭随机存取存储器使能，将波形起始地址字、波形终止地址字、地址步率控制字、RAM模式控制字写入随机存取存储器的控制寄存器，将自定义的波形控制字从起始地址到终止地址逐个写入随机存取存储器中，然后使能随机存取存储器，将随机存取存储器播放目的设为幅度控制模式，即是将随机存取存储器中的存储内容可以映射为幅度值，直接数字合成器会根据设定地址步率逐个读取的数值，把参数给直接数字合成器内核，然后利用随机存取存储器播放功能即可产生任意设定波形，即输出目标波形。

本申请实施例还提供一种超高场磁共振成像设备，该设备包括上述实施例所述的超高场多通道并行发射系统。

本申请实施例提供的超高场磁共振成像设备与上述实施例提供的超高场多通道并行发射系统出于相同的发明构思，具有与其采用、运行或实现的方法相同的有益效果。

应该注意的是上述实施例对本申请进行说明而不是对本申请进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

以上所述，仅为本申请较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种超高场多通道并行发射系统，其特征在于，包括上位机、主控模块以及多个多通道并行发射模块；

所述上位机与所述主控模块通信连接，所述主控模块还分别与多个所述多通道并行发射模块通过并行通信总线连接；

各个所述多通道并行发射模块之间级联连接；

每个所述多通道并行发射模块包括可编程逻辑器件和多个直接数字合成器；

所述可编程逻辑器件的多个串行外设接口分别与多个所述直接数字合成器的串行外设接口一一对应连接；

所述可编程逻辑器件包括系统时钟信号同步模块、参考时钟信号同步模块以及逻辑状态更新信号同步模块；

所述系统时钟信号同步模块、所述参考时钟信号同步模块以及所述逻辑状态更新信号同步模块都分别与各个直接数字合成器连接。

2.根据权利要求1所述的超高场多通道并行发射系统，其特征在于，所述可编程逻辑器件还包括锁相环驱动模块；

所述参考时钟信号同步模块包括全局缓存器和多个第一差分输出缓存器；

所述锁相环驱动模块依次与所述全局缓存器以及多个所述第一差分输出缓存器串连连接；

多个所述第一差分输出缓存器分别与各个所述直接数字合成器一一对应连接。

3.根据权利要求2所述的超高场多通道并行发射系统，其特征在于，所述锁相环驱动模块还设置有环路滤波器。

4.根据权利要求2所述的超高场多通道并行发射系统，其特征在于，所述多通道并行发射模块还包括恒温晶振；

所述恒温晶振与所述锁相环驱动模块连接。

5.根据权利要求1所述的超高场多通道并行发射系统，其特征在于，多个所述直接数字合成器包括一个主直接数字合成器与多个从直接数字合成器；

所述系统时钟信号同步模块还包括一个差分输入缓存器与多个第二差分输出缓存器；

所述所述系统时钟信号同步模块与所述主直接数字合成器之间连接有所述差分输入缓存器，以及所述系统时钟信号同步模块与所述主直接数字合成器和所述从直接数字合成器之间均连接有所述第二差分输出缓存器。

6.根据权利要求5所述的超高场多通道并行发射系统，其特征在于，所述系统时钟信号同步模块还包括同步发生器和同步接收器；

所述同步接收器与所述差分输入缓存器连接；

所述同步发生器分别与各个所述第二差分输出缓存器连接。

7.根据权利要求1所述的超高场多通道并行发射系统，其特征在于，所述可编程逻辑器件还包括存储模块和第二全局缓存器，每个所述直接数字合成器包括寄存器和内部集成的随机存取存储器；

所述主控模块依次与所述存储模块和所述第二全局缓存器通过所述并行通信总线连接；

所述第二全局缓存器的多个串行外设接口分别与各个所述寄存器的串行外设接口一一对应连接。

8.根据权利要求1所述的超高场多通道并行发射系统，其特征在于，所述多通道并行发射模块还包括系统时钟信号级联接口、参考时钟信号级联接口以及逻辑状态更新信号级联接口；

所述系统时钟信号级联接口与所述系统时钟信号同步模块连接；

所述参考时钟信号级联接口与所述参考时钟信号同步模块连接；

所述逻辑状态更新信号级联接口与所述逻辑状态更新信号同步模块连接。

9.根据权利要求1所述的超高场多通道并行发射系统，所述直接数字合成器还包括数字模拟转换器和低通滤波器；

所述数字模拟转换器设置在所述直接数字合成器的内部，与所述低通滤波器连接。

10.一种超高场磁共振成像设备，其特征在于，包括权利要求1-9中任一所述的超高场多通道并行发射系统。