KR20000040634A - 주파수 체배기를 이용한 분주회로 - Google Patents

Abstract

본 발명의 목적은, 디지털 전자회로 설계 중 필수적인 분주회로를 설계하는 데에 있어서, 주파수 체배기를 이용하여 분주회로를 구성하여 홀수 분주시에도 듀티비를 50%로 유지시킴으로써, 라인 신호의 안정성을 유지시킬 수 있고, 상승과 하강 모서리에서 동시에 사용하는 회로에 적용할 수 있도록 하는 데에 있다.

본 발명의 구성은, 입력신호 주파수의 2배의 주파수를 갖는 신호를 출력하는 주파수 체배기(30); 상기 주파수 체배기(30)로부터 출력되는 신호의 상승 모서리의 수가 설정된 수만큼 될 때 해당하는 펄스 신호를 출력하는 마쥴로(40); 상기 마쥴로(40)로부터 출력되는 펄스 신호가 입력될 때마다 출력신호의 상태를 반전시키는 신호반전부(50)를 포함하여 이루어진다.

Description

주파수 체배기를 이용한 분주회로

본 발명은 주파수 체배기를 이용한 분주회로에 관한 것으로서, 더 상세하게 말하자면, 디지털(digital) 전자회로 설계 중 필수적인 분주회로를 설계하는 데에 있어서, 주파수 체배기를 이용하여 분주회로를 구성하여 홀수 분주시에도 듀티비(duty ratio)를 50%로 유지시킴으로써, 라인 신호의 안정성을 유지시킬 수 있고, 상승 모서리(edge)와 하강 모서리에서 동시에 사용하는 회로에 적용할 수 있도록 하는 주파수 체배기를 이용한 분주회로에 관한 것이다.

디지털 전자회로에는 기본 클럭(clock) 주파수 신호 이외에 여러 가지 주파수의 클럭신호가 필요하며, 그러한 경우, 기본 클럭신호를 분주하여 사용하며, 이때 사용하는 회로가 분주회로이다.

이하, 첨부된 도면을 참조하여, 종래 기술의 분주회로를 설명하기로 한다.

도 1에 도시되어 있듯이, 종래 기술에 의한 분주회로의 구성은,

입력되는 클럭신호에 따라 값을 증가시키는 카운터(counter, 10);

상기 카운터(10)로부터 출력되는 신호를 입력받아, 특정한 값에서만 하이(high)의 신호를 출력하고 다른 값에서는 로우(low)의 값을 출력하는 출력선택부(20)를 포함하여 이루어진다.

상기와 같이 이루어진 종래 기술의 분주회로의 동작은 다음과 같다.

카운터(10)는 입력되는 클럭신호에 따라 값을 증가시키고, 출력선택부(20)는 상기 카운터(10)로부터 출력되는 신호를 입력받아, 특정한 값에서만 출력신호를 변화시킨다.

즉, 상기 출력선택부(20)는 논리회로로 구성되어 상기 카운터(10)로부터 출력되는 값 중에서 원하는 값에서만 해당하는 논리 하이 또는 로우의 신호를 출력한다.

예를 들어, 8분주 회로를 설계하는 경우, 상기 카운터(10)를 '0'부터 '7'까지 계수하도록 설계하고, 상기 출력선택부(20)는 상기 카운터(10)로부터 출력되는 신호가 '0', '1', '2', '3'의 값을 가질 때에는 하이의 신호를 출력하도록 하고, 상기 카운터(10)로부터 출력되는 신호가 '4', '5', '6', '7'의 값을 가질 때에는 로우의 신호를 출력하도록 설계한다.

이때, 상기 카운터(10)로 입력되는 클럭이 4개가 될 때까지는 상기 출력선택부(20)의 출력신호는 하이를 유지하고, 그 이후 4개의 클럭이 상기 카운터(10)로 입력되는 동안에는 상기 출력선택부(20)의 출력신호가 로우를 유지한다.

따라서, 상기 출력선택부(20)로부터 출력되는 신호의 주파수는 상기 카운터(10)로 입력되는 클럭의 주파수의 1/8배가 되므로, 상기 분주회로는 8분주 회로가 된다.

또, 예를 들어, 5분주 회로를 설계하는 경우, 상기 카운터(10)를 '0'부터 '4'까지 계수하도록 설계하고, 상기 출력선택부(20)는 상기 카운터(10)로부터 출력되는 신호가 '0', '1'의 값을 가질 때에는 하이의 신호를 출력하도록 하고, 상기 카운터(10)로부터 출력되는 신호가 '2', '3', '4'의 값을 가질 때에는 로우의 신호를 출력하도록 설계한다.

이때, 상기 카운터(10)로 입력되는 클럭이 2개가 될 때까지는 상기 출력선택부(20)의 출력신호는 하이를 유지하고, 그 이후 3개의 클럭이 상기 카운터(10)로 입력되는 동안에는 상기 출력선택부(20)의 출력신호가 로우를 유지한다.

따라서, 상기 출력선택부(20)로부터 출력되는 신호의 주파수는 상기 카운터(10)로 입력되는 클럭의 주파수의 1/5배가 되므로, 상기 분주회로는 5분주 회로가 된다.

그런데, 상기와 같이 동작하는 종래 기술의 분주회로는 출력 파형의 변화가 입력 파형의 상승 모서리나 하강 모서리에서만 변화하므로, 홀수 분주의 경우에는 듀티비가 50%를 유지하지 못하게 되며, 그에 따라 안정성이 우선되는 라인 신호에의 사용이 불가능하고, 상승 모서리와 하강 모서리를 동시에 사용하는 회로에서는 적용하기 어려운 문제점이 있다.

따라서, 본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 디지털 전자회로 설계 중 필수적인 분주회로를 설계하는 데에 있어서, 주파수 체배기를 이용하여 분주회로를 구성하여 홀수 분주시에도 듀티비를 50%로 유지시킴으로써, 라인 신호의 안정성을 유지시킬 수 있고, 상승과 하강 모서리에서 동시에 사용하는 회로에 적용할 수 있도록 하는 데에 있다.

도 1은 종래 기술의 분주회로를 적용한 블럭도,

도 2는 본 발명의 실시예에 따른 주파수 체배기를 이용한 분주회로를 적용한 블럭도,

도 3의 a는 도 2에서 주파수 체배기로 입력되는 원신호의 파형도,

도 3의 b는 도 2에서 주파수 체배기에서 출력되는 2체배된 신호의 파형도,

도 3의 c는 도 2에서 마쥴로에서 출력되는 신호의 파형도,

도 3의 d는 도 2에서 원신호가 3분주된 최종 출력신호의 파형도이다.

상기 목적을 달성하기 위한 본 발명의 구성은 다음과 같이 이루어진다.

입력신호 주파수의 2배의 주파수를 갖는 신호를 출력하는 주파수 체배수단;

상기 주파수 체배수단으로부터 출력되는 신호의 상승 모서리의 수가 설정된 수만큼 될 때 해당하는 펄스 신호를 출력하는 순환 계수수단;

상기 순환 계수수단으로부터 출력되는 펄스 신호가 입력될 때마다 출력신호의 상태를 반전시키는 신호반전수단을 포함하여 이루어진다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.

도 2에 도시되어 있듯이, 본 발명의 실시예에 따른 주파수 체배기를 이용한 분주회로의 구성은 다음과 같이 이루어진다.

입력신호 주파수의 2배의 주파수를 갖는 신호를 출력하는 주파수 체배기(30);

상기 주파수 체배기(30)로부터 출력되는 신호의 상승 모서리의 수가 설정된 수만큼 될 때 해당하는 펄스 신호를 출력하는 마쥴로(modulo, 40);

상기 마쥴로(40)로부터 출력되는 펄스 신호가 입력될 때마다 출력신호의 상태를 반전시키는 신호반전부(50)를 포함하여 이루어진다.

상기 마쥴로(40)의 구성은,

상기 주파수 체배기(30)로부터 출력되는 신호에 따라 값을 증가시키는 카운터(41);

상기 카운터(41)로부터 출력되는 신호를 입력받아, 특정한 값에서만 하이의 신호를 출력하고 다른 값에서는 로우의 값을 출력하는 출력선택부(42)를 포함하여 이루어진다.

상기와 같이 이루어진 본 발명의 실시예의 동작은 다음과 같다.

주파수 체배기(30)는 클럭신호(INPUT)를 입력받아, 클럭신호(INPUT) 주파수의 2배가 되는 주파수를 갖는 신호(INPUT2)를 출력한다.

그리고, 마쥴로(40)는 상기 주파수 체배기(30)로부터 출력되는 신호(INPUT2)의 상승 모서리의 수가 설정된 수(N)만큼 될 때 해당하는 펄스 신호(MO_OUT)를 출력한다.

상기 마쥴로(40)의 카운터(41)는 상기 주파수 체배기(30)로부터 출력되는 신호에 따라 값을 증가시키고, 출력선택부(42)는 상기 카운터(41)로부터 출력되는 신호를 입력받아, 특정한 값에서만 하이의 신호를 출력하고 다른 값에서는 로우의 값을 출력한다.

신호반전부(50)는 상기 마쥴로(40)로부터 출력되는 펄스 신호(MO_OUT)가 입력될 때마다 출력신호(OUTPUT)의 상태를 반전시켜 출력하며, 상기 출력신호(OUTPUT)의 주파수는 원래 입력되는 클럭신호(INPUT)의 'N'배만큼 분주한 값이다.

즉, 상기 신호반전부(50)는 상기 마쥴로(40)로부터 출력되는 펄스 신호(MO_OUT)에 따라 토글(toggle)되어, 하이의 출력값과 로우의 출력값으로 계속적으로 전환되며, 그 주기는 같으므로 듀티비가 50%이다.

도 3을 참조하여, 상기 회로가 3분주 동작을 수행할 때의 동작을 구체적으로 설명한다.

상기 회로에 입력되는 클럭신호(INPUT)가 도 3의 (a)와 같이 입력되면, 상기 주파수 체배기(30)는 그 신호의 주파수를 2배로 하여, 도 3의 (b)와 같은 신호(INPUT2)를 출력한다.

그리고, 3분주이기에 상기 마쥴로(40)의 클럭 설정은 3으로 한다.

즉, 상기 마쥴로(40)는 3개의 클럭이 입력될 때마다 1개의 하이의 신호를 출력하며, 도 3의 (c)와 같은 신호가 출력된다.

그리고, 상기 신호반전부(50)는 상기 마쥴로(40)로부터 출력되는 신호가 하이의 신호일 때마다 출력값이 하이에서 로우로, 또는 로우에서 하이로 변화하므로, 도 3의 (d)와 같은 신호를 출력한다.

도 3에서 비교해보면, (a)와 같이 회로에 입력되는 클럭신호(INPUT)의 주기의 3배에 해당하는 신호가 (d)와 같이 출력된다.

따라서, 주기가 3배이므로, 주파수는 1/3배이며, 이 신호(OUTPUT)의 하이일 때의 주기와 로우일 때의 주기는 같으므로 듀티비는 50%이다.

상기와 같이 동작함으로써, 짝수 분주뿐만 아니라, 홀수 분주의 경우에도 듀티비를 50%로 유지할 수 있다.

상기에서 분주 수를 조정할 때에는 상기 마쥴로의 설정값(N)을 분주 수와 같도록 하면 된다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정된 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변환 및 변경이 가능한 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.

따라서, 상기와 같이 동작하는 본 발명은 디지털 전자회로 설계 중 필수적인 분주회로를 설계하는 데에 있어서, 주파수 체배기를 이용하여 분주회로를 구성하여 홀수 분주시에도 듀티비를 50%로 유지시킴으로써, 라인 신호의 안정성을 유지시킬 수 있고, 상승과 하강 모서리에서 동시에 사용하는 회로에 적용할 수 있는 효과가 있다.

Claims (2)

1. 입력신호 주파수의 2배의 주파수를 갖는 신호를 출력하는 주파수 체배수단;

   상기 주파수 체배수단으로부터 출력되는 신호의 상승 모서리의 수가 설정된 수만큼 될 때 해당하는 펄스 신호를 출력하는 순환 계수수단;

   상기 순환 계수수단으로부터 출력되는 펄스 신호가 입력될 때마다 출력신호의 상태를 반전시키는 신호반전수단을 포함하여 이루어진 것을 특징으로 하는 주파수 체배기를 이용한 분주회로.
2. 제1항에 있어서, 상기 순환 계수수단의 구성은,

   상기 주파수 체배수단으로부터 출력되는 신호에 따라 값을 증가시키는 카운터;

   상기 카운터로부터 출력되는 신호를 입력받아, 특정한 값에서만 하이의 신호를 출력하고 다른 값에서는 로우의 값을 출력하는 출력선택수단을 포함하여 이루어진 것을 특징으로 하는 주파수 체배기를 이용한 분주회로.