KR0176092B1 - 클럭 입력신호의 주파수 체배장치 - Google Patents

클럭 입력신호의 주파수 체배장치 Download PDF

Info

Publication number
KR0176092B1
KR0176092B1 KR1019950052649A KR19950052649A KR0176092B1 KR 0176092 B1 KR0176092 B1 KR 0176092B1 KR 1019950052649 A KR1019950052649 A KR 1019950052649A KR 19950052649 A KR19950052649 A KR 19950052649A KR 0176092 B1 KR0176092 B1 KR 0176092B1
Authority
KR
South Korea
Prior art keywords
signal
input
clock signal
output
ring oscillator
Prior art date
Application number
KR1019950052649A
Other languages
English (en)
Other versions
KR970055240A (ko
Inventor
박흥옥
김동근
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950052649A priority Critical patent/KR0176092B1/ko
Priority to US08/708,681 priority patent/US5854755A/en
Publication of KR970055240A publication Critical patent/KR970055240A/ko
Application granted granted Critical
Publication of KR0176092B1 publication Critical patent/KR0176092B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 디지털 회로에서 입력 클럭신호의 주파수를 2n배의 높은 주파수로 체배시키는 클럭 입력신호의 주파수 체배장치에 관한 것이다.
외부 입력인 입력 클럭신호의 주파수 보다 훨씬 높은 주파수로 발진하는 링 발진기를 디지털 회로 내부에 내장시켜 이 링 발진기의 발진 주파수를 이용한다.
이 발진 주파수로 입력 클럭신호의 길이(주기)를 측정하고, 필요한 체배된 클럭신호 길이를 발진 주파수의 단위 길이로 계산한 다음, 계산한 체배된 클럭신호 길이만큼 링 발진기가 발진할 때마다 하나씩 신호를 만들어내어 이 신호로 체배된 클럭신호를 만드는 것이다.

Description

클럭 입력신호의 주파수 체배장치
제1도는 임의의 주어진 입력 클럭신호 및 본 발명을 활용하여 얻은 체배된 클럭신호를 나타낸 도면.
제2도는 본 발명에 따른 클럭 입력신호의 주파수 체배장치의 구성도.
제3도는 본 발명에 따른 클럭 입력신호의 주파수 체배장치를 이용하여 8배로 체배한 클럭신호의 실시예를 나타낸 도면.
본 발명은 클럭 입력신호의 주파수 체배장치에 관한 것으로서, 특히 디지털 회로에서 입력 클럭신호의 주파수를 2n의 높은 주파수로 체배시키는 클럭 입력신호의 주파수 체배장치에 관한 것이다.
일반적으로, 대부분의 디지털 회로는 입력 클럭신호에 동기되어 진행된다.
디지털 회로 내부에서는 필요에 따라 입력 클럭신호를 정수배로 분주하여, 1/2배, 1/3배…의 낮은 주파수의 클럭신호로 만들어 사용한다.
이에반해, 입력 클럭신호보다 높은 주파수로 만들어(체배하여) 쓰는 경우는 드물다.
따라서, 대부분의 경우 입력 클럭신호는 디지털 회로의 동작신호 중 가장 높은 주파수의 신호이다.
한편, 일반적으로 디지털 회로는 외부 입력의 논리상태(logic state)변화가 있어야 내부의 논리상태가 바귀는 동작을 진행하므로, 가장 높은 주파수인 입력 클럭 신호가 논리상태 1(high) 혹은 0(low)을 유지하고 있는 시간동안에는 내부의 논리 상태가 바뀔 수가 없다.
또한, 입력 클럭신호는 여러 개의 디지털 회로를 포함하는 시스템에서 공통으로 사용하는 신호이며, 특정한 디지털 회로가 이보다 더 높은 주파수의 클럭신호를 필요로 하는 경우에는 시스템에서 별도로 이를 만들어 공급하기에는 무리가 있고, 이 특정한 디지털 회로의 내부에서 높은 주파수의 클럭신호를 스스로 만들어 써야 하는 문제점이 있었다.
상기 문제점을 해결하기 위한 본 발명의 목적은 2배, 4배, 8배, 16배, ... 등의 2n으로 체배하는 클럭 입력신호의 주파수 체배장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 특징은 외부 입력인 입력 클럭신호의 주파수 보다 훨씬 높은 주파수로 발진하는 링 발진기를 디지털 회로 내부에 내장시켜 이 링 발진기의 발진 주파수를 이용하는 것이다.
이 발진 주파수로 입력 클럭신호의 길이(주기)를 측정하고, 필요한 체배된 클럭신호 길이를 발진 주파수의 단위 길이로 계산한 다음, 계산한 체배된 클럭신호 길이만큼 링 발진기가 발진할 때마다 하나씩 신호를 만들어 내어 이 신호로 체배된 클럭신호를 만드는 것이다.
이에따라, 시스템 내의 특정한 디지털 회로에서 기준이 되는 클럭신호의 주파수보다 높은 주파수의 클럭 신호를 필요로 할 때에는, 본 발명의 주파수 체배장치를 사용할 수가 있고, 특히 집적회로(Intergrated Circuit)의 내부 시험 회로(Built-In-Test Circuit)에서 유용하게 쓰일 수가 있다.
물론, 본 발명에서 쓰이는 내부 링 발진기의 발진 주파수는 디지털 회로 제작기술상 한계의 최고 빠른 속도의 주파수 이내이고, 체배된 클럭신호도 연관된 제약을 받는다.
한편, 본 발명에서 체배된 클럭 신호라 함은 디지털 회로의 외부 입력으로서는 가장 높은 주파수의 신호인 입력 클럭 신호가 논리상태 1(high) 혹은 0(low)으로 유지하고 있는 시간 동안에 내부의 논리 상태가 한 번이상 바뀌는 신호이며, 본 발명에 따른 클럭 입력신호의 주파수 체배장치는 디지털 회로 내부에서 스스로 체배된 클럭 신호를 만드는 장치이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들 중의 하나를 상세히 설명한다.
제1도는 디지털 회로 내부에서 주어진 임의의 입력 클럭신호와, 본 발명에 따른 클럭 입력신호의 주파수 체배장치로 구현한 각각 2배, 4배, 8배로 체배된 클럭신호이고, 제2도는 본 발명에 따른 클럭 입력신호의 주파수 체배장치를 이용하여 8배로 체배한 클럭신호의 실시예를 나타낸 도면이다.
제2도와 제3도를 참조하여 본 발명에 따른 클럭 입력신호의 주파수 체배장치의 구성과 본 발명에 따른 클럭 입력신호의 주파수 체배장치를 이용하여 8배로 체배한 클럭신호에 관하여 설명하면 다음과 같다.
입력클럭신호(1)의 매 반주기 마다 링 발진기가 발진하고, 그 발진주파수를 카운트한 데이터를 1/2, 1/4, 1/8, ... 중 하나의 배수로 분주하여 프리세트 신호로 발생시키고, 그 프리세트 신호에 의거하여 상기한 카운트 데이터를 다운 카운트하면서 상기한 입력 클럭신호의 반주기 동안의 신호를 소정의 배수로 체배시킨 신호를 출력하는 제1체배부(200)와, 그 제1체배부(200)와 대응해서 상기 입력클럭신호(1)의 다른 반주기동안 그 제1체배부(200)와 같은 작용으로 상기한 입력클럭신호(1)의 반주기 동안의 신호를 소정의 배수로 체배시킨 신호를 출력하는 제2체배부(300)와, 그 제1체배부(200)와 제2체배부(300)가 입력클럭신호의 서로 대응된 반주기동안 동작되도록 제어함과 아울러 상기한 분주비를 세팅시켜 체배배율을 제어하는 제어부(400)와, 제어부(400)의 제어에 의해 상기한 제1체배부(200)와 제2체배부(300)의 반주기 구간씩 체배된 신호를 합하여 체배된 주파수의 클럭신호를 출력하는 출력부(500)로 구성된다.
상기 제1체배부(200)는, 입력클럭신호(1)의 하이(high) 반주기 마다 발진하는 링 발진기A(210)와, 그 링 발진기A(210)의 발진 출력(3)을 카운트하는 카운터A(220), 그 카운터A(220)의 데이터를 발진동작이 없는 반주기동안 래치시킴과 아울러 1/2, 1/4, 1/8, ... 로 분주시켜 출력하는 래치-먹스A(230) 및 래치-먹스A(230)의 출력신호를 프리세트 신호로 인가받아 상기 링 발진기A(210)의 출력신호를 역으로 계수하면서 상기 입력클럭신호(1)를 체배시켜 캐리 출력을 발생하는 다운 카운터(240)로 구성된다.
상기 제2체배부(300)는, 상기 제1체배부(200)와 같은 구성으로서, 링 발진기B(310), 카운터B(320), 래치-먹스B(330) 및 다운카운터(340)로 구성되고, 입력클럭신호(1)의 로우(low) 반주기 마다 발진하여 이를 카운트하고, 카운트 데이터를 래치시켜 분주된 프리세트 데이타를 출력하며, 그 프리세트 데이터에 의거하여 입력클럭신호(1)를 체배시킨 신호를 출력한다.
상기 제어부(300)는, 상기 제1체배부(200)와 제2체배부(300)를 제어하되, 입력클럭신호의 서로 다른 반주기 신호를 각기 체배시키도록 타이밍을 제어함과 아울러 링 발진기의 출력을 다운카운터의 계수입력으로, 입력클럭신호를 반전시켜 다운카운터의 계수방지 입력신호로, 그 다운카운터의 캐리 출력을 그 다운카운터의 데이터 로드입력으로, 각기 연결한다.
또한, 출력부(500)가 상기 제1, 2체배부(200)(300)의 출력신호를 오아링하여 체배된 신호를 출력하도록 제어한다.
제3도의 (1)은 입력 클럭신호이다.
(2)는 입력 클럭신호로서, 제1링 발진기(240)가 입력 클럭신호가 1(high)의 상태일 때만 발진동작을 하도록 제1링 발진기(240)의 제어입력에 연결한 신호이다.
(3)은 제1링 발진기(240)의 출력으로서, 제1카운터(220)에서 계수(counting)하도록 제1카운터(220)의 입력에 연결한 신호이다.
(4)는 제1링 발진기(210)의 출력으로서, 제2카운터(320)를 적절한 시간에 리세트시키도록 제어블록(400)이 제1링 발진기(210)의 출력을 가공하게 하기 위해 제어블록(400) 입력에 연결한 신호이다.
(5)는 제어블록(400)의 출력으로서, 제1카운터(220)와 제1다운 카운터(240)를 적절한 시간에 리세트시키도록 제어블록(400)이 제2링 발진기(310)의 출력을 가공하여 제1카운터(220)와 제1다운 카운터(240)의 리세트 입력에 연결한 신호이다.
(6)은 제1카운터(220)가 계수한 데이터 출력으로서, 제1래치-먹스(230)의 데이터 입력에 연결한 신호이다.
(7)은 제어블록(400)의 출력으로서, 제1카운터(220)가 계수한 데이터를 제1래치-먹스(230)가 적절한 시간에 래치하도록 제어블록(400)이 제2링 발진기(310)의 출력을 가공하여 제1래치-먹스(230)의 입력에 연결한 신호이다.
(8)은 제1래치-먹스(230)의 체배계수용 데이터 출력으로서, 제1카운터A(220)가 계수한 데이터를 제1래치-먹스(230)가 저장 및 이를 1/2 혹은 1/4 혹은 1/8 혹은 1/16, ... 배로 계산하여 제1다운 카운터(240) 데이터 입력에 연결한 신호이다.
(9)는 제1링 발진기(210)의 출력으로서, 제1다운 카운터(240) 입력에 연결한 신호이다.
(10)은 입력 클럭신호로서, 제1링 발진기(210)가 발진동작을 하는 동안만 제1다운 카운터(240)가 역으로 계수(down counting)하는 동작을 하도록 제1다운 카운터(240)의 계수제어 입력에 연결한 신호이다.
(11)은 제어블록(400)의 출력으로서, 제1다운 카운터(240)가 체배계수용 데이터를 자동 적재(loading)하면서 역으로 계수하는 구간을 2배, 4배, 8배, 16배, ... 의 체배수에 따라 설정하도록 제어블록(400)이 제1다운 카운터(240)의 캐리(carry)출력(다운 카운터의 데이터 출력이 전부 0(low) 일때 다운 카운터가 발생시키는 출력신호)을 가공하여 제1다운 카운터(240)의 적재 제어입력에 연결한 신호이다.
(12)는 제1다운 카운터(240)의 캐리 출력으로서, 제어블록(400)의 입력 및 출력단(500)의 입력에 연결한 신호이다.
(13)은 입력 클럭신호로서, 제1링 발진기(210)가 발진동작을 하지 않는 기간 동안 출력단(500)의 일부를 리세트시키기 위해 출력단(500)의 입력에 연결한 신호이다.
(14)는 제1다운 카운터(240)의 캐리 출력으로서, 출력단(500)의 입력에 연결한 신호이다.
(102)는 입력 클럭신호의 논리상태를 반전시킨 제어블록(400)의 출력으로서, 제2링 발진기(310)를 입력 클럭신호 0(low)의 논리상태일 때만 발진 동작을 하도록 제2링 발진기(310)의 제어입력에 연결한 신호이다.
(103)은 제2링 발진기(310)의 출력으로서, 제2카운터(320)에서 계수(counting)하도록 제2카운터(320)의 입력에 연결한 신호이다.
(104)는 제2링 발진기(310)의 출력으로서, 제2카운터(320)를 적절한 시간에 리세트시키도록 제어블록(400)이 제2링 발진기(310)의 출력을 가공하게 하기 위해 제어블록(400) 입력에 연결한 신호이다.
(105)는 제어블록(400)의 출력으로서, 제2카운터(320)와 제2다운 카운터(340)를 적절한 시간에 리세트시키도록 제어블록(400)이 제2링 발진기(310)의 출력을 가공하여 제2카운터(320)와 제2다운 카운터(340)의 리세트 입력에 연결한 신호이다.
(106)은 제2카운터(320)가 계수한 데이터 출력으로서, 제2래치-먹스(330)의 데이터 입력에 연결한 신호이다.
(107)은 제어블록(400)의 출력으로서, 제2카운터(320)가 계수한 데이터를 제2래치-먹스(330)가 적절한 시간에 래치하도록 제어블록(400)이 제2링 발진기(310)의 출력을 가공하여 제2래치-먹스(330)의 입력에 연결한 신호이다.
(108)은 제2래치-먹스(330)의 체배계수용 데이터 출력으로서, 제2카운터(320)가 계수한 데이터를 제2래치-먹스(330)가 저장 및 이를 1/2 혹은 1/4 혹은 1/8 혹은 1/16, ... 배로 계산하여 제2다운 카운터(340) 데이터 입력에 연결한 신호이다.
(109)는 제2링 발진기(310)의 출력으로서, 제2다운 카운터(340) 입력에 연결한 신호이다.
(110)은 입력 클럭신호로서, 제2링 발진기(310)가 발진동작을 하는 동안만 제2다운 카운터(340)가 역으로 계수(down counting)하는 동작을 하도록 제2다운 카운터(340)의 계수제어 입력에 연결한 신호이다.
(111)은 제어블록(400)의 출력으로서, 제2다운 카운터(340)가 체배계수용 데이터를 자동 적재(loading)하면서 역으로 계수하는 구간을 2배, 4배, 8배, 16배, ... 의 체배수에 따라 설정하도록 제어블록(400)이 제2다운 카운터(340)의 캐리(carry)출력(다운 카운터의 데이터 출력이 전부 0(low) 일때 다운 카운터가 발생시키는 출력신호)을 가공하여 제2다운 카운터(340)의 적재 제어입력에 연결한 신호이다.
(112)는 제2다운 카운터(340)의 캐리 출력으로서, 제어블록(400)의 입력 및 출력단(500)의 입력에 연결한 신호이다.
(113)은 입력 클럭신호로서, 제2링 발진기(310)가 발진동작을 하지 않는 기간 동안 출력단(500)의 일부를 리세트시키기 위해 출력단(500)의 입력에 연결한 신호이다.
(114)는 제2다운 카운터(340)의 캐리 출력으로서, 출력단(500)의 입력에 연결한 신호이다.
(15)는 출력단(500)에서 (14)와 (114)의 신호를 각각 50% 듀티(duty) 비가 되도록 1/2배로 체배하여 OR 논리로 합성한, 본 발명의 실시예로 얻어지는 체배된 클럭신호이다.
그러므로, 상술한 바와 같은 본 발명은 독립적인 범용 집적회로(IC)로 제작하는 데에 사용되거나, ASIC 등 집적회로의 내부 블록을 설계하는 데에 사용할 수 있으며, 체배된 클럭신호 길이를 발진 주파수의 단위 길이로 계산하는 것이 쉽게 이루어지는 2배, 4배, 8배, 16배, ... 등의 2의 배수 승(2n) 체배 회로를 구현할 수 있게 하는 데에 그 효과가 있다.

Claims (4)

  1. 입력클럭신호의 매 반주기 마다 링 발진기가 발진하고, 그 발진 주파수를 카운트한 데이터를 1/2, 1/4, 1/8, ... 중 하나의 배수로 분주한 프리세트 신호를 발생시키고, 그 프리세트 신호에 의거하여 상기한 카운트데이타를 다운 카운트하면서 상기한 입력클럭신호의 반주기 동안의 신호를 소정의 배수로 체배시킨 신호를 출력하는 제1체배부와, 그 제1체배부와 대응해서 상기 입력클럭신호의 다른 반주기동안 그 제1체배부와 같은 작용으로 상기한 입력클럭신호의 반주기 동안의 신호를 소정의 배수로 체배시킨 신호를 출력하는 제2체배부와, 그 제1체배부와 제2체배부가 입력클럭신호의 서로 대응된 반주기 동안 동작되도록 제어함과 아울러 상기한 분주비를 세팅시켜 체배비율을 제어하는 제어부와, 그 제어부의 제어에 의해 상기한 제1체배부와 제2체배부의 반주기 구간씩 체배된 신호를 합하여 체배된 클럭신호를 출력하는 출력부로 구성된 것을 특징으로 하는 클럭 입력신호의 주파수 체배장치.
  2. 제1항에 있어서, 상기 제1체배부(200)는, 입력클럭신호(1)의 하이(high) 반주기 마다 발진하는 링 발진기A(210)와, 그 링 발진기A(210)의 발진 출력(3)을 카운터하는 카운터A(200), 그 카운터A(220)의 데이터를 발진동작이 없는 반주기동안 래치시킴과 아울러 1/2, 1/4, 1/8, ... 중 하나로 분주시켜 출력하는 래치-먹스A(230) 및 그 래치-먹스A(230)의 출력신호를 프리세트 신호로 인가받아 상기 링 발진기A(210)의 출력신호를 역으로 계수하면서 상기 입력클럭신호(1)를 체배시켜 상기 프리세트 신호를 자동로딩하고 캐리 출력을 발생하는 다운 카운터(240)로 구성된 것을 특징으로 하는 클럭 입력 신호의 주파수 체배장치.
  3. 제1항에 있어서, 상기 제어부는 상기 제1체배부와 제2체배부의 분주비를 선택 세팅시켜 출력부에서 입력클럭신호의 2n배로 체배된 클럭신호가 발생되도록 이루어진 것을 특징으로 하는 클럭 입력 신호의 주파수 체배장치.
  4. 제1항에 있어서, 상기 출력부는 상기 제1체배부와 제2체배부의 출력신호를 각각 50% 듀티(duty) 비가 되도록 1/2배로 체배하여 오아(OR) 논리로 합성하여 체배된 클럭신호를 출력하도록 구성된 것을 특징으로 하는 클럭 입력 신호의 주파수 체배장치.
KR1019950052649A 1995-12-20 1995-12-20 클럭 입력신호의 주파수 체배장치 KR0176092B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950052649A KR0176092B1 (ko) 1995-12-20 1995-12-20 클럭 입력신호의 주파수 체배장치
US08/708,681 US5854755A (en) 1995-12-20 1996-09-05 Clock frequency multiplication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052649A KR0176092B1 (ko) 1995-12-20 1995-12-20 클럭 입력신호의 주파수 체배장치

Publications (2)

Publication Number Publication Date
KR970055240A KR970055240A (ko) 1997-07-31
KR0176092B1 true KR0176092B1 (ko) 1999-04-01

Family

ID=19441832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052649A KR0176092B1 (ko) 1995-12-20 1995-12-20 클럭 입력신호의 주파수 체배장치

Country Status (2)

Country Link
US (1) US5854755A (ko)
KR (1) KR0176092B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW367653B (en) * 1997-10-02 1999-08-21 Nat Science Council Division circuit of 4/5
JP3110377B2 (ja) * 1998-04-28 2000-11-20 日本電気アイシーマイコンシステム株式会社 逓倍回路
US6112217A (en) * 1998-07-24 2000-08-29 Siemens Aktiengesellschaft Method and apparatus for generating clock signals
US6415008B1 (en) * 1998-12-15 2002-07-02 BéCHADE ROLAND ALBERT Digital signal multiplier
US6266750B1 (en) * 1999-01-15 2001-07-24 Advanced Memory International, Inc. Variable length pipeline with parallel functional units
US6671817B1 (en) * 2000-03-15 2003-12-30 Nortel Networks Limited Method and apparatus for producing a clock signal having an initial state at reference point of incoming signal thereafter changing state after a predetermined time interval
JP3995552B2 (ja) * 2002-07-23 2007-10-24 松下電器産業株式会社 クロック逓倍回路
US10416703B2 (en) * 2017-08-10 2019-09-17 Ambiq Micro, Inc. Counter/timer array for generation of complex patterns independent of software control

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3970954A (en) * 1975-04-03 1976-07-20 Bell Telephone Laboratories, Incorporated Digital frequency multiplier
US4244027A (en) * 1979-03-19 1981-01-06 Rca Corporation Digital open loop programmable frequency multiplier
US4773031A (en) * 1984-12-24 1988-09-20 Tektronix, Inc. Method and circuit for digital frequency multiplication
US4956797A (en) * 1988-07-14 1990-09-11 Siemens Transmission Systems, Inc. Frequency multiplier
US5422835A (en) * 1993-07-28 1995-06-06 International Business Machines Corporation Digital clock signal multiplier circuit
US5719510A (en) * 1996-03-27 1998-02-17 Intel Corporation Software configurable digital clock generator

Also Published As

Publication number Publication date
US5854755A (en) 1998-12-29
KR970055240A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5268656A (en) Programmable clock skew adjustment circuit
US4564953A (en) Programmable timing system
KR950022077A (ko) 클럭 발생기와 이러한 클럭 발생기에 사용하기 위한 위상 비교기
KR0176092B1 (ko) 클럭 입력신호의 주파수 체배장치
US5335253A (en) Non-integral frequency division using regulated digital divider circuits
JP3649874B2 (ja) 分周回路
EP1096683A1 (en) Clock generator circuit
US4430617A (en) Clock generator
KR0170720B1 (ko) 디지탈/아날로그 변환기 인터페이스 장치
JPH01117411A (ja) シーケンス制御器
KR20000040634A (ko) 주파수 체배기를 이용한 분주회로
JPH02262704A (ja) 粘弾性測定用正弦波発生回路
KR930003014B1 (ko) 정전압 정주파수 인버터 베이스 신호 발생회로
JPH07226674A (ja) デジタル発振回路
KR0153058B1 (ko) 디지탈/아날로그 변환기 인터페이스 회로
JP2841360B2 (ja) タイミング・ジエネレータ
JP3829676B2 (ja) 可変分周器
KR19990053227A (ko) 주파수 체배 장치
JPH0691425B2 (ja) Ｄ形フリップフロップを使用した分周回路
JPS59190767A (ja) 電子交換機の汎用リンギングインタ−バル信号発生回路
KR890000588B1 (ko) 가변주파수 체배기
JPS6259877A (ja) 可変周期パルス信号発生装置
JPH0493666A (ja) 誘電率測定用正弦波発生回路
JPS62295130A (ja) 可変位相シフト回路
JPS61137414A (ja) 簡易型デユ−テイ可変パルス発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101101

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee