KR930003014B1 - 정전압 정주파수 인버터 베이스 신호 발생회로 - Google Patents

정전압 정주파수 인버터 베이스 신호 발생회로 Download PDF

Info

Publication number
KR930003014B1
KR930003014B1 KR1019900011534A KR900011534A KR930003014B1 KR 930003014 B1 KR930003014 B1 KR 930003014B1 KR 1019900011534 A KR1019900011534 A KR 1019900011534A KR 900011534 A KR900011534 A KR 900011534A KR 930003014 B1 KR930003014 B1 KR 930003014B1
Authority
KR
South Korea
Prior art keywords
base signal
circuit
frequency
inverter base
inverter
Prior art date
Application number
KR1019900011534A
Other languages
English (en)
Other versions
KR920003663A (ko
Inventor
김남해
이현원
Original Assignee
현대중전기 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대중전기 주식회사, 김주용 filed Critical 현대중전기 주식회사
Priority to KR1019900011534A priority Critical patent/KR930003014B1/ko
Publication of KR920003663A publication Critical patent/KR920003663A/ko
Application granted granted Critical
Publication of KR930003014B1 publication Critical patent/KR930003014B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers

Landscapes

  • Pulse Circuits (AREA)
  • Inverter Devices (AREA)

Abstract

내용 없음.

Description

정전압 정주파수 인버터 베이스 신호 발생회로
제 1 도는 시프터 레지스터를 사용한 종래의 정전압 정주파수 인버터 베이스 신호 발생회로의 개략도.
제 2 도는 제 1 도에 나타낸 시프터 레지스터의 내부 구성도.
제 3 도는 본 발명에 의한 EPROM를 사용한 정전압 정주파수 인버터 베이스의 신호 발생회로의 개략도.
제 4 도는 본 발명에 따른 정전압 정주파수 인버터 베이스 신호 발생회로의 출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
1∼4 : 카운터 5 : EPROM
6 : 버퍼회로 7 : 리세트 회로
본 발명은 PWM(Pulse Width Modulation)을 사용하지 않는 펄스인버터 베이스(Base)신호 발생회로에 관한 것으로, 특히 ROM을 사용한 발생회로가 ROM에 기록된 프로그램에 의해 일정한 주파수와 위상차를 조정할 수 있는 정전압 정주파수(CVCF)방식의 인버터(Inverter)에 적합한 인버터 베이스 신호 발생회로에 관한 것이다.
종래의 정전압 정주파수 인버터 베이스 신호 발생회로는 제 1 도에서 보여주는 바와 같이 시프터 레지스터를 사용하므로써 50%의 듀티 사이클(duty cycle)의 일정한 주파수를 가지고 규칙적으로 위상차가 나타나도록 구성한 것으로서, 그 구성 및 동작과정을 첨부된 제 2 도를 참조하여 설명한다.
제 2 도에 보여주는 바와 같은 내부구조를 가진 시프터 레지스터는 QH의 출력을 반전하여 직렬 입력단자(A)에 인가한다.
직렬 입력단자(B)는 항상 고전위상태인 "하이(H)"상태이기 때문에 데이타는 입력(A)에 의하여 시프터 레지스터에 입력되어진다.
먼저, 클리어 단자에"로우(L)"을 인가하여 시프터 레지스터의 내부 플립플롭을 모두"로우"상태로 클리어시킨다.
이 상태에서 출력(QH)는"로우"가 되므로 입력(A)에는"하이"가 인가되고, 클리어 단자는"로우"에서"하이"로 전환된 후 클럭(Clock)이 상승하게 되어"하이"의 데이타를 받아들인다.
그리하여 데이타(H)는 클럭의 상승에 의해 QA∼QH까지 순차적으로 도달하게 되므로 초기상태와 같게되어 입력(A)에 "하이"데이타가 인가된다. 이와같은 동작을 반복하므로써 클럭이 분주된다. 또 하나의 시프터 레지스터를 인버터와 함께 접속하여 시프터되는 파형을 구하고자하는 숫자 만큼 출력시킬 수 있고 6펄스 인버터, 12펄스 인버터등 각각 베이스 신호에 필요한 파형을 구할 수 있다. 파형의 주파수는 클럭 주파수와의 분주비에 의해 결정된다.
그러나 상기와 같은 종래회로에서는 소자에 따라 발생하는 파형이 다르므로 원하는 파형을 구하기위해서는 회로구성을 변경시켜야 하며, 파형의 정밀도가 클럭 주파수에 따라 다르게 나타나는 문제를 야기시킨다. 또한 일단 회로가 구성되면, 주파수나 위상차를 소프트 웨어적으로 변환시킬 수 없고, 인버터 베이스 신호 발생회로에 요구되는 은지연시간(on time delay)를 소자 자체내에서 가변할 수 없는 문제가 있다.
본 발명의 목적은 상기 종래의 문제점을 해결하기 위한 것으로, 회로구성을 변경하기 않고 ROM의 프로그램에 의해 파형의 주파수나 위상차를 변경할 수 있고, 온 지연시간도 쉽게 가변할 수 있는 인버터 베이스 신호 발생회로를 제공하는데 있다.
본 발명은 제 3 도에 도시된 바와 같이 발진기를 포함하고 ROM입력번지지정을 위해 1번부터 필요한 숫자만큼 카운트하기 위한 카운트 회로와, 카운터회로에서 지정된 번지에 해당하는 값인 6펄스, 12펄스 인버터 베이스 신호를 출력하도록 프로그램에 의해 파형발생을 결정하여 버퍼회로에 출력하는 EPROM(5)과, 리세트 신호 발생회로(7)와, 발생된 베이스 신호를 카운터의 발진기 주파수에 동기시키고 설정된 조건에 의해 출력을 정지시킬 수 있는 회로인 출력 인에이블 회로를 구비하고 파형 안정화를 위한 버퍼회로(6)로 구성되고, 그 동작과정을 첨부된 제 4 도를 참조하여 설명하면 다음과 같다.
클럭 발진기에서 발생된 주파수를 카운터 회로(1 4)를 이용하여 소정의 숫자만큼의 수를 카운터하고, EPROM(5)에 입력번지로 지정한다. EPROM(5)은 카운터 번지에 해당되는 데이타 값을 EPROM(5)의 데이타 번지를 통해 출력한다.
소정의 출력 파형의 형태에 따라 프로그램을 EPROM(5)에 기록한다. 6펄스 인버터베이스 신호인 파형을 출력시키고자하는 경우 인버터주파수가 60Hz이면 16.667msec 동안 ROM의 용량한도내에서 번지수를 지정하여 카운트 회로에 의해 카운트업(Count-up)하여 데이타를 출력시키게 된다. 지정된 번지수 만큼 ROM데이타를 입력시키고 최종 번지에서 리세트하고, 다시 1부터 카운트하게 되면 소정의 주파수를 갖는 파형이 나타난다. 제 4 도는 본 발명에 따른 6펄스 인버터 베이스 신호의 출력 파형도이다.
한편, 정전압 정주파수 인버터 베이스 신호의 경우 180°반전되는 (제 5 도의 U, X파형) 파형은 온 지연시간이 필요하므로, 상기에 설명한 바와 같이 프로그램을 변경하면 소정의 크기 만큼의 온 지연시간을 발생시킬 수 있다.
따라서, 본 발명은 ROM의 프로그램에 따라 인버터 파형의 주파수, 온 지연시간 등을 쉽게 변경시킬 수 있으므로 다품종의 인버터 베이스 신호 발생회로에 유용하고, 하드웨어적인 방법이 아닌 소프트웨어에 따라 주파수가 결정되므로 구성소자에 의한 주파수 오차를 방지할 수 있고, 인버터 상수와 스탭수의 변화에 유연하게 대응할 수 있게 한다.

Claims (1)

  1. 발진기를 포함하고 ROM입력번지지정을 위해 소정의 수만큼 카운트 하기위한 카운터회로(1∼4)와, 상기 카운터 회로에서 지정된 번지의 카운트 수를 입력된 프로그램에 따라 그에 상응하는 인버터 베이스 신호 파형을 결정하여 데이터버스를 통해 버퍼회로로 출력하는 EPROM(5)과, 리세트 신호 발생회로(7)와, 발생된 베이스 신호를 카운터의 발진 주파수에 동기시키고 설정된 조건에 의해 출력을 정지시키는 출력 인에이블 회로를 구비한 버퍼회로(6)로 이루어지고, EPROM의 프로그램에 의해 주파수, 위상차 및 온 지연시간을 변경할 수 있는 것을 특징으로 하는 정전압 정주파수 인버터 베이스 신호 발생회로.
KR1019900011534A 1990-07-28 1990-07-28 정전압 정주파수 인버터 베이스 신호 발생회로 KR930003014B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900011534A KR930003014B1 (ko) 1990-07-28 1990-07-28 정전압 정주파수 인버터 베이스 신호 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900011534A KR930003014B1 (ko) 1990-07-28 1990-07-28 정전압 정주파수 인버터 베이스 신호 발생회로

Publications (2)

Publication Number Publication Date
KR920003663A KR920003663A (ko) 1992-02-29
KR930003014B1 true KR930003014B1 (ko) 1993-04-16

Family

ID=19301752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900011534A KR930003014B1 (ko) 1990-07-28 1990-07-28 정전압 정주파수 인버터 베이스 신호 발생회로

Country Status (1)

Country Link
KR (1) KR930003014B1 (ko)

Also Published As

Publication number Publication date
KR920003663A (ko) 1992-02-29

Similar Documents

Publication Publication Date Title
US5361290A (en) Clock generating circuit for use in single chip microcomputer
KR0162640B1 (ko) 시간축 발생기 회로와 동일 주파수의 2개의 기준 신호 발생방법
KR930005352A (ko) 반도체 집적회로
US5349310A (en) Digitally controlled fractional frequency synthesizer
KR950022077A (ko) 클럭 발생기와 이러한 클럭 발생기에 사용하기 위한 위상 비교기
GB2055268A (en) Digital phase comparator circuit
KR930702820A (ko) 위상 동기 회로
EP1077529B1 (en) Phase modulation having individual placed edges
US4443842A (en) Inverter firing control with compensation for variable switching delay
US4128811A (en) Frequency indicating circuit
KR960006293A (ko) 위상고정루프를 구비하는 전송시스템 및 위상고정루프
KR930003014B1 (ko) 정전압 정주파수 인버터 베이스 신호 발생회로
US4318045A (en) Symmetrical waveform signal generator having coherent frequency shift capability
KR920001314A (ko) 다중-동기화 모니터 수평 편향 주파수 변경용 광동작 범위 자동장치
JPH0758892B2 (ja) ディジタルパルス幅変調回路
JPH05145342A (ja) 可変周波数信号発生方法
JPH05297070A (ja) Ｉｃ試験装置
KR0147680B1 (ko) 클럭지연회로
JP2543514B2 (ja) タイミング信号発生器
JP3417793B2 (ja) クロック同期装置
KR950001436B1 (ko) 기준펄스 발생회로
JPH07101845B2 (ja) デジタルフェーズロックループ装置
KR0127532Y1 (ko) 메모리를 이용한 64/8khz 콤포지트 클럭 발생회로
JP3180966B2 (ja) デジタルヒステリシス回路
KR890015515A (ko) Pll 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19900728

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19900728

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19930320

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19930625

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19930726

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19930726

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19960409

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19970401

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 19980413

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 19980413

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee