JPH05145342A

JPH05145342A - 可変周波数信号発生方法

Info

Publication number: JPH05145342A
Application number: JP3332642A
Authority: JP
Inventors: Ryoichi Sakai; 良一酒井; Iwao Akiyama; 巌秋山; Yasumasa Fujisawa; 泰全藤沢
Original assignee: Sony Tektronix Corp
Current assignee: Tektronix Japan Ltd
Priority date: 1991-11-21
Filing date: 1991-11-21
Publication date: 1993-06-11
Anticipated expiration: 2011-10-16
Also published as: US5424667A; EP0543186A1; CA2081757A1; JP2545008B2; CA2081757C

Abstract

(57)【要約】【目的】ＤＤＳ型可変周波数信号発生装置において、
アドレス間隔データの値に関わらず、ジッタのない安定
した出力信号を発生する。【構成】ＤＤＳ型可変周波数信号発生装置において、
デジタル・データを記憶したメモリ手段のアドレスの総
数が初めに設定したアドレス間隔の数で割り切れる場
合、所定周波数のクロック信号で設定アドレス間隔毎に
メモリ手段を読出す（ステップ５６）。このアドレスの
総数が初めに設定したアドレス間隔の数で割り切れない
場合、アドレス間隔の数を上記メモリ手段のアドレスの
総数を割り切れる数に変更する（ステップ５８）と共
に、この変更に応じてクロック信号の周波数も変更（ス
テップ６０）して、この変更した周波数のクロック信号
で変更したアドレス間隔毎にメモリ手段を読出す（ステ
ップ６２）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、可変周波数信号発生方
法、特に、ＤＤＳ型可変周波数信号発生装置において、
設定周波数に関係なくジッタのない出力信号を発生する
可変周波数信号発生方法に関する。

【０００２】

【従来の技術】可変周波数信号を発生する信号発生装置
は、電子機器の試験など、種々の目的で使用されてい
る。特に、出力信号の周波数をデジタル的に制御できる
と、コンピュータ制御などに便利である。

【０００３】周波数をデジタル的に制御する信号発生装
置の従来技術の１つとして、特開昭５８−１６９０６７
号に開示されているようなＤＤＳ（Direct Digital Syn
thesis）と呼ばれる形式がある。このＤＤＳ型信号発生
器は、所望の波形を自由に発生できるという利点もあ
る。まず、図６を参照して、従来のＤＤＳ型可変周波数
信号発生装置を説明する。

【０００４】クロック発生器（クロック発生手段）１０
は、所定周波数のクロック信号を発生し、加算器１２の
クロック端子に供給する。制御器（制御手段）１４は、
マイクロプロセッサ、プログラムを記憶したリード・オ
ンリ・メモリ（ＲＯＭ）、一時記憶装置としてのランダ
ム・アクセス・メモリ（ＲＡＭ）、入力手段などから構
成されている。この制御器１４は、出力信号の所望波形
の各時点の振幅に対応するデジタル・データをＲＡＭな
どのメモリ１６に蓄積するとともに、設定された出力信
号の周波数と、メモリ１６に蓄積された波形データ（デ
ジタル・データ）と、クロック発生器１０の発振周波数
とからアドレス間隔データを求め、ラッチ回路１８に供
給する。デジタル加算器１２は、最初リセットされて、
ゼロに対応するデジタル・データを発生するが、クロッ
ク信号の各サイクル毎に、ラッチ回路１８からのアドレ
ス間隔データと加算器１２自体の出力データとを加算し
て、メモリ１６をアドレス指定し、蓄積されたデジタル
・データを読出す。よって、加算器１２は、アドレス・
データ発生手段として動作する。メモリ１６から読出さ
れたデジタル・データは、デジタル・アナログ（Ｄ／
Ａ）変換器２０によりアナログ信号に変換し、フィルタ
２２でろ波して、出力信号を発生する。

【０００５】図３〜図５を参照して、図６の動作を説明
する。説明を簡単にするために、メモリ１６のアドレス
総数は、アドレス０から１５まで（２進法では、０００
０から１１１１まで）の１６とし、出力信号波形は、振
幅が０及び１の矩形波とする。（本明細書において、特
に断らない場合、デジタル・データの値は、１０進法と
する。）この場合、制御器１４は、図３に示すように、
メモリ１６のアドレス０〜７にデジタル・データ０を蓄
積し、アドレス８〜１５にデジタル・データ１を蓄積す
る。メモリのアドレス総数が１６であるので、加算器１
２は、デジタル出力信号が１５に達した後は、０に戻
る。

【０００６】制御器１４は、クロック周波数及び出力信
号用に設定された周波数を考慮して、アドレス間隔デー
タをラッチ回路１８にラッチする。まず、アドレス間隔
データを１とする。加算器１２は、リセットされた後、
クロック信号が発生する毎にそのデジタル出力信号を１
ずつ増分する。よって、その出力信号は、０、１、２、
３、・・・１４、１５、０、１、２、３・・・となる。
したがって、メモリ１６は、アドレス間隔が１で、繰り
返し読出される。読出されたデジタル・データは、Ｄ／
Ａ変換器２０及びフィルタ２２によりパルス信号に変換
される。この状態を図４に示す。図４において、波形Ｃ
ＬＫ１が、クロック発生器１０からのクロック信号を示
し、波形Ａが出力信号を示す。なお、出力信号波形に記
されている数字は、加算器１２の出力デジタル・デー
タ、即ち、読出されるメモリ１６のアドレスである。

【０００７】ＤＤＳ型信号発生装置の出力信号の周波数
を波形Ａの２倍にする場合、制御器１４は、アドレス間
隔データ２をラッチ回路１８にラッチする。すると、加
算器１２は、デジタル・データ０、２、４、６・・・１
２、１４、０、２・・・を発生する。よって、フィルタ
２２の出力信号は、図４の波形Ｂとなる。

【０００８】

【発明が解決しようとする課題】ところで、ＤＤＳ型信
号発生装置の出力信号の周波数を波形Ａの８／３倍にす
る場合、制御器１４は、アドレス間隔データ３をラッチ
回路１８にラッチする。すると、加算器１２は、デジタ
ル・データ０、３、６、９、１２、１５、２、５、８、
１１、１４、１、４、７、１０、１３、０・・・を発生
する。よって、フィルタ２２の出力信号は、図４の波形
Ｃとなる。この波形Ｃでは、第１サイクルの低及び高レ
ベルが各々クロック３個分であり、第２サイクルの低及
び高レベルが各々クロック２個及び３個分であり、第３
サイクルの低及び高レベルが各々クロック３個及び２個
分である。すなわち、低及び高レベルの期間が、サイク
ルにより異なる。このような波形をオシロスコープで観
察すると、トリガ・スロープが＋の場合、その表示は、
図５に示すようになり、ジッタが発生しているように見
える。よって、このように出力信号波形の各サイクル毎
に波形が異なる現象を本明細書では、ジッタと呼ぶ。

【０００９】このようなジッタが生じるのは、出力信号
波形の総ての変化部分の周波数成分が、クロック周波数
との関係で、ナイキストの定理を満足していないにも関
わらず、出力信号の各サイクル毎にメモリ１６の読出し
アドレスが異なるためである。よって、出力信号波形の
このようなジッタは、矩形波以外の場合、例えば、鋸波
の急激な変化部分などでも生じる。

【００１０】したがって、本発明の目的は、出力信号波
形の各サイクルの波形が異なることによるジッタの発生
をなくした可変周波数信号発生方法の提供にある。

【００１１】

【課題を解決するための手段】本発明の方法を適用する
可変周波数信号発生装置は、クロック信号を発生するク
ロック信号発生手段と、アドレス間隔データにより決ま
るアドレス間隔のアドレス・データをクロック信号毎に
順次発生するアドレス・データ発生手段と、出力信号の
振幅を表すデジタル・データを記憶し、アドレス・デー
タに応じた上記デジタル・データを出力するメモリ手段
と、このメモリからの上記デジタル・データをアナログ
信号に変換して上記出力信号を発生するデジタル・アナ
ログ変換器とを具えている。

【００１２】そして、本発明の方法によれば、デジタル
・データを記憶したメモリ手段のアドレスの総数がアド
レス間隔の数で割り切れる場合、所定周波数のクロック
信号でアドレス間隔毎にメモリ手段からデジタル・デー
タを読出す。また、デジタル・データを記憶したメモリ
手段のアドレスの総数がアドレス間隔の数で割り切れな
い場合、アドレス間隔の数をメモリ手段のアドレスの総
数を割り切れる数に変更すると共に、この変更に応じて
クロック信号の周波数も変更して、この変更した周波数
のクロック信号で変更したアドレス間隔毎にメモリ手段
からデジタル・データを読出す。

【００１３】

【作用】本発明では、デジタル・データを記憶したメモ
リ手段のアドレスの総数がアドレス間隔の数で割り切れ
ない場合、アドレス間隔の数をメモリ手段のアドレスの
総数を割り切れる数に変更する。よって、読出すメモリ
のアドレスは、出力信号波形の各サイクルで総て同じに
なり、ジッタが生じない。また、アドレス間隔の数を変
更するので、クロック周波数が元のままでは、出力信号
周波数が所望のものとならない。そこで、アドレス間隔
の数の変更に応じて、クロック信号の周波数も変更し
て、出力信号周波数を所望のものとしている。

【００１４】

【実施例】図２は、本発明の方法を実現する可変周波数
信号発生装置のブロック図である。なお、回路１２、１
６〜２２は、図６の対応回路と同じである。しかし、ク
ロック発生手段２４は、水晶発振器などのように極めて
安定した基準周波数、例えば１０ＭＨｚを発振する基準
周波数発振器２６と、この基準周波数発振器２６に位相
拘束され、基準周波数より高い固定周波数、例えば、２
５０ＭＨｚを発振する固定周波数発振器２８と、基準周
波数発振器２６に位相拘束され、基準周波数より高い可
変周波数、例えば、１２５ＭＨｚ〜２５０ＭＨｚを発振
する可変周波数発振器３０と、これら発振器２８及び３
０の出力信号の一方を選択するマルチプレクサ（ＭＵ
Ｘ）３２とを具えている。なお、可変周波数発振器３０
の発振周波数が固定周波数発振器２８の発振周波数をカ
バーするにもかかわらず、これら発振器を別々に設けた
のは、一般に、固定周波数発振器の方法が、可変周波数
発振器よりもＣ／Ｎ比（キャリア対ノイズ比）が高く、
安定した正弦波を発生できるためである。よって、特
に、Ｃ／Ｎ比が問題にならない場合は、固定周波数発振
器２８及びマルチプレクサ３２が不要である。また、制
御器３４は、図６の制御器１４と同様の構成であるが、
可変周波数発振器３０の発振周波数及びマルチプレクサ
３２の選択を制御できると共に、本発明に必要な種々の
制御を行う。

【００１５】周波数が時間に伴って変化する周波数掃引
信号を発生する場合、制御器３４の制御により、マルチ
プレクサ３２は、固定周波数発振器２８を選択する。ま
た、制御器は、アドレス間隔データを時間に伴って変化
させ、ラッチ回路１８に供給する。この場合のその他の
動作は、図６の場合と同様である。

【００１６】次に、一定周波数の出力信号を発生させる
場合を説明する。図６の場合と同様に、制御器３４がメ
モリ１６に図３に示す（矩形波形を発生するための）デ
ジタル・データを蓄積したとする。制御器３４の制御に
より、マルチプレクサ３２は、可変周波数発振器３０か
らのクロック信号を選択する。

【００１７】出力信号の周波数Ｆｇとクロック発生手段
２４のクロック周波数Ｆｃとの関係は、次のようにな
る。Ｆｇ＝Ｎ＊Ｆｃ／（２＾ｎ）・・・・（１）なお、Ｎは、ラッチ回路１８にラッチされた値（アドレ
ス間隔データの値、即ち、アドレス間隔の数）であり、
ｎは、加算器１２のビット幅（この実施例では４）であ
り、２＾ｎは、２のｎ乗であり１６となる。即ち、この
実施例では、Ｆｇ＝Ｎ＊Ｆｃ／１６・・・・（２）となる。制御器３４の制御により、可変周波数発振器３
０が、２５０ＭＨｚのクロック信号を発振し、アドレス
間隔データが１の場合の出力信号周波数Ｆｇは、１＊２
５０／１６の計算により、１５．６２５ＭＨｚとなる。
この場合のクロック信号及び出力信号は、各々図４のＣ
ＬＫ１及び波形Ａである。また、出力信号周波数Ｆｇを
３１．２５ＭＨｚとするために、アドレス間隔の数Ｎを
２に設定すると、その出力信号波形は、図４の波形Ｂと
なる。ここまでの説明は、従来技術の図６の場合と同様
である。

【００１８】次に、出力信号周波数Ｆｇを４６．８７５
ＭＨｚに設定する場合、図６の従来技術と同様にアドレ
ス間隔の数Ｎを３に設定すると、上述の如く、図４の波
形Ｃに示すようなジッタが生じる。そこで、本発明で
は、図１の流れ図に沿った制御を行い、ジッタのない出
力信号を発生する。なお、図１に示す処理手順は、制御
器３４内のＲＯＭに蓄積され、マイクロプロセッサによ
り処理される。

【００１９】ステップ５０において、制御器３４は、可
変周波数発振器３０の発振周波数を所定周波数Ｆ１に設
定する。この実施例の場合の所定周波数Ｆ１は、２５０
ＭＨｚである。次に、ステップ５２により、出力信号周
波数Ｆｇ＝４６．９７５ＭＨｚに応じて、読出しアドレ
ス間隔の数Ｎを求めると、Ｎ＝３になる。

【００２０】ステップ５４において、メモリのアドレス
総数Ｍ＝１６が、読出しアドレス間隔Ｎで割り切れるか
を判断する。出力信号周波数Ｆｇが１５．６２５ＭＨｚ
及び３１．２５ＭＨｚの場合、読出しアドレス間隔Ｎが
各々１及び２であるので、ステップ５４の判断結果はイ
エスとなり、ステップ５６に進む。ステップ５６では、
クロック周波数をＦ１で、Ｎアドレス毎にメモリを読出
す。出力信号周波数Ｆｇが１５．６２５ＭＨｚ及び３
１．２５ＭＨｚの場合は、クロック周波数が２５０ＭＨ
ｚのままで、１アドレス毎、及び２アドレス毎に各々メ
モリ１６を読出して、出力信号を発生する。これは、上
述の図４の波形Ａ及びＢの場合である。出力信号発生
後、処理は終了する。

【００２１】ステップ５４において、判断結果がノーの
場合、例えば、出力信号周波数Ｆｇ＝４６．８７５ＭＨ
ｚに設定し、読出しアドレス間隔の数Ｎ＝３の場合（１
６／３＝５余り１）、ステップ５８に進む。このステッ
プ５８において、読出しアドレス間隔の数をＮよりも大
きい数であって、メモリのアドレス総数Ｍを割り切れる
数Ｐに変更する。Ｆｇ＝４６．８７５ＭＨｚの場合は、
読出しアドレス間隔の数を４（＝Ｐ）に変更する。しか
し、読出しアドレス間隔の数を４としても、クロック周
波数が２５０ＭＨｚのままでは、出力信号波形は図４の
波形Ｄのようになり、その周波数は、６２．５ＭＨｚと
なってしまう。そこで、本発明では、ステップ６０に進
み、変更した読出しアドレス間隔Ｐにおいて、所望の出
力周波数が得られるクロック周波数Ｆ２を求める。上述
の式２を変形した、Ｆ２＝１６＊Ｆｇ／Ｐ・・・・（３）より、Ｆ２＝１８７．５ＭＨｚとなる。よって、制御器
３４は、可変周波数発振器３０の発振周波数を１８７．
５ＭＨｚ２変更する。よって、この時のクロック信号
は、図４のＣＬＫ２となる。

【００２２】次に、ステップ６２に進み、Ｆ２のクロッ
ク周波数で、Ｐアドレス毎にメモリ１６を読出す。即
ち、クロック周波数を１８７．５ＭＨｚとして、４アド
レス毎にメモリ１６を読出すと、図４の波形Ｅに示す出
力信号が得られる。この図からも明かな如く、波形Ｅの
各サイクルの読出しアドレスは同じなので、ジッタが発
生せず、また、クロック周波数を変更しているので、波
形Ｅの周波数は、求める周波数４６．８７５ＭＨｚであ
ることが判る。波形発生後、この処理は終了する。

【００２３】上述は、本発明の好適な実施例について説
明したが、本発明の要旨を逸脱することなく種々の変形
及び変更が可能である。例えば、メモリ手段としては、
ＲＡＭ以外に、ＲＯＭ等の種々のメモリを使用できる。
また、出力信号波形は、矩形波以外の任意の波形でもよ
い。

【００２４】さらに、実施例では、メモリ手段のアドレ
スの総数は１６であったが、メモリ手段のアドレス総数
は、アプリケーションに応じた数でよい。この場合、ア
ドレス・データ発生手段は、メモリ手段のアドレス総数
までのアドレスを発生した後、初期値、即ち、０にリセ
ットされる形式でなければならない。しかし、メモリ手
段のアドレスの総数を２のＱ乗（Ｑは、正の整数）とし
た方が、アドレス・データ発生手段の出力データを単に
Ｑビットとすればよいので、構造が簡単になる。

【００２５】また、メモリに蓄積する波形のサイクル数
も、１サイクル以外でもよい。さらに、実施例では、読
出しアドレス間隔の数は、最初の値よりも大きく、アド
レス総数を割り切れる値であり、クロック周波数を低く
したが、読出しアドレス間隔の数を、最初の値よりも小
さく、アドレス総数を割り切れる値とし、クロック周波
数をそれに応じて高くしてもよい。

【００２６】

【発明の効果】上述の如く、本発明によれば、ＤＤＳ型
可変周波数信号発生装置において、ナイキストの定理を
逸脱した信号を、アドレス間隔データの値に関わらず、
ジッタがなく安定した発生できる。

【図面の簡単な説明】

【図１】本発明の方法を説明する流れ図である。

【図２】本発明の方法を用いる可変周波数信号発生装置
のブロック図である。

【図３】可変周波数信号発生装置に用いるメモリのアド
レスとそこに蓄積されたデジタル・データとを示す図で
ある。

【図４】本発明及び従来技術を説明するタイミング図で
ある。

【図５】従来技術による出力信号をオシロスコープで観
察したときの表示を示す図である。

【図６】従来の可変周波数信号発生装置のブロック図で
ある。

【符号の説明】

１２アドレス・データ発生手段１６メモリ手段２０デジタル・アナログ変換器２４クロック信号発生手段３４制御手段

Claims

【特許請求の範囲】

【請求項１】所定周波数のクロック信号を発生するク
ロック信号発生手段と、アドレス間隔データにより決ま
るアドレス間隔のアドレス・データを上記クロック信号
毎に順次発生するアドレス・データ発生手段と、出力信
号の振幅を表すデジタル・データを記憶し、上記アドレ
ス・データに応じた上記デジタル・データを出力するメ
モリ手段と、該メモリからの上記デジタル・データをア
ナログ信号に変換して上記出力信号を発生するデジタル
・アナログ変換器とを具えた装置により可変周波数信号
を発生する方法において、上記デジタル・データを記憶した上記メモリ手段のアド
レスの総数が上記アドレス間隔の数で割り切れる場合、
上記所定周波数のクロック信号で上記アドレス間隔毎に
上記メモリ手段から上記デジタル・データを読出し、上記デジタル・データを記憶した上記メモリ手段のアド
レスの総数が上記アドレス間隔の数で割り切れない場
合、上記アドレス間隔の数を上記メモリ手段のアドレス
の総数を割り切れる数に変更すると共に、この変更に応
じて上記クロック信号の周波数も変更して、この変更し
た周波数のクロック信号で上記変更したアドレス間隔毎
に上記メモリ手段から上記デジタル・データを読出すこ
とを特徴とする可変周波数信号発生方法。