KR950022077A - 클럭 발생기와 이러한 클럭 발생기에 사용하기 위한 위상 비교기 - Google Patents

클럭 발생기와 이러한 클럭 발생기에 사용하기 위한 위상 비교기 Download PDF

Info

Publication number
KR950022077A
KR950022077A KR1019940033601A KR19940033601A KR950022077A KR 950022077 A KR950022077 A KR 950022077A KR 1019940033601 A KR1019940033601 A KR 1019940033601A KR 19940033601 A KR19940033601 A KR 19940033601A KR 950022077 A KR950022077 A KR 950022077A
Authority
KR
South Korea
Prior art keywords
delay
delay chain
phase comparator
output
chain
Prior art date
Application number
KR1019940033601A
Other languages
English (en)
Other versions
KR100345272B1 (ko
Inventor
지에글러 호스트
디에월트 호스트
프렉슬 프랜즈
바이어 에리치
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 도이취랜드 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 도이취랜드 게엠베하 filed Critical 윌리엄 이. 힐러
Publication of KR950022077A publication Critical patent/KR950022077A/ko
Application granted granted Critical
Publication of KR100345272B1 publication Critical patent/KR100345272B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0997—Controlling the number of delay elements connected in series in the ring oscillator

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)

Abstract

클럭 발생기는 기준 발진기(10), 디지탈 폐쇄 지연 체인(12), 디지탈 주파수 분할기(14) 및 디지탈 위상 비교기(16)을 포함한다. 주파수 분할기(14)는 조정 가능한 지연 체인(12)의 출력과 위상 비교기(16)의 한 입력 사이에 접속된다. 기준 발진기(10)의 출력은 위상 비교기(16)의 다른 입력에 접속된다. 위상 비교기(16)의 출력과 디지탈(12)사이에는 디지탈 업-다운 카운터(18)이 접속되고, 이 카운팅 방향은 위상 비교기(16)의 출력 신호에 의해 결정되며, 위상 비교기에 의해 지연 체인(12)의 대응하는 길이가 조정 가능하다.

Description

클럭 발생기와 이러한 클럭 발생기에 사용하기 위한 위상 비교기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 디지탈 클럭 발생기의 블럭도,
제2도는 리셋 상태인 클럭 발생기의 디지탈 지연 체인의 개략 표현도,
제3도는 그 출력에서 상태 변화가 바로 다음에 오는 제2도에 도시된 지연 체인도,
제8도는 본 발명에 따른 디지탈 위상 비교기의 회로도.

Claims (10)

  1. 기준 발진기(10), 조정 가능한 발진기(12), 주파수 분할기(14) 및 위상 비교기(16)을 갖고, 상기 주파수 분할기(14)는 상기 조정 가능한 분할기(12)의 출력과 상기 위상 비교기(16)의 한 입력 사이에 접속되고, 상기 기준 발진기(10)의 출력은 상기 위상 비교기(16)의 다른 입력에 접속되며 상기 발진기(12)의 조정은 상기 위상 비교기(16)의 출력 신호에 따라 이루어지는 클럭 발생기에 있어서, 상기 조정 가능한 발진기는 디지탈 폐쇄 지연 체인(12)이고, 상기 주파수 분할기는 디지탈 프로그래머블 주파수 분할기(14)이며, 상기 위상 비교기(16)의 출력과 상기 지연 체인(12)사이에는 디지탈 업-다운 카운터(18)이 접속되어 있고, 상기 디지탈 업-다운 카운터(18)의 카운팅 방향은 상기 위상 비교기(16)의 출력 신호에 의해 결정되고 이 위상 비교기에 의해 상기 지연 체인(12)의 대응하는 길이가 조정 가능한 것을 특징으로 하는 클럭 발생기.
  2. 제1항에 있어서, 상기 지연 체인(12)에 상기 지연 체인(12)의 출력 신호에 의해 클럭되는 이중 카운터를 포함하는 보간 논리(20)가 할당하고, 업-다운 카운터(18)의 출력 신호의 최하위 비트들의 값의 함수로서, 각 클럭 싸이클동안에 한번에 한 단계씩 이루어지는 상기 지연 체인의 길이의 변화 수를 정의하도록 상기 이중 카운터의 카운트는 상기 업-다운 카운터(18)의 출력 신호의 최하위 비트들의 수의 값과 결합되고, 나머지 최상위 비트들은 상기 지연 체인(12)를 직접 어드레스 하는 것을 특징으로 하는 클럭 발생기.
  3. 제1항 또는 제2항에 있어서, 상기 지연 체인(12)는 루프 인버터(32)뿐만 아니라 각각 전방 인버터(28), 복귀 인버터(30)을 포함하는 직렬 접속된 복수의 지연 소자로 구성되고, 상기 지연 소자의 활성화에 의해 상기 체인의 각 길이가 조정 가능한 것을 특징으로 하는 클럭 발생기.
  4. 제3항에 있어서, 상기 지연 소자(24,26)은 제어 입력(E,N)을 가지며, 이 제어 입력을 통하여 전방 인버터(28)및 복귀 인버터(30) 또는 루프 인버터(32)가 활성화될 수 있거나 대응하는 지연 소자(24,26)이 리셋될 수 있는 것을 특징으로 하는 클럭 발생기.
  5. 제4항에 있어서, 상기 제어 입력(E,N)을 통하는 상기 지연 체인(12)의 어드레싱은 하나의 루프 인버터(32)만이 한번에 활성화 되도록 이루어지는 것을 특징으로 하는 클럭 발생기.
  6. 제3항 내지 제5항 중의 어느 한 항에 있어서, 상기 지연 체인(12)는 출력이 리셋 상태에서 논리 0인 첫번째 유형의 지연 소자(24)와, 출력이 리셋 상태에서 논리 1인 두번째 유형의 지연 소자(26)을 교호적(alternating)으로 갖는 것을 특징으로 하는 클럭 발생기.
  7. 제6항에 있어서, 상기 지연 소자(24,26)은 파워 업시에 자동적으로 리셋되는 것을 특징으로 하는 클럭 발생기.
  8. 제6항 또는 제7항에 있어서, 상기 지연 체인(12)는 출력 클럭 신호(TA)를 공급하는 단부에 첫번째 유형의 지연 소자(24)를 갖는 것을 특징으로 하는 클럭 발생기.
  9. 제3항 내지 제8항 중 어느 한 항에 있어서, 상기 지연 체인(12)는 최소한 6개의 지연 소자(24,26)을 포함하는 것을 특징으로 하는 클럭 발생기.
  10. 제3항 내지 제9항중의 어느 한 항에 있어서, 상기 지연 소자(24,26)은 포함하는 것을 특징으로 하는 클럭
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940033601A 1993-12-10 1994-12-10 클럭발생기 KR100345272B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DEP4352266.7 1993-12-10
DE4342266A DE4342266C2 (de) 1993-12-10 1993-12-10 Taktgenerator sowie Phasenkomparator zur Verwendung in einem solchen Taktgenerator
DEP4342266.7 1993-12-10

Publications (2)

Publication Number Publication Date
KR950022077A true KR950022077A (ko) 1995-07-26
KR100345272B1 KR100345272B1 (ko) 2002-11-30

Family

ID=6504735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033601A KR100345272B1 (ko) 1993-12-10 1994-12-10 클럭발생기

Country Status (5)

Country Link
US (1) US5877641A (ko)
EP (1) EP0657796B1 (ko)
JP (1) JP3841456B2 (ko)
KR (1) KR100345272B1 (ko)
DE (2) DE4342266C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567532B1 (ko) * 2003-12-10 2006-04-03 주식회사 하이닉스반도체 펄스 폭 제어 회로 및 그 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3758285B2 (ja) * 1997-03-17 2006-03-22 ソニー株式会社 遅延回路およびそれを用いた発振回路
US6247138B1 (en) * 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
WO1999013581A1 (de) * 1997-09-10 1999-03-18 Siemens Aktiengesellschaft Schaltung zum erzeugen eines signals mit einstellbarer frequenz
JP3338367B2 (ja) * 1998-03-25 2002-10-28 沖電気工業株式会社 位相比較器
US6182372B1 (en) * 1998-08-25 2001-02-06 Trimble Navigation Limited Interpolation using digital means for range findings in a total station
WO2001006696A1 (en) * 1999-07-16 2001-01-25 Conexant Systems, Inc. Apparatus and method for servo-controlled self-centering phase detector
DE19946764C2 (de) 1999-09-29 2003-09-04 Siemens Ag Digitaler Phasenregelkreis
JP2001339294A (ja) * 2000-05-30 2001-12-07 Mitsubishi Electric Corp Ｄｌｌ回路
FR2816074B1 (fr) * 2000-10-30 2003-01-03 St Microelectronics Sa Generateur digital precis produisant des signaux d'horloge
EP1211811A1 (fr) * 2000-11-28 2002-06-05 Koninklijke Philips Electronics N.V. Dispositif de comparaison de fréquences à faible inertie temporelle
EP1244207A1 (en) * 2001-03-23 2002-09-25 STMicroelectronics Limited Phase comparator
KR100374648B1 (ko) * 2001-06-28 2003-03-03 삼성전자주식회사 전자파를 감소시키기 위한 위상동기루프회로 및 그의제어방법
JP3719413B2 (ja) * 2001-12-05 2005-11-24 日本電気株式会社 データ伝送システム及びそれに用いられるデータ送受信装置と、その方法
CN1275455C (zh) * 2003-01-27 2006-09-13 松下电器产业株式会社 图像信号处理装置和图像信号处理方法
US6958658B2 (en) * 2003-03-25 2005-10-25 Intel Corporation Circuit and method for generating a clock signal
US6911872B2 (en) * 2003-03-25 2005-06-28 Intel Corporation Circuit and method for generating a clock signal
US6960950B2 (en) * 2003-03-25 2005-11-01 Intel Corporation Circuit and method for generating a clock signal
JP2005004451A (ja) * 2003-06-11 2005-01-06 Nec Electronics Corp スペクトラム拡散クロック発生装置
DE10329116B3 (de) * 2003-06-27 2004-12-09 Siemens Ag Verfahren und Vorrichtung zur Zeitbildung in einer Datenverarbeitungseinheit
US6842055B1 (en) 2003-08-13 2005-01-11 Hewlett-Packard Development Company, L.P. Clock adjustment
DE102004007588B4 (de) * 2004-02-17 2016-01-21 Michael Gude Frequenzgenerator mit digital einstellbarer Frequenz
US7256636B2 (en) 2005-09-16 2007-08-14 Advanced Micro Devices, Inc. Voltage controlled delay line (VCDL) having embedded multiplexer and interpolation functions
KR101271750B1 (ko) * 2005-09-30 2013-06-10 어드밴스드 마이크로 디바이시즈, 인코포레이티드 임베디드 멀티플렉서 기능과 보간 기능을 갖는 전압 제어지연 라인
JP4684919B2 (ja) * 2006-03-03 2011-05-18 ルネサスエレクトロニクス株式会社 スペクトラム拡散クロック制御装置及びスペクトラム拡散クロック発生装置
US7884748B2 (en) * 2006-10-25 2011-02-08 Commissariat A L'energie Atomique Ramp-based analog to digital converters
US8081037B2 (en) * 2008-06-11 2011-12-20 Qualcomm Incorporated Ring oscillator using analog parallelism
WO2012027201A1 (en) * 2010-08-27 2012-03-01 Raytheon Company Controller and a method for power sequencing a computer
US8368436B1 (en) * 2010-10-29 2013-02-05 Maxim Integrated, Inc. Programmable frequency synthesizer with I/Q outputs
US9077512B2 (en) * 2013-09-18 2015-07-07 Analog Devices, Inc. Lock detector for phase-locked loop
US9054686B1 (en) * 2013-11-21 2015-06-09 Taiwan Semiconductor Manufacturing Company Limited Delay path selection for digital control oscillator

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2120478B (en) * 1982-04-22 1985-10-16 Standard Telephones Cables Ltd Voltage controlled oscillator
US4517532A (en) * 1983-07-01 1985-05-14 Motorola, Inc. Programmable ring oscillator
US4694261A (en) * 1986-10-29 1987-09-15 International Business Machines Corporation Integrated high gain voltage controlled oscillator
CA1290407C (en) * 1986-12-23 1991-10-08 Shigeki Saito Frequency synthesizer
US5173617A (en) * 1988-06-27 1992-12-22 Motorola, Inc. Digital phase lock clock generator without local oscillator
JPH0292021A (ja) * 1988-09-29 1990-03-30 Mitsubishi Rayon Co Ltd ディジタルｐｌｌ回路
JPH02296410A (ja) * 1989-05-11 1990-12-07 Mitsubishi Electric Corp 遅延回路
JPH0799807B2 (ja) * 1990-03-09 1995-10-25 株式会社東芝 位相同期回路
US5095287A (en) * 1991-01-24 1992-03-10 Motorola, Inc. Phase locked loop having a charge pump with reset
EP0520558A1 (en) * 1991-06-27 1992-12-30 Koninklijke Philips Electronics N.V. Phase locked loop and digital phase comparator for use in a phase-locked loop
JPH0548446A (ja) * 1991-08-09 1993-02-26 Sony Corp 半導体集積回路
JP3127517B2 (ja) * 1991-10-04 2001-01-29 株式会社デンソー パルス発生装置及びパルス発生方法
US5218314A (en) * 1992-05-29 1993-06-08 National Semiconductor Corporation High resolution, multi-frequency digital phase-locked loop
US5355037A (en) * 1992-06-15 1994-10-11 Texas Instruments Incorporated High performance digital phase locked loop

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567532B1 (ko) * 2003-12-10 2006-04-03 주식회사 하이닉스반도체 펄스 폭 제어 회로 및 그 방법

Also Published As

Publication number Publication date
EP0657796A2 (en) 1995-06-14
JPH07283723A (ja) 1995-10-27
DE69434280T2 (de) 2006-01-12
KR100345272B1 (ko) 2002-11-30
DE4342266A1 (de) 1995-06-14
EP0657796B1 (en) 2005-03-02
US5877641A (en) 1999-03-02
DE4342266C2 (de) 1996-10-24
EP0657796A3 (en) 1998-09-02
JP3841456B2 (ja) 2006-11-01
DE69434280D1 (de) 2005-04-07

Similar Documents

Publication Publication Date Title
KR950022077A (ko) 클럭 발생기와 이러한 클럭 발생기에 사용하기 위한 위상 비교기
US5361290A (en) Clock generating circuit for use in single chip microcomputer
US4853653A (en) Multiple input clock selector
KR930005352A (ko) 반도체 집적회로
KR890017866A (ko) 필터회로
KR20020049387A (ko) 고속 동작이 가능하고 순차적으로 2진 카운터 순서를 갖는카운터 회로 및 그 카운팅 방법
KR930000965B1 (ko) 프로그래머블 구형파 발생기
US6329861B1 (en) Clock generator circuit
KR960006293A (ko) 위상고정루프를 구비하는 전송시스템 및 위상고정루프
KR0176092B1 (ko) 클럭 입력신호의 주파수 체배장치
US5144571A (en) Direct digital synthesizer with feedback shift register
KR100353103B1 (ko) 펄스발생회로
US5298799A (en) Single-shot circuit with fast reset
JPH1198007A (ja) 分周回路
KR960008476A (ko) 마이크로컴퓨터의 리셋장치
KR970076821A (ko) 래치회로
KR0137522B1 (ko) 가변 지연소자를 가진 펄스 발생기
SU1569962A2 (ru) Одновибратор
KR100206888B1 (ko) 마스크롬의 내부제어신호 발생회로
KR100296139B1 (ko) 디지털오실레이터
KR930003014B1 (ko) 정전압 정주파수 인버터 베이스 신호 발생회로
KR0145620B1 (ko) 가변 분주 회로
RU1812641C (ru) Устройство дл управлени ркостью лампы накаливани
JP2743407B2 (ja) クロックパルス発生回路
KR940000643Y1 (ko) 플립플롭 회로를 이용한 동기펄스 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090630

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee