DE102004007588B4

DE102004007588B4 - Frequenzgenerator mit digital einstellbarer Frequenz

Info

Publication number: DE102004007588B4
Application number: DE102004007588.3A
Authority: DE
Inventors: Patentinhaber gleich
Original assignee: Individual
Current assignee: Individual
Priority date: 2004-02-17
Filing date: 2004-02-17
Publication date: 2016-01-21
Anticipated expiration: 2024-02-18
Also published as: DE102004007588A1

Abstract

Frequenzgenerator mit digital einstellbarer Frequenz bestehend aus einem Oszillator mit stufenweise einstellbarer Frequenz und einem Pulsbreitenmodulator dadurch gekennzeichnet, dass durch laufendes Umschalten zwischen mindestens zwei verschiedenen Frequenzen eine beliebige Ausgangsfrequenz erzeugt wird und dass der Frequenzgenerator als einstellbarer Oszillator in einer PLL verwendet wird und dass die erzeugte Frequenz mit einer Referenzfrequenz verglichen wird und eine Abweichung zu einer Veränderung von +/–2 Stufen in der Pulsbreite des Pulsbreitenmodulators führt und dass in den Fällen, in denen nach einigen Takten die Phasenlage der erzeugten Frequenz nicht wieder mit der Phasenlage der Referenzfrequenz übereinstimmt, die Pulsbreite des Pulsbreitenmodulators um +/–1 Stufe verändert wird.

Description

Frequenzgeneratoren sind in der Digitaltechnik insbesondere zur Takterzeugung weit verbreitet. In vielen Fällen benötigt man aber nicht nur Festfrequenzen wie sie z. B. durch Quartzoszillatoren erzeugt werden, sondern digital einstellbare Frequenzen. Oft werden auch sehr hohe Frequenzen benötigt, die auf Grund von Verlustleistung und EMV nur auf einem Chip entstehen sollen und nicht von außen zugeführt werden sollen.
Nach dem Stand der Technik werden hierfür PLLs (Phase Locked Loops) benutzt deren Oszillator als VCO (Voltage Controlled Oscillator = Spannungsgesteuerter Oszillator) ausgebildet ist. Nachteil dieser Oszillatoren ist, dass die frequenzbestimmende Steuerspannung äußerst genau und von Störungen frei sein muss, da jede Störspannung auf der Steuerspannung zu Frequenzänderungen und damit zu Jitter in der erzeugten Frequenz führt.
Aufgabe der vorliegenden Erfindung ist es nun ohne die Verwendung eines VCOs eine PLL zur Frequenzvervielfachung zu konstruieren.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, dass ein in Stufen schaltbarer Oszillator verwendet wird.
Hierfür können z. B. R/C- oder L/C-Oszillatoren verwendet werden in denen eines der frequenzbestimmenden Bauteile umgeschaltet oder zugeschaltet wird. Am einfachsten dürfte die Widerstandsänderung durch Parallelschalten bei einem R/C-Oszillator sein. Für die vorliegende Erfindung vorzuziehen sind frequenzstabilere L/C-Oszillatoren, bei denen Kapazitäten zu- oder abgeschaltet werden. Dabei können durchaus sehr geringe Frequenzänderungen pro Schaltstufe erreicht werden.
So einstellbare Quartzoszillatoren sind aus der DE 196 40 222 A1 , der US 5,036,294 und der DE 39 20 2008 A1 bekannt.
Aus der DE 195 46 926 A1 ist ein einstellbarer L/C-Oszillatoren bekannt.
Aus der DE 43 42 266 C2 ist ein in Stufen einstellbarer Oszillator mit einer Laufzeitkette aus Gattern bekannt.
Zusätzlich wird ein Pulsbreitenmodulator verwendet, der periodisch zwischen zwei oder mehr Frequenzen umschaltet. Dadurch werden entsprechend 2 Pulse verschiedener Länge (1 oder 2) erzeugt, um das Ausgangssignal zusammenzusetzen. Sind alle Impulse von Frequenz 1, so wird auch diese Frequenz erzeugt; sind alle Impulse von Frequenz 2, so wird diese Frequenz erzeugt. Alle Frequenzen dazwischen können durch geeignete Zusammenstellung von Impulsen der Frequenzen 1 und 2 erzeugt werden (2). Je kleiner die Frequenzdifferenz zwischen den beiden Frequenzen ist, um so weniger Jitter hat die Ausgangsfrequenz. Dabei ist die Größe des Puls-Puls-Jitters unabhängig von der Pulsbreite des Pulsbreitenmodulators, da ja nur bei Umschaltung zwischen den Frequenzen Jitter entsteht.
Bei einer Periodendauer von N des Pulsbreitenmodulators und zwei Frequenzen F₁ und F₂ ergibt sich bei einer Pulsbreiteneinstellung Pw (0..N) im Mittel für die Ausgangsfrequenz: F_OUT = N/[((1/F₁) × Pw) + ((1/F₂) × (N – Pw))]
Durch Veränderung von Pw kann die Ausgangsfrequenz in N-Stufen verändert werden. Ändert man auch Pw in Abhängigkeit einer Referenzfrequenz, so kann über größere Zeiträume jede beliebige Frequenz beliebig genau erzeugt werden.
Der maximale Jitter ist dabei bei Vernachlässigung des Eigenjitters von F₁ und F₂: T_J = |1/F₁ – 1/F₂|
Eine PLL kann nun so aufgebaut werden, dass Phase und Frequenz des aus dem Oszillator durch N geteilten Signals mit der Referenzfrequenz verglichen werden. Dabei führt eine Frequenz- oder Phasendifferenz zu einer Veränderung des Pulsbreitenwertes (Pw) um +/–2. Diese Anordnung ist hilfreich, da ein Phasendurchgang zwischen geteilter Oszillator- und Referenzfrequenz so kompensiert werden muss, dass nach kurzer Zeit die Phase wieder so korrigiert wird, dass ein erneuter Phasendurchgang, diesmal in anderer Richtung, eintritt. Die Phase des geteilten Oszillatorsignals pendelt also immer um die Phase der Referenzfrequenz. Wenn die beiden Frequenzen F₁ und F₂ zwischen denen umgeschaltet wird oder die Referenzfrequenz sich so verändern, dass ein Phasenausgleich nicht nach einigen Takten herbeigeführt ist, so werden die beiden Frequenzen durch Änderung von Pw um +/–1 geändert. Die Änderung wird so vorgenommen, dass die Phasengleichheit nunmehr nach wenigen Takten wieder erreicht wird. Durch die Änderung von +/–1 für die Mittenfrequenz und +/–2 für die Phase pendelt die Phase und damit letztlich auch die erzeugte Frequenz immer um die Sollfrequenz. Natürlich ist es auch möglich anstatt +/–2 Stufen, +/–A Stufen zu verstellen und anstatt +/–1 Stufe +/–B Stufen zu verstellen. Solange A > B ist, führt dieses ebenfalls zu einer stabilen PLL. Für den Fall des Einsynchronisierens der PLL sind größere Änderungen der Frequenz in einem Schritt durchaus wünschenswert, da dadurch die Zeit für das Einsynchronisieren verkürzt wird.
Es ist sinnvoll die Periodenlänge N des Pulsbreitenmodulators auf den Teilungsfaktor N einzustellen, da sonst bereits ein Phasenjitter zwischen geteilter Oszillatorfrequenz und Referenzfrequenz entsteht, obwohl Pw konstant ist. Dies kann zu Fehldetektierung von Phasenfehlern im Phasenvergleicher führen.
Kann die Ausgangsfrequenz des Oszillators nicht mehr durch Änderung des Pulsbreitenverhältnisses des Pulsbreitenmodulators ausreichend verstellt werden, um die gewünschte Frequenz zu erzeugen, so muss eine Umschaltung zwischen zwei anderen Frequenzen durch Umstellung des Oszillators eingestellt werden. Hierfür wird das Carry-Signal des für die Pulsbreiteneinstellung Pw benutzten Up/Down-Counters benutzt. Durch einen zweiten Up-Down-Counter wird der Wert k eingestellt, der die geringere der beiden Umschaltfrequenzen bestimmt. Der stufenweise einstellbare Oszillator wird also durch Umschaltung der Werte k und k + 1 auf die Frequenzen F(k) und F(k + 1) eingestellt.
1 zeigt ein Ausführungsbeispiel des Frequenzgenerators mit den Merkmalen der Erfindung.
2 zeigt die Zusammensetzung der Ausgangsfrequenz durch Impulse unterschiedlicher Frequenz

Claims

Frequenzgenerator mit digital einstellbarer Frequenz bestehend aus einem Oszillator mit stufenweise einstellbarer Frequenz und einem Pulsbreitenmodulator dadurch gekennzeichnet, dass durch laufendes Umschalten zwischen mindestens zwei verschiedenen Frequenzen eine beliebige Ausgangsfrequenz erzeugt wird und dass der Frequenzgenerator als einstellbarer Oszillator in einer PLL verwendet wird und dass die erzeugte Frequenz mit einer Referenzfrequenz verglichen wird und eine Abweichung zu einer Veränderung von +/–2 Stufen in der Pulsbreite des Pulsbreitenmodulators führt und dass in den Fällen, in denen nach einigen Takten die Phasenlage der erzeugten Frequenz nicht wieder mit der Phasenlage der Referenzfrequenz übereinstimmt, die Pulsbreite des Pulsbreitenmodulators um +/–1 Stufe verändert wird.
Phase Locked Loop (PLL) nach Anspruch 1 dadurch gekennzeichnet, dass die erzeugte Frequenz geteilt wird bevor sie mit einer Referenzfrequenz verglichen wird und die Periodenlänge des Pulsbreitenmodulators dem Frequenzteilungsfaktor entspricht.
Phase Locked Loop (PLL) nach Anspruch 1 oder 2 dadurch gekennzeichnet, dass anstatt +/–2 Stufen +/–A Stufen verstellt wird und dass anstatt +/–1 Stufe +/–B Stufen verstellt wird und dass A > B ist.