DE60007679T2 - PLL Schaltkreis - Google Patents

PLL Schaltkreis Download PDF

Info

Publication number
DE60007679T2
DE60007679T2 DE60007679T DE60007679T DE60007679T2 DE 60007679 T2 DE60007679 T2 DE 60007679T2 DE 60007679 T DE60007679 T DE 60007679T DE 60007679 T DE60007679 T DE 60007679T DE 60007679 T2 DE60007679 T2 DE 60007679T2
Authority
DE
Germany
Prior art keywords
signal
frequency
count
output
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60007679T
Other languages
English (en)
Other versions
DE60007679D1 (de
Inventor
Kazuaki Sawa-gun Yoshie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of DE60007679D1 publication Critical patent/DE60007679D1/de
Application granted granted Critical
Publication of DE60007679T2 publication Critical patent/DE60007679T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1077—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the phase or frequency detection means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine PLL-Schaltung, die als Schaltung zum Regenerieren eines Takts verwendet wird, der mit einem Digitalsignal synchronisiert ist, wie etwa einem Basisbandsignal für digitales Fernsehen.
  • 2. Beschreibung der relevanten Technik
  • In den letzten Jahren sind neue Techniken zum Senden und Empfangen mit digitalen Daten für drahtlosen Rundfunk, wie etwa für Fernsehen und Radio, entwickelt worden, sowie digitalen Fernsehrundfunk über Satelliten, und in einigen Teilen des Landes ist digitaler Bodenwellen-Fernsehrundfunk in praktische Verwendung genommen worden. Wenn die digitalen Daten für digitales Fernsehen demoduliert werden, ist es erforderlich, die Demodulation gemäß einem Takt durchzuführen, der mit den digitalen Daten synchronisiert ist. Somit ist in der digitalen Demodulationsschaltung eine Taktregenerationsschaltung vorgesehen, um den in den digitalen Daten enthaltenen Takt zu regenerieren. Allgemein ist diese Taktregenerationsschaltung als PLL-Schaltung konfiguriert, die digitale Daten als Referenzsignal verwendet, wie in 3 gezeigt. Das Demodulieren mit einem regenerierten Takt ist nicht auf digitale Fernsehsignale beschränkt und ist allgemein auf digitale Demodulation anwendbar.
  • Zuerst erzeugt in 3 ein VCXO (spannungsgesteuerter Kristalloszillator) 1, in dem eine Schwingfrequenz auf der Basis einer Steuerspannung gesteuert bzw. geregelt wird, ein Schwingungssignal, und das Schwingungs signal wird durch einen Teiler 2 geteilt. Danach erfasst ein Phasenkomparator 3 eine Phasendifferenz zwischen dem Referenzsignal und der geteilten Ausgabe des VCXO 1 und gibt entsprechend der Phasendifferenz ein Digitalsignal aus. Die Ausgabedaten des Phasenkomparators 3 werden durch einen Schleifenfilter 4 geglättet und werden dann einer PWM-(Pulsweitenmodulations-1-Schaltung 5 zugeführt.
  • Die PWM-Schaltung 5 erzeugt einen PWM-Impuls entsprechend den Ausgabedaten des Schleifenfilters 4. Die PWM-Schaltung 5 gibt einen Impuls mit einem "N"- oder "L"-Pegelverhältnis auf der Basis der Ausgabedaten des Schleifenfilters 4 aus. Der PWM-Impuls, der eine feste Frequenz hat, hat ein Verhältnis der "H"-Pegelbreite und der "L"-Pegelbreite, nämlich das Tastverhältnis, welches sich entsprechend den Eingabedaten verändert. Wenn z. B. die Ausgabedaten des Schleifenfilters 4 groß sind, wird die "H"-Pegelbreite des PWM-Impulses breiter, und das Tastverhältnis nimmt zu. Wenn umgekehrt die Ausgabedaten des Schleifenfilters 4 klein sind, wird die "L"-Pegelbreite des PWM-Impulses breiter, und das Tastverhältnis nimmt ab.
  • Der PWM-Impuls wird einem LPF (Tiefpassfilter) 6 zugeführt, und der LPF 6 führt eine Digital/Analog-Wandlung durch, indem die hochfrequenten Komponenten beseitigt werden und der PWM-Puls geglättet wird. Wenn das Tastverhältnis des PWM-Impulses hoch ist, steigt der Ausgangspegel des LPF, und wenn das Tastverhältnis des PWM-Impulses niedrig ist, sinkt der Ausgangspegel des LPF 6. Das Ausgangssignal des LPF 6 wird dem VCXO 1 zugeführt, und die Schwingfrequenz des VCXO 1 wird entsprechend dem Ausgangssignal des LPF 6 gesteuert bzw. geregelt.
  • In der Schaltung von 3 wird der VCXO 1 auf der Basis eines Phasenfehlers zwischen dem Referenzsignal und der Ausgabe des VCXO 1 an dem Phasenkomparator 3 gesteuert. Somit wird die PLL-Schaltung derart gesteuert, dass die Schwingfrequenz des VCXO 1 im Wesentlichen mit der Frequenz des Refere,nzsignals übereinstimmt.
  • Da die Schwingfrequenz mit hoher Präzision eingestellt wird, wird in der PLL-Schaltung von 3 der VCXO für den Oszillator verwendet. Da der VCXO ein Kristallschwingelement oder eine Varicap-Diode benötigt, war es nicht erwünscht, die Schaltung von 3 zu integr,,ieren. Da ferner z. B. im digitalen Satellitenfernsehen die Übertragungsgeschwindigkeit des Basisbands entsprechend dem Land oder der Region unterschiedlich ist, war es erforderlich, das Schwingelement für jeden Bestimmungsort für den VCXO zu verändern, für den der variable Frequenzbereich eng ist.
  • Um die vorgenannten Nachteile zu beseitigen, ist es möglich, einen VCO (spannungsgesteuerten Oszillator) zu verwenden, der einen weiten variablen Frequenzbereich hat, und diesen einzigen VCO an alle Bestimmungsorte anzupassen. Jedoch nimmt die Sperrzeit des PLL zu, da der variable Frequenzbereich des VCO weit ist und die Schwingfrequenz des VCO selbst aufgrund der Schwankungen im Herstellungsprozess abweicht, was zu einem Problem führt, wo die Sperre des PLL unmöglich wird.
  • Die EP-A-0402113 beschreibt einen Phasenregelkreis, wie er im Oberbegriff von Anspruch 1 definiert ist.
  • Zusammenfassung der Erfindung
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung wird eine PLL-Schaltung angegeben, wie sie in Anspruch 1 definiert ist.
  • Daher wird ein Fehler einer Schwingfrequenz erfasst, und die Schwingfrequenz wird entsprechend dem erfassten Fehler eingestellt. Im Ergebnis gestattet dies, wenn die Schwingfrequenz groß ist, ein schnelles Einstellen im Vergleich zu Einstellungen auf der Basis von Phasendifferenzen.
  • Ferner können beide Steuersysteme leicht kombiniert werden, indem die Schwingung eines spannungsgesteuerten Oszillators durch das Hinzufügen eines Signals auf der Basis eines Phasenfehlers und eines Signals auf der Basis eines Frequenzfehlers gesteuert wird. Zusätzlich kann eine geeignete Steuerung durchgeführt werden, indem das Gewicht dieser Steuersysteme eingestellt wird.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist ein Blockdiagramm, das eine Ausführung der vorliegenden Erfindung zeigt.
  • 2 ist ein Blockdiagramm, das ein tatsächliches Beispiel des Frequenzdetektors 9 von 1 zeigt.
  • 3 ist ein Blockdiagramm, das ein herkömmliches Beispiel zeigt.
  • Detailbeschreibung der bevorzugten Ausführungen.
  • 1 zeigt eine Ausführung der vorliegenden Erfindung, umfassend: einen VCO 7 zum Steuern/Regeln einer Schwingfrequenz auf der Basis eines Steuersignals, einen Referenzsignalgenerator 8 zum Erzeugen eines Referenzsignals fester Frequenz, einen Frequenzdetektor 9 zum Erfassen des Fehlers der Schwingfrequenz des VCO 7 mit einer gewünschten Frequenz auf der Basis des Referenzsignals und eines Schwingsignals des VCO 7, eine CPU 10 zum Ausgeben von Koeffizienten α und β und einer Sollfrequenz, wenn durch den Frequenzdetektor 9 eine Fehlerfrequenz erfasst wird, einen ersten Multiplizierer 11 zum Dämpfen der Ausgabedaten des Schleifenfilters 4 entsprechend dem Koeffizienten α, einen zweiten Multiplizierer 12 zum Dämpfen der Ausgabedaten des Frequenzdetektors 9 entsprechend dem Koeffizienten β, sowie einen Addierer 13, um die Ausgabedaten der ersten und zweiten Multiplizierer 11 und 12 zu addieren. Die Schaltungen in 1, die mit jenen des herkömmlichen Beispiels in 3 identisch sind, haben die gleichen Bezugszahlen, und ihre Erläuterungen sind weggelassen.
  • Die PLL-Schaltung von 1 umfasst eine Phasenschleife über den Phasenkomparator 3 und eine Frequenzschleife über den Frequenzdetektor 9. Die Ausgangsdaten des Schleifenfilters 4, die ein Phasenfehlersignal der Phasenschleife sind, und die Ausgangsdaten des Frequenzdetektors 9, die ein Frequenzfehlersignal der Frequenzschleife sind, werden durch den Addierer 13 addiert. Die Ausgangsdaten des Addierers 13 werden der PWM-Schaltung 5 zugeführt, und ein PWM-Impuls, der mit einem Tastverhältnis entsprechend der Größe der Ausgangsdaten gesetzt worden ist, wird ausgegeben. Der PWM-Impuls wird an dem LPF 6 in ein analoges Steuersignal umgewandelt, und die Schwingfrequenz des VCO 7 wird entsprechend dem Steuersignal eingestellt.
  • Das Schwingsignal des VCO 7 wird, nach Teilung durch den Teiler 2, in den Phasenkomparator 3 eingegeben. Die Phasendifferenz zwischen dem Teiler 2 und dem Referenzsignal wird an dem Phasenkomparator 3 erfasst, und der Phasenzähler wird durch den Schleifenfilter 4 geglättet, um das Phasenfehlersignal zu gewinnen. Somit wird in der Phasenschleife die Schwingfrequenz des VCO 7 derart gesteuert, dass die Phase des Schwingsignals des VCO 7 mit jener des Referenzsignals übereinstimmt.
  • Das Schwingsignal des VCO 7 wird auch in den Frequenzdetektor 9 eingegeben. An dem Frequenzdetektor 9 wird die Schwingfrequenz des VCO 7 unter Verwendung des Referenzsignals des Referenzsignalgenerators 8 als Referenz gemessen, und es wird bestimmt, ob die gemessene Schwingfrequenz einen vorbestimmten Wert hat oder in einem vorbestimmten Bereich liegt, der durch die CPU 10 gesetzt ist. Wenn die gemessene Schwingfrequenz nicht den vorbestimmten Wert hat oder in dem vorbestimmten Bereich liegt, werden von dem Frequenzdetektor 9 digitale Daten ausgegeben, um die VCO 7 derart zu steuern, dass die Schwingfrequenz des VCO 7 den vorbestimmten Wert hat oder in dem vorbestimmten Bereich liegt. Als das Frequenzfehlersignal werden die digitalen Daten aktualisiert, bis die Schwingfrequenz des VCO 7 den vorbestimmten Wert hat oder in dem vorbestimmten Bereich liegt. Wenn danach die Schwingfrequenz des VCO 7 den vorbestimmten Wert hat oder in dem vorbestimmten Bereich liegt, setzt der Frequenzdetektor 9 die zu dieser Zeit vorliegenden digitalen Daten auf einen festen Wert. Somit wird in der Frequenzschleife der VCO 7 derart gesteuert, dass die Schwingfrequenz des VCO 7 den vorbestimmten Wert hat oder in dem vorbestimmten Wert liegt.
  • Wie oben beschrieben, wird die Schwingfrequenz des VCO 7 in der Phasenschleife fein eingestellt, und die Schwingfrequenz des VCO 7 wird in der Frequenzschleife grob eingestellt. Da die Schwingfrequenz des VCO 7 in der Frequenzschleife grob eingestellt wird, ist es für die PLL möglich, in kurzer Zeit zu sperren. Da ferner das Frequenzfehlersignal fest ist, wenn die Schwingfrequenz des VCO 7 den vorbestimmten Wert hat oder in dem vorbestimmten Bereich liegt, wird die PLL danach in der Phasenschleife gesteuert, um zu ermöglichen, dass ein stabiles Sperren der PLL erreicht wird, und auch Jitter zu reduzieren.
  • Das Dämpfen der Fehlersignale für die Phasenschleife und die Frequenzschleife auf geeignete Pegel in den ersten und zweiten Multiplizierern 11 und 12 ermöglicht, dass die PLL auf gewünschte Charakteristiken eingestellt wird. Darüber hinaus werden die Koeffizienten α und β durch die CPU 10 gesetzt, so dass es möglich ist, die Charakteristiken der PLL leicht zu modifizieren.
  • Wenn z. B. α vergrößert wird, wird die Grobeinstellung auf der Basis der Frequenzschleife bechleunigt, und wenn β vergrößert wird, wird die Feineinstellung auf der Basis der Phasenschleife beschleunigt. Darüber hinaus ist es möglich, α zu vergrößern, wenn der Frequenzfehler größer oder gleich dem vorbestimmten Wert ist, und β zu vergrößern, wenn der Fehler in den vorbestimmten Bereich fällt. Zum Beispiel ist es bevorzugt, dass α + β = 1, α ≤ 1 und β ≤ 1. Ferner ist es möglich, α = 0 und β = 1 zu setzen, wenn der Frequenzfehler größer oder gleich dem vorbestimmten Wert ist, und α = 1 und β = 0 zu setzen, wenn der Fehler in dem vorbestimmten Bereich liegt.
  • 2 zeigt ein tatsächliches Beispiel des Frequenzdetektors 9 von 1, umfassend einen programmierbaren Teiler 21 zum Teilen der Schwingfrequenz fvco des VCO 7 entsprechend einem Divisorwert n, der durch die CPU 10 gesetzt wird, sowie einen ersten Zähler 22, der einen Freigabeanschluss zum Eingeben der Ausgabe des programmierbaren Teilers 21 aufweist, um ein Freigabedauerreferenzsignal fck als Takt zu zählen. Wenn die Schwingfrequenz fvco hoch ist, wird die Freigabedauer kürzer und ein Zählwert CNT1 des ersten Zählers 22 nimmt ab. Umgekehrt, wenn die Schwingfrequenz fvco niedrig ist, nimmt der Zählwert CNT1 zu. Somit kann die Schwingfrequenz fvco durch den Zählwert CNT1 so bestimmt werden, dass sie hoch oder niedrig ist.
  • Ein erster Komparator 23 vergleicht den Zählwert CNT1 des ersten Zählers 22 mit einem vorbestimmten Bereich, der aus einem Sollwert TGT und einem Frequenzbereich RNG 1 bestimmt wird, die von der CPU 10 eingegeben werden, wobei die Untergrenze auf TGT-RNG1 gesetzt wird und die Obergrenze auf TGT + RNG 1 gesetzt wird. Ein Auf-ab-Zähler 24 zählt entsprechend dem Vergleichsergebnis des ersten Komparators 23 auf oder ab und gibt den Zählwert als das Frequenzfehlersignal aus. Der Auf-ab-Zähler 24 zählt abwärts, wenn der Zählwert CNT1 größer als die Obergrenze ist, zählt aufwärts, wenn der Zählwert CNT1 kleiner als die Untergrenze ist, und behält den Zählwert bei, wenn der Zählwert CNT1 innerhalb des Bereichs von der Untergrenze zur Obergrenze liegt.
  • Wenn daher die Schwingfrequenz fvco hoch ist, wird das Frequenzfehler signal in einer zunehmenden Richtung aktualisiert, und die Schwingfrequenz fvco des VCO 7 wird in einer abnehmenden Richtung gesteuert, und wenn die Schwingfrequenz fvco niedrig ist, wird das Frequenzfehlersignal in einer abnehmenden Richtung aktualisiert und die Schwingfrequenz fvco des VCO 7 in der ansteigenden Richtung gesteuert. Wenn die Schwingfrequenz fvco in den vorbestimmten Bereich eintritt, wird das Frequenzfehlersignal festgehalten, wodurch die Frequenzsteuerung in der Frequenzschleife der PLL-Schaltung von 1 abgeschlossen wird.
  • In 2 kann der Frequenzbereich RNG 1 beliebig eingestellt werden. Das Einstellen des Frequenzbereichs RNG1 auf einen kleinen Bereich ermöglicht durch die Frequenzschleife, dass die Schwingfrequenz des VCO 7 in einen engen Bereich konvergiert. Dies macht es möglich, die Sperrzeit der PLL zu verkürzen. Auch wenn darüber hinaus die Schwingfrequenz des VCO 7 aufgrund von Fluktuationen in der Versorgungsspannung oder der Temperatur oder aufgrund von Alterung fluktuiert, kann die Schwingfrequenz des VCO 7 durch den Frequenzdetektor 9 korrigiert werden.
  • Der Zählwert CNT1 des ersten Zählers 22 ist äquivalent der Anzahl von Referenzsignalen fck pro Periode 1/(fvco/n) und gleich dem Verhältnis der Anzahl von Referenzsignalen pro Sekunde. Diese Beziehung ist in der folgenden Formel gezeigt.
  • Formel 1
  • CNT: 1(fvco/n) = fck: 1 sec fvco/n = fck/CNT1 (1)
  • Ferner wird die Formel 1 zur Auflösung nach dem Zählwert CNT1 umgeschrieben, wie als Nächstes gezeigt.
  • Formel 2
  • CNT1 = fck·n/fvco 121
  • Wenn der Divisorwert n und die Frequenz des Referenzsignals auf bestimmten Werten festgehalten werden, wird der Zählwert CNT1 für den Fall erhalten, wo eine gewünschte Schwingfrequenz fvco erhalten werden soll. Der Soll-TNT und der Frequenzbereich RNG 1 werden auf der Basis des Zählwerts CNT1 gesetzt.
  • Die Formel 1 kann zur Auflösung nach der Schwingfrequenz fvco umgeschrieben werden, wie als Nächstes gezeigt. fvco = fck·n/CNT1 (3)
  • Da der Sollwert TGT auf der Basis des Zählwerts CNT1 gesetzt wird, wie oben beschrieben, kann die Schwingfrequenz fvco beliebig eingestellt werden, indem die Referenzsignalfrequenz fck, der Sollwert TGT und der Divisorwert n geändert werden. Somit ist es möglich, einen normalen VCO zu verwenden. Auch wenn darüber hinaus die Referenzfrequenz fck festgehalten wird, kann die Schwingfrequenz fvco durch den Divisorwert n und den Sollwert TGT beliebig geändert werden, um hierdurch zu erlauben, dass ein normales Schwingelement in dem Referenzsignalgenerator 8 von 1 verwendet wird und ein Schwingelement, das in einem anderen Block verwendet wird, für diese Schaltung verwendet wird.
  • 2 zeigt eine Schaltung zum Erfassen des Sperrzustands der PLL-Schaltung von 1. Die PLL von 1 ist in einem Sperrzustand nicht erforderlich, auch wenn die Schwingfrequenz des VCO 7 durch die Frequenzschleife gesteuert wird. Der Sperrzustand wird unter Nutzung der Tatsache erfasst, dass die Schwingfrequenz des VCO 7 in einem extrem engen Bereich für zumindest eine vorbestimmte Zeit liegt, wenn die PLL sperrt.
  • In 2 vergleicht ein zweiter Komparator 25 den Zählwert CNT1 des ersten Zählers 22 mit einem vorbestimmten Bereich, der aus einem Sollwert TGT und einem Frequenzbereich RNG2 bestimmt wird, die von der CPU 10 eingegeben werden, wobei die Untergrenze auf TGT-RNG2 gesetzt wird und die Obergrenze auf TGT + RNG2 gesetzt wird. Wenn der Zählwert CNT1 in den Bereich von TGT ± RNG2 eintritt, wird von dem zweiten Komparator 25 ein Freigabesignal ausgegeben. Ein zweiter Zähler 26 zählt das Periodenreferenzsignal fck für das Freigabesignal des zweiten Komparators 25, und ein dritter Komparator 27 gibt ein Sperrerfassungssignal aus, wenn der Zählwert CNT2 des zweiten Zählers 26 größer oder gleich einem Schwellenwert ist. Die oben erwähnte Schaltung kann erfassen, ob die Schwingfrequenz des VCO 7 für zumindest eine vorbestimmte Zeit in einem extrem engen Bereich liegt.
  • Angemerkt werden sollte, dass die ersten und zweiten Zähler 22 und 26 automatisch rückgesetzt werden, wenn die Eingabe des Freigabesignals während der Zählung unterbrochen wird.
  • Gemäß der vorliegenden Erfindung sind die Phasenschleife und die Frequenzschleife vorgesehen, und die Schwingfrequenz des VCO wird in der Phasenschleife fein eingestellt, und die Schwingfrequenz des VCO wird in der Frequenzschleife grob eingestellt. Somit wird es möglich, die PLL in einer kurzen Zeit und in stabiler Weise zu sperren.

Claims (4)

  1. PLL-Schaltung zum Erhalt eines Schwingfrequenzsignals, das mit einem Eingangssignal synchronisiert ist, umfassend: einen spannungsgesteuerten Oszillator (7) zum Oszillieren der Schwingfrequenz gemäß einem VCO-Steuersignal; einen Phasendifferenzdetektor (3) zum Erfassen einer Phasendifferenz zwischen dem Eingangssignal und dem Ausgangssignal von dem spannungsgesteuerten Oszillator (7); einen Schleifenfilter (4) zum Ausgeben eines Phasenfehlersteuersignals auf der Basis eines Ausgangssignals des Phasendifferenzdetektors (3); einen Frequenzfehlerdetektor (9) zum Ausgeben eines Frequenzfehlersteuersignals durch Vergleich des Ausgangssignals des spannungsgesteuerten Oszillators (7) mit einem Referenzsignal; wobei das Phasenfehlersteuersignal gemäß dem Frequenzfehlersteuersignaldes Frequenzfehlerdetektors (9) korrigiert wird und als das VCO-Steuersignal dem spannungsgesteuerten Oszillator (7) zugeführt wird; gekennzeichnet durch einen ersten Multiplizierer (11) zum Multiplizieren des Phasenfehlersteuersignals von dem Schleifenfilter (4) mit einem ersten Koeffizienten (α) sowie einen zweiten Multiplizierer (12) zum Multiplizieren des Frequenzfehlersteuersignals des Frequenzdetektors (9) mit einem zweiten Koeffizienten (β); und einen Addieren (13) zum Addieren einer Ausgabe des ersten Multiplizierers (11) und einer Ausgabe des zweiten Multiplizierers (12).
  2. PLL-Schaltung nach Anspruch 1, ferner umfassend: einen ersten Zähler (22) zum Zählen der Frequenz des Ausgangssignals des spannungsgesteuerten Oszillators (7); einen Komparator (23) zum Erfassen, ob ein Zählwert des ersten Zählers (22) innerhalb eines vorbestimmten Bereichs liegt; und eine Sperrerfassungsschaltung (27) zum Erfassen eines Sperrzustands der PLL-Schaltung auf der Basis eines Erfassungsergebnisses des Komparators (23).
  3. PLL-Schaltung nach Anspruch 1 oder 2, worin der Frequenzfehlerdetektor umfasst: den ersten Zähler (22) zum Zählen der Frequenz des Ausgangssignals des spannungsgesteuerten Oszillators (7); und den Komparator (23) zum Vergleichen des Zählwerts des ersten Zählers (221 mit einem vorbestimmten Einstellwert; wobei das Frequenzfehlersteuersignal gemäß einem Vergleichsergebnis des Komparators (23) ausgegeben wird.
  4. PLL-Schaltung nach Anspruch 3, worin: der Komparator (23) des Frequenzfehlerdetektors (9) bewertet, ob der Zählwert des ersten Zählers (22) in einem auf den Einstellwert zentrierten vorbestimmten Bereich liegt; ein Hochzählsignal ausgegeben wird, wenn der Zählwert größer als der vorbestimmte Bereich ist, und ein Herunterzählsignal ausgegeben wird, wenn der Zählwert kleiner als der vorbestimmte Bereich ist; ein Auf-ab-Zähler (24) das Hochzählsignal oder das Herunterzählsignal zählt und der Auf-ab-Zähler das Frequenzfehlersteuersignal ausgibt.
DE60007679T 1999-03-26 2000-03-27 PLL Schaltkreis Expired - Fee Related DE60007679T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11083778A JP2000278124A (ja) 1999-03-26 1999-03-26 Ｐｌｌ回路
JP8377899 1999-03-26

Publications (2)

Publication Number Publication Date
DE60007679D1 DE60007679D1 (de) 2004-02-19
DE60007679T2 true DE60007679T2 (de) 2004-07-15

Family

ID=13812085

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60007679T Expired - Fee Related DE60007679T2 (de) 1999-03-26 2000-03-27 PLL Schaltkreis

Country Status (8)

Country Link
US (1) US6351164B1 (de)
EP (1) EP1039640B1 (de)
JP (1) JP2000278124A (de)
KR (1) KR100438631B1 (de)
CN (1) CN1207847C (de)
AT (1) ATE257986T1 (de)
DE (1) DE60007679T2 (de)
TW (1) TW465192B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004007588B4 (de) * 2004-02-17 2016-01-21 Michael Gude Frequenzgenerator mit digital einstellbarer Frequenz

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633621B1 (en) * 2000-03-20 2003-10-14 Motorola, Inc. Apparatus and method for synchronizing a clock using a phase-locked loop circuit
FI108688B (fi) 2000-06-30 2002-02-28 Nokia Corp Menetelmä ja järjestely taajuuden asettamiseksi
WO2002080483A1 (en) * 2001-03-30 2002-10-10 Advanced Metering Data Systems, L.L.C. Enhanced wireless packet data communication system, method, and apparatus apllicable to both wide area networks and local area networks
JP3555883B2 (ja) * 2001-06-08 2004-08-18 日本電気株式会社 クロック再生方法及び受信クロック生成装置
JP3637014B2 (ja) 2001-11-21 2005-04-06 日本電気株式会社 クロック同期はずれ検出回路及びそれを用いた光受信装置
CN100403672C (zh) * 2002-08-26 2008-07-16 联发科技股份有限公司 使用双模式相位频率检测器的锁相环
JP4260034B2 (ja) * 2004-01-30 2009-04-30 三洋電機株式会社 クロック生成方法及びクロック生成装置
US20070285067A1 (en) * 2004-03-04 2007-12-13 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Methods And Apparatus For Electric Supply
US7693247B2 (en) * 2005-09-26 2010-04-06 Infineon Technologies Ag Phase locked loop having reduced inherent noise
US7545900B2 (en) * 2005-11-15 2009-06-09 Lsi Corporation Low jitter and/or fast lock-in clock recovery circuit
JP4232120B2 (ja) * 2006-12-22 2009-03-04 日本電気株式会社 Ｐｌｌ回路及びディスク装置
TWI372522B (en) * 2007-01-10 2012-09-11 Mstar Semiconductor Inc Clock generator and associated self-test and switching-control method
US8040994B1 (en) * 2007-03-19 2011-10-18 Seagate Technology Llc Phase coefficient generation for PLL
KR100944497B1 (ko) * 2007-06-25 2010-03-03 삼성전자주식회사 디지털 주파수 검출기 및 이를 이용한 디지털 ｐｌｌ
CN101677236B (zh) * 2008-09-19 2013-02-13 阿尔特拉公司 用于调整反馈时钟信号的数字环路滤波器和方法
JP5011559B2 (ja) * 2008-10-03 2012-08-29 古野電気株式会社 基準信号発生装置
CN104330966B (zh) * 2014-10-22 2017-02-08 中国人民解放军信息工程大学 多模高精度时间、频率标准设备
CN107005243B (zh) * 2014-10-23 2019-06-25 美国莱迪思半导体公司 具有次谐波锁定阻止功能的锁相环
JP6720672B2 (ja) * 2016-04-25 2020-07-08 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
DE102016115657A1 (de) * 2016-08-23 2018-03-01 Infineon Technologies Ag Phasenregelkreis
CN110166047B (zh) * 2019-04-29 2020-11-24 潍坊歌尔微电子有限公司 一种锁相回路电路及数字运算系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4929918A (en) 1989-06-07 1990-05-29 International Business Machines Corporation Setting and dynamically adjusting VCO free-running frequency at system level
KR950007435B1 (ko) * 1991-10-25 1995-07-10 삼성전자주식회사 클럭 복원 회로
EP0590323B1 (de) 1992-10-02 1999-06-02 Siemens Schweiz AG Filter zur Einstellung der Bandbreite eines Regelkreises
US5381116A (en) 1993-12-13 1995-01-10 Motorola, Inc. Method and apparatus for performing frequency tracking in an all digital phase lock loop
US5572558A (en) 1994-11-17 1996-11-05 Cirrus Logic, Inc. PID loop filter for timing recovery in a sampled amplitude read channel
AUPM972594A0 (en) * 1994-11-28 1994-12-22 Curtin University Of Technology Steered frequency phase locked loop
KR970003097B1 (ko) * 1994-12-02 1997-03-14 양승택 다단 제어구조를 갖는 고속 비트동기 장치
KR0157569B1 (ko) * 1995-10-07 1998-11-16 김광호 심볼클럭 복원장치
US5646968A (en) * 1995-11-17 1997-07-08 Analog Devices, Inc. Dynamic phase selector phase locked loop circuit
JPH1028050A (ja) * 1996-07-11 1998-01-27 Fujitsu General Ltd Ｐｌｌ回路
US5818304A (en) * 1997-03-20 1998-10-06 Northern Telecom Limited Phase-locked loop

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004007588B4 (de) * 2004-02-17 2016-01-21 Michael Gude Frequenzgenerator mit digital einstellbarer Frequenz

Also Published As

Publication number Publication date
DE60007679D1 (de) 2004-02-19
KR100438631B1 (ko) 2004-07-03
JP2000278124A (ja) 2000-10-06
TW465192B (en) 2001-11-21
ATE257986T1 (de) 2004-01-15
KR20010006861A (ko) 2001-01-26
CN1207847C (zh) 2005-06-22
US6351164B1 (en) 2002-02-26
EP1039640A1 (de) 2000-09-27
EP1039640B1 (de) 2004-01-14
CN1269640A (zh) 2000-10-11

Similar Documents

Publication Publication Date Title
DE60007679T2 (de) PLL Schaltkreis
DE102014108762B4 (de) Eine Schaltung, ein Zeit-zu-Digital-Wandler, eine integrierte Schaltung, ein Sender, ein Empfänger und ein Sende-Empfangs-Gerät
DE102006052873B4 (de) Filter-Schaltungsanordnung
DE19882089B4 (de) Verstärker zur kontinuierlichen schmalbandigen Signalverstärkung mit hohem Verstärkungsfaktor und Verstärkungsverfahren
DE3841512A1 (de) Takthalteschaltung
DE60031737T2 (de) Frequenzregelkreis
DE4498745B4 (de) Funkfrequenztransceiver und Verfahren zum Betrieb desselben
DE102007006194A1 (de) Adaptiver Zyklus-Verrutscht-Detektor zur Erfassung eines entriegelten Zustands bei Phasenregelschleifenanwendungen
DE112016001357T5 (de) Hybrid-Phasenregelkreis mit breitem Einrastbereich
DE69737801T2 (de) Phasenregelkreisschaltung
DE102004021224B4 (de) Frequenzmultiplikatorvorstufe für gebrochen-N-phasenarretierte Schleifen
DE602004010336T2 (de) Digitale Phasenregelschleife
DE3920685C2 (de) Schaltungsanordnung zur selbsttätigen Einstellung der Frequenz eines FM-Empfängers
DE102007001148A1 (de) Phasenregelschleife zum schnellen Einregeln und darauf bezogenes Verfahren
DE102007027331B4 (de) Phasenregelkreis mit zweistufiger Steuerung
DE102008045042B4 (de) Regelschleifensystem
EP0974196B1 (de) Digitale afc-einstellung durch reziproke dds
DE102013005055A1 (de) Erzeugen einer abgestimmten Frequenzausgabe aus einem Signalgenerator
DE19635891C2 (de) Empfänger
DE102004050411B4 (de) Modulator mit geregelter Übertragungsbandbreite und entsprechendes Verfahren zum Regeln der Übertragungsbandbreite
DE60023833T2 (de) Phasenregelkreisschaltung mit einer ladungspumpe
DE10251315A1 (de) Automatische Mittenfrequenzabstimmung eines spannungsgesteuerten Oszillators
DE60206105T2 (de) Verfahren und Anordnung zur Verbesserung des Einrastens eines Frequenzsynthetisierers durch Reduzierung von Zyklussprüngen
DE2913172B2 (de) Empfänger für hochfrequente elektromagneitsche Schwingungen mit einer Frequenznachregelung
EP0630129A2 (de) Verfahren zur Erzeugung eines synchronisierten Taktes mit einer Schaltungsanordnung für einen regelbaren Oszillator

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee