CN1207847C - 锁相环电路 - Google Patents

锁相环电路 Download PDF

Info

Publication number
CN1207847C
CN1207847C CNB001048031A CN00104803A CN1207847C CN 1207847 C CN1207847 C CN 1207847C CN B001048031 A CNB001048031 A CN B001048031A CN 00104803 A CN00104803 A CN 00104803A CN 1207847 C CN1207847 C CN 1207847C
Authority
CN
China
Prior art keywords
frequency
signal
oscillation
output signal
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001048031A
Other languages
English (en)
Other versions
CN1269640A (zh
Inventor
吉江一明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1269640A publication Critical patent/CN1269640A/zh
Application granted granted Critical
Publication of CN1207847C publication Critical patent/CN1207847C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1077—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the phase or frequency detection means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

时间短且稳定的PLL。在由分频器2对VC07的振荡信号进行分频之后，将其输入到相位比较器3中。由相位比较器3控制分频器2与参考信号的相位差，通过由环形滤波器4使相位误差平坦化，可得到相位误差信号。另外，还把VC07的振荡信号输入到频率检测器9中，检测是否进入了规定值或规定范围，根据其检测结果，输出频率误差信号。在对频率误差信号及相位误差信号进行了加法运算之后，将其作为控制信号输入到VC07中，来控制振荡频率。

Description

锁相环电路
技术领域
本发明涉及例如作为再生与数字电视的基带信号等数字信号同步的时钟的电路来使用的，优选的PLL电路。
背景技术
近年来，在电视和广播等的无线电广播中，开发了数字数据的收发新技术，通过卫星的数字电视广播和在一部分国家中的地面数字电视广播，已经实用化了。在对这样的数字电视的数字数据进行解调时，必须利用与数字数据同步的时钟来进行解调。因此，在数字解调电路中，具备时钟再生电路，用来再生在数字数据中所包含的时钟。一般来说，如图3所示，这样的时钟再生电路由以数字数据作为参考信号的PLL(锁相环)电路构成。再者，利用再生时钟来进行解调并不局限于数字电视信号，可以说，是数字解调的总体。
在图3中，首先，从可根据控制电压来控制其振荡频率的VCOX(电压控制型晶体振荡器)1发生振荡信号，由分频器2对该振荡信号进行分频。其后，由相位比较器3来检测参考信号、与VCX01的分频输出信号的相位差，输出对应于相位差的数字信号。由环形滤波器4把相位比较器3的输出数据平坦化，并将其输入到脉冲宽度调制(PWM)电路5中。
PWM电路5根据环形滤波器4的输出数据，发生PWM脉冲。PWM电路5根据环形滤波器4的输出数据，输出具有『H』及『L』电平比的脉冲。PWM脉冲是频率恒定的脉冲，但是，『H』电平的宽度与『L』电平的宽度之比、即占空比，根据输入数据而发生变化。例如，在环形滤波器4的输出数据大的情况下，PWM脉冲的『H』电平的宽度变宽，占空比变大。相反，在环形滤波器4的输出数据小的情况下，PWM脉冲的『L』电平的宽度变宽，占空比变小。
把PWM脉冲输入到LPF(低通滤波器)6中，LPF6通过除去PWM脉冲的高频分量、并加以平滑，来进行数一模变换。如果PWM脉冲的占空比大，则LPF6的输出电平变高，还有，如果PWM脉冲的占空比小，则LPF6的输出电平变低。把LPF6的输出信号施加到VCX01上，根据LPF6的输出信号来控制VCX01的振荡频率。
在图3的电路中，VCX01是由相位比较器3根据参考信号与VCX01的输出信号的相位误差来控制的，以使得VCX01的振荡频率实质上与参考信号的频率一致的方式来控制PLL电路。
在图3的PLL电路中，由于以高精度来设定振荡频率，故作为振荡器使用了VCXO。由于VCXO需要石英振子或变容二极管，故在把图3的电路集成化方面，是不理想的。还有，在卫星数字电视广播等中，由于基带传送速度随国家和地区而不同，故在使用可变频率范围窄的VCXO时，需要对每一个目的地来改变石英振子。
为了消除上述不良情况，使用可变频率范围宽的VCO(电压控制振荡器)，使用一个VCO就能与全部目的地对应。但是，存在下述问题，为了使VCO的可变频率范围宽而引起PLL的引入时间变长，或者，由于制造上的工艺离散性而引起VCO本身的振荡频率偏离，由此，使得PLL不能引入。
发明内容
在本发明的根据振荡频率信号与输入信号的相位误差对振荡频率信号进行控制的PLL电路中，其特征在于：具备根据上述振荡频率信号及基准信号来检测振荡频率的误差的频率检测器，根据频率检测器的输出信号来补正振荡频率。
其特征在于，至少具备：电压控制型振荡器；相位比较器，检测输入信号、与电压控制型振荡器的输出振荡信号的相位差；环形滤波器，根据上述相位差输出控制上述电压控制型振荡器的频率用的信号；以及加法器，对上述频率检测器及环形滤波器的输出信号进行加法运算。
其特征在于，上述频率检测器特别由下列部分构成：第1计数器，对上述电压控制型振荡器的输出信号的频率进行计数；比较器，检测该第1计数器的计数值是大于、小于、还是等于规定值或规定的范围；以及加减计器，根据该比较器的检测结果，进行加计数或减计数，把上述加减计数器的计数值作为上述频率检测器的输出信号。
其特征在于，还具备：第1乘法器，对上述环形滤波器的输出信号及第1系数进行乘法运算；以及第2乘法器，对上述频率检测器的输出信号及第2系数进行乘法运算。
其特征在于，进而具备：第1计数器，对上述电压控制型振荡器的输出信号的频率进行计数；以及比较器，检测该第1计数器的计数值等于规定值或规定的范围的情况，如果该比较器的检测结果持续了规定时间以上，则发生表示PLL电路已锁定的情况的锁定检测信号。
按照本发明，利用频率检测器来检测振荡频率的误差，根据该误差，对振荡频率进行粗调。另外，根据振荡频率信号与输入信号的相位误差，对振荡频率进行微调。
附图说明
图1为示出本发明的实施例的框图；
图2为示出图1的频率检测器9的具体例的框图；以及
图3为示出现有例的框图。
具体实施方式
图1为示出本发明的实施例的图，7为根据控制信号对其振荡频率进行控制的VCO(电压控制振荡器)，8为发生固定频率的基准信号的基准信号发生器，9为频率检测器，根据VC07的振荡信号及基准信号，来检测VC07的振荡频率与所希望的频率之误差，10为CPU，输出在利用频率检测器9对误差频率进行检测时成为目标的频率、以及系数α和β，11为根据系数α使环形滤波器4的输出数据衰减的第1乘法器，12为根据系数β使频率检测器9的输出数据衰减的第2乘法器，13为对第1及第2乘法器11及12的输出数据进行加法运算的加法器。再有，图1中，对于与现有例相同的电路标以相同的符号，省略其说明。
在图1的PLL电路中，具备通过相位比较器3的相位系统环和通过频率检测器9的频率系统环。由加法器13对作为相位系统环的相位误差信号的环形滤波器4的输出数据、和作为频率系统环的频率误差信号的频率检测器9的输出数据进行加法运算。把加法器13的输出数据施加到PWM电路5上，输出根据该输出数据的大小而设定了占空比的PWM脉冲。由LPF6把PWM脉冲模拟变换成为控制信号，根据控制信号来调整VC07的振荡频率。
在由分频器2对VC07的振荡信号进行分频之后，将其输入到相位比较器3中。由相位比较器3控制分频器2与参考信号的相位差，通过由环形滤波器4使相位误差平坦化，可得到相位误差信号。因此，由相位系统环对VC07的振荡频率进行控制，以使VC07的振荡信号与参考信号的相位一致。
另外，还把VC07的振荡信号输入到频率检测器9中。在频率检测器9中，以基准信号发生器8的基准信号为基准，对VC07的振荡频率进行计测，并检测所计测的振荡频率是否进入了由CPU10设定的规定值或规定范围。如果所计测的振荡频率不在规定值或规定范围内，则由频率检测器9输出对VC07进行控制用的数字数据，以使VC07的振荡频率进入规定值或规定范围内。更新作为频率误差信号的数字数据，一直到VC07的振荡频率进入规定值及规定范围内。其后，如果VC07的振荡频率进入规定值或规范内，频率检测器9就把在该瞬间的数字设定为固定值。因而，由频率系统环对VC07进行控制，以使VC07的振荡频率进入规定值或规定范围内。
如上所述，由相位系统环对VC07的振荡频率进行微调，由频率系统环对VC07的振荡频率进行粗调。由于由频率系统环来粗调VC07的振荡频率，故可在短时间内实现PLL的引入。另外，由于当VC07的振荡频率进入规定值或规定范围内时把频率误差信号固定，故其后由相位系统环来控制PLL，由此，可达到稳定了的PLL引入，同时，可减少跳动。
再有，通过在第1及第2乘法器11及12中使相位系统环及频率系统环的各误差信号衰减到适当的电平，可把PLL的特性设定成所希望的特性。另外，由于系数α和β由CPU10来设定，故可简单地变更PLL的特性。
图2为示出图1的频率检测器9的具体例的图。21为可编程序分频器，根据由CPU10设定的分频值n对VC07的振荡信号fvco进行分频，22为第1计数器，具有输入可编程序分频器21的输出的允许端子，以允许期间的基准信号fck作为时钟，进行计数。如果振荡信号fvco的频率高，则允许期间变短，第1计数器22的计数值CNT1变小，反之，如果振荡信号fvco的频率低，则计数值CNT1变大。因此，可根据计数值CNT1来判别振荡频率fvco的频率高低。
23为把第1计数器22的计数值CNT1与规定范围进行比较的第1比较器，规定范围根据由CPU10输入的目标值TGT及频率范围RNG1来确定，将下限值设定为TGT-RNG1，另外，将上限值设定为TGT+RNG1。24为加减计数器，根据第1比较器23的比较结果，进行加或减计数，将其计数值作为频率误差信号而输出。加减计数器24在计数值CNT1比上限值大的情况下，进行减计数，在计数值CNT1比下限值小的情况下，进行加计数，而且，如果进入下限值与上限值的范围内，则保持该计数值。
因而，如果振荡频率fvco高，就更新成频率误差信号变大的方向，控制成vco7的振荡频率fvco变低的方向，如果振荡频率fvco低，就更新成频率误差信号变小的方向，控制成vco7的振荡频率fvco变高的方向。如果振荡频率fvco进入规定范围内，就把频率误差固定，结束利用图1的PLL电路的频率系统环的频率控制。
在图2中，可任意地设定频率范围RNG1。通过减小频率范围RNG1，可以利用频率系统环使VC07的振荡频率收敛到窄范围内。由此，可缩短PLL的引入时间。另外，即使由于电源电压及温度的变动，还有，时间变化使VC07的振荡频率发生变动，也可以利用频率检测器9来补正VC07的振荡频率。
可是，由于第1计数器22的计数值CNT1相当于每1/(fvco/n)周期的基准信号fck之个数，该个数等于每1秒钟的基准信号个数之比，故可将这一关系示为下式：
[式1]
          CNT1：1/(fvco/n)≈fck：1秒
成为：    fvco/n≈fck/CNT1               ......(1)
如果进而把式(1)对计数值CNT1进行变形，则成为：
[式2]
          CNT1≈fck·n/fvco              ......(2)
在将要把分频值n及基准信号的频率固定于某值时，可得到在想要得到所希望的振荡频率fvco的情况下的计数值CNT1。可根据该计数值CNT1，来设定目标值TGT及频率范围RNG1。
另外，如果把式(1)对振荡频率fvco进行变形，则成为：
[式3]
         fvco≈fck·n/CNT1               ......(3)
如上所述，由于根据计数值CNT1来设定目标值TGT，故通过变更基准信号频率fck、目标值TGT及分频值n，可任意设定振荡频率fvco。因此，可以使用通用的vco。由于即使基准频率fck进而是固定的，也可以利用分频值n式目标值TGT而任意地变更振荡频率fvco，故在图1的基准信号发生电路8中，可以使用通用的振子，同时，也可以兼用可在其它组件中使用的振子。
图2中，还示出了对图1的PLL电路的锁定进行检测的电路。即使由频率系统环来控制VC07的振荡频率，图1的PLL也不一定锁定。如果PLL锁定了，则利用VC07的振荡频率在规定的时间以上进入了非常窄范围内的情况，来检测锁定。
图2中，25为把第1计数器22的计数值CNT1与规定范围进行比较的第2比较器，规定范围根据由CPU10输入的目标值TGT及频率范围RNG2来确定，将下限值设定为TGT-RNG2，另外，将上限值设定为TGT+RNG2。如果计数值CNT1进入TGT±RNG2的范围内，则由第2比较器25输出允许信号。26为第2计数器，对第2比较器25的允许信号期间的基准信号fck进行计数，27为第3比较器，当第2计数器26的计数值CNT2变成阈值以上时，输出锁定检测信号。利用上述电路，可检测VC07的振荡频率在规定的时间以上进入了非常窄的范围内的情况。
再者，图2的第1及第2计数器22及26，如果在计数中允许信号的输入中断了，则自动地被复位。
按照本发明，具备相位系统环和频率系统环，由相位系统环对VCO的振荡频率进行微调，由频率系统环对VCO的振荡频率进行粗调。因此，可实现时间短且稳定的PLL的引入。

Claims (3)

1.一种PLL电路，至少具备：
电压控制型振荡器；
相位比较器，检测输入信号与所述电压控制型振荡器的输出信号的相位差；
环形滤波器，根据上述相位差输出控制上述电压控制型振荡器的频率用的信号；其特征在于，具有：
频率检测器，根据上述振荡频率信号及基准信号来检测振荡频率的误差；
第1乘法器，对上述环形滤波器的输出信号及第1系数进行乘法运算；
第2乘法器，对上述频率检测器的输出信号及第2系数进行乘法运算；以及
加法器，对上述第1和第2乘法器的输出信号进行加法运算，并输出到环形滤波器；根据频率检测器的输出信号来校正振荡频率。
2.根据权利要求1中所述的PLL电路，其特征在于，上述频率检测器包括：
第1计数器，对上述电压控制型振荡器的输出信号的频率进行计数；
比较器，检测该第1计数器的计数值是大于、小于、还是等于规定值或规定的范围；以及
加减计数器，根据该比较器的检测结果，进行加计数或减计数，
把上述加减计数器的计数值作为输出信号。
3.根据权利要求1中所述的PLL电路，其特征在于，还具备：
第1计数器，对上述电压控制型振荡器的输出信号的频率进行计数；以及
比较器，检测该第1计数器的计数值等于规定值或规定的范围，
如果该比较器的检测结果持续了规定时间以上，则产生表示PLL电路已锁定的锁定检测信号。
CNB001048031A 1999-03-26 2000-03-27 锁相环电路 Expired - Fee Related CN1207847C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11083778A JP2000278124A (ja) 1999-03-26 1999-03-26 Ｐｌｌ回路
JP83778/1999 1999-03-26

Publications (2)

Publication Number Publication Date
CN1269640A CN1269640A (zh) 2000-10-11
CN1207847C true CN1207847C (zh) 2005-06-22

Family

ID=13812085

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001048031A Expired - Fee Related CN1207847C (zh) 1999-03-26 2000-03-27 锁相环电路

Country Status (8)

Country Link
US (1) US6351164B1 (zh)
EP (1) EP1039640B1 (zh)
JP (1) JP2000278124A (zh)
KR (1) KR100438631B1 (zh)
CN (1) CN1207847C (zh)
AT (1) ATE257986T1 (zh)
DE (1) DE60007679T2 (zh)
TW (1) TW465192B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633621B1 (en) * 2000-03-20 2003-10-14 Motorola, Inc. Apparatus and method for synchronizing a clock using a phase-locked loop circuit
FI108688B (fi) 2000-06-30 2002-02-28 Nokia Corp Menetelmä ja järjestely taajuuden asettamiseksi
EP1382172B1 (en) * 2001-03-30 2008-10-15 M&FC Holding, LLC Enhanced wireless packet data communication system, method, and apparatus apllicable to both wide area networks and local area networks
JP3555883B2 (ja) * 2001-06-08 2004-08-18 日本電気株式会社 クロック再生方法及び受信クロック生成装置
JP3637014B2 (ja) 2001-11-21 2005-04-06 日本電気株式会社 クロック同期はずれ検出回路及びそれを用いた光受信装置
CN100403672C (zh) * 2002-08-26 2008-07-16 联发科技股份有限公司 使用双模式相位频率检测器的锁相环
JP4260034B2 (ja) * 2004-01-30 2009-04-30 三洋電機株式会社 クロック生成方法及びクロック生成装置
DE102004007588B4 (de) * 2004-02-17 2016-01-21 Michael Gude Frequenzgenerator mit digital einstellbarer Frequenz
WO2005086705A2 (en) * 2004-03-04 2005-09-22 Arizona Board Of Regents For And On Behalf Of Arizona State University Methods and apparatus for electric supply
US7693247B2 (en) * 2005-09-26 2010-04-06 Infineon Technologies Ag Phase locked loop having reduced inherent noise
US7545900B2 (en) * 2005-11-15 2009-06-09 Lsi Corporation Low jitter and/or fast lock-in clock recovery circuit
JP4232120B2 (ja) * 2006-12-22 2009-03-04 日本電気株式会社 Ｐｌｌ回路及びディスク装置
TWI372522B (en) * 2007-01-10 2012-09-11 Mstar Semiconductor Inc Clock generator and associated self-test and switching-control method
US8040994B1 (en) * 2007-03-19 2011-10-18 Seagate Technology Llc Phase coefficient generation for PLL
KR100944497B1 (ko) * 2007-06-25 2010-03-03 삼성전자주식회사 디지털 주파수 검출기 및 이를 이용한 디지털 ｐｌｌ
CN101677236B (zh) * 2008-09-19 2013-02-13 阿尔特拉公司 用于调整反馈时钟信号的数字环路滤波器和方法
JP5011559B2 (ja) * 2008-10-03 2012-08-29 古野電気株式会社 基準信号発生装置
CN104330966B (zh) * 2014-10-22 2017-02-08 中国人民解放军信息工程大学 多模高精度时间、频率标准设备
CN107005243B (zh) * 2014-10-23 2019-06-25 美国莱迪思半导体公司 具有次谐波锁定阻止功能的锁相环
JP6720672B2 (ja) * 2016-04-25 2020-07-08 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
DE102016115657A1 (de) * 2016-08-23 2018-03-01 Infineon Technologies Ag Phasenregelkreis
CN110166047B (zh) * 2019-04-29 2020-11-24 潍坊歌尔微电子有限公司 一种锁相回路电路及数字运算系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4929918A (en) 1989-06-07 1990-05-29 International Business Machines Corporation Setting and dynamically adjusting VCO free-running frequency at system level
KR950007435B1 (ko) * 1991-10-25 1995-07-10 삼성전자주식회사 클럭 복원 회로
DE59309625D1 (de) 1992-10-02 1999-07-08 Siemens Ag Filter zur Einstellung der Bandbreite eines Regelkreises
US5381116A (en) 1993-12-13 1995-01-10 Motorola, Inc. Method and apparatus for performing frequency tracking in an all digital phase lock loop
US5572558A (en) 1994-11-17 1996-11-05 Cirrus Logic, Inc. PID loop filter for timing recovery in a sampled amplitude read channel
AUPM972594A0 (en) 1994-11-28 1994-12-22 Curtin University Of Technology Steered frequency phase locked loop
KR970003097B1 (ko) * 1994-12-02 1997-03-14 양승택 다단 제어구조를 갖는 고속 비트동기 장치
KR0157569B1 (ko) * 1995-10-07 1998-11-16 김광호 심볼클럭 복원장치
US5646968A (en) * 1995-11-17 1997-07-08 Analog Devices, Inc. Dynamic phase selector phase locked loop circuit
JPH1028050A (ja) * 1996-07-11 1998-01-27 Fujitsu General Ltd Ｐｌｌ回路
US5818304A (en) * 1997-03-20 1998-10-06 Northern Telecom Limited Phase-locked loop

Also Published As

Publication number Publication date
JP2000278124A (ja) 2000-10-06
EP1039640A1 (en) 2000-09-27
KR100438631B1 (ko) 2004-07-03
CN1269640A (zh) 2000-10-11
KR20010006861A (ko) 2001-01-26
ATE257986T1 (de) 2004-01-15
DE60007679T2 (de) 2004-07-15
DE60007679D1 (de) 2004-02-19
TW465192B (en) 2001-11-21
US6351164B1 (en) 2002-02-26
EP1039640B1 (en) 2004-01-14

Similar Documents

Publication Publication Date Title
CN1207847C (zh) 锁相环电路
US8111798B2 (en) Phase synchronization circuit and receiver having the same
US8471611B2 (en) Fractional-N phase locked loop based on bang-bang detector
US20090153252A1 (en) Multi-band voltage controlled oscillator controlling module, phase locked loop utilizing which and related method thereof
EP1164701B1 (en) Fractional-N-PLL frequency synthesizer and phase error canceling method therefor
CA2309522A1 (en) Wide frequency-range delay-locked loop circuit
US20080246521A1 (en) Multiple reference frequency fractional-n pll (phase locked loop)
US11296710B2 (en) Digital subsampling PLL with DTC-based SAR phase estimation
US7932784B1 (en) Frequency and phase locked loop synthesizer
US7786773B2 (en) Phase-locked loop circuit
CN111697967A (zh) 一种自适应数字化驯服时钟的系统
CN112134558A (zh) 具有锁频环的全数字锁相环（adpll）
US5444420A (en) Numerically controlled phase lock loop synthesizer/modulator and method
US7019595B1 (en) Frequency synthesizer with automatic tuning control to increase tuning range
CN116232318A (zh) 锁相环、芯片及电子设备
US20190288695A1 (en) Three loop phase-locked loop
US6753711B2 (en) Digital summing phase-lock loop circuit with sideband control and method therefor
US10739811B2 (en) Phase locked loop using direct digital frequency synthesizer
CN107846216B (zh) 一种锁相环自校准电路
EP2302800B1 (en) Digital phase-locked loops and frequency adjusting methods thereof
US7315214B2 (en) Phase locked loop
JP2007142791A (ja) 周波数シンセサイザ
US5122762A (en) Microwave synthesizer with fractional division
US8451965B2 (en) Semiconductor integrated circuit, radio communication device and time to digital converter
CN110429935B (zh) 一种切频锁相回路及其所运用的算法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050622