FI108688B - Menetelmä ja järjestely taajuuden asettamiseksi - Google Patents
Menetelmä ja järjestely taajuuden asettamiseksi Download PDFInfo
- Publication number
- FI108688B FI108688B FI20001557A FI20001557A FI108688B FI 108688 B FI108688 B FI 108688B FI 20001557 A FI20001557 A FI 20001557A FI 20001557 A FI20001557 A FI 20001557A FI 108688 B FI108688 B FI 108688B
- Authority
- FI
- Finland
- Prior art keywords
- frequency
- divider
- vco
- controlled oscillator
- voltage
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000012937 correction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
108688
Menetelmä ja järjestely taajuuden asettamiseksi
Keksintö koskee menetelmää vaihelukittavan silmukan lukitsemiseksi silmukan taa-juusasetuksen muuttuessa. Keksintö koskee myös järjestelyä vaihelukittavan silmukan lukitsemiseksi.
5 Vaihelukittu silmukka PLL (phase locked loop) eli vaihelukko on rakenne, jossa pyritään takaisinkytkennän avulla pakottamaan ensin rakenteeseen kuuluvan oskil-lattorin taajuus samaksi kuin tulosignaalin taajuus, ja sitten vielä kyseisten kahden aaltomuodon vaiheiden erotus vakiosuuruiseksi. Jos tulosignaali on jatkuvasti vaihteleva, vaihelukko voidaan järjestää "tarttumaan" sen tiettyyn taajuuskom-10 ponenttiin. Tietoliikennetekniikassa vaihelukkoa käytetään laajasti mm. erilaisiin synkronointitarkoituksiin ja taajuussynteesiin. Jälkimmäistä tarvitaan monikanavaisissa radiolaitteissa, kuten matkaviestimissä kantoaaltotaajuuden asettamiseen kanavaa valittaessa.
Vaihelukon erilaisia piiriteknisiä toteutuksia tunnetaan hyvin suuri määrä. Kuvassa 15 1 on esimerkki tunnetusta, taajuussynteesiin käytettävästä rakenteesta. Siinä ovat vaihelukitun silmukan perusosat vaihe-eroilmaisin 110, suodin 120 jajänniteohjattu oskillaattori 130 (VCO, voltage controlled oscillator). Vaihe-eroilmaisimen ensimmäiseen tuloon R on kytketty referenssijakaja 141, jolle tuodaan ulkoisesta ·. oskillaattorista referenssikello CKref, jonka taajuus fref pysyy suurella tarkkuudella : 20 vakiona. Nimitetään referenssijakajaa jatkossa lyhyemmin vain r-jakajaksi. Sen ' · · jakoluku on m, jota vastaava lähtötaajuus on fr. Silmukka muodostuu siten, että * · f ! vaihe-eroilmaisin ohjaa varauspumppua 150, tämä suodinta 120 ja tämä jänniteohjattua oskillaattoria VCO. Edelleen VCO:n lähtösignaali viedään esijakajalle 142, tämän lähtösignaali toiselle jakajalle 144 ja tämän lähtösignaali '··' 25 vaihe-eroilmaisimen toiseen tuloon V. Nimitetään mainittua toista jakajaa jatkossa lyhyemmin vain v-jakajaksi. VCO:n taajuus on fvco, esijakajan lähtötaajuus f ja v-jakajan lähtötaajuus fv. Esijakajaan 142 ja v-jakajaan 144 liittyy lisäjakaja 143, ’ : jonka kellotulo on kytketty esijakajan lähtöön. V-jakajan jakosuhde on n ja lisä- ‘ jakajan jakosuhde on a. Nämä kolme laskuria on kytketty tunnetulla tavalla siten, 30 että esijakaja jakaa v-jakajan kierroksen kuluessa tulotaajuuttaan eräällä luvulla p lisäjakajan kellojaksomäärän n-a ajan. V-jakajan kierroksen loppuajan eli lisä-• V jakajan kellojaksomäärän a ajan esijakaja jakaa taajuutta luvulla p+1. Tällöin v- jakajan kierroksen aikana esiintyvien VCO:n jaksojen määrä on p(n-a) + (p+l)a.
2 108688
Kun lisäksi otetaan huomioon, että vaihe-eroilmaisimen tulotaajuudet fr ja fv pakotetaan yhtäsuuriksi, saadaan ^vco (pn ^ ä) fr fo + a fr.
Jälkimmäisessä lausekkeessa f0 = pn fr . Valitsemalla parametrit m, n, p ja a sopi-5 vasti, saadaan VCO:n taajuudelle haluttu alaraja f0 ja halutun suuruinen minimitaa-juusaskel fr . Luvut a ja n voidaan ladata ohjelmallisesti kyseisiin laskureihin, ja muuttaa tarvittaessa niiden avulla taajuutta.
Vaihe-eroilmaisimella 110 on kaksi lähtöä U ja D. Kun ensimmäinen tulo R on vaiheeltaan edellä toista tuloa V, lähdössä U esiintyy taajuudella fr "0"-pulsseja, 10 joiden pituus on verrannollinen tulosignaalien vaihe-eroon. Lähtö D pysyy tilassa
"0". Kun ensimmäinen tulo R on vaiheeltaan jäljessä toista tuloa V, lähdössä D
esiintyy taajuudella fr "Γ'-pulsseja, joiden pituus on verrannollinen tulosignaalien vaihe-eroon. Lähtö U pysyy tilassa "1". Lähtö U ohjaa varauspumpun 150 ylempää kytkinkomponenttia Q1 siten, että tämä päästää U-pulssin aikana kytkimen Q1 15 kanssa sarjassa olevan virtalähteen J1 virran käyttöjännitelähteen positiivisesta navasta suotimelle 120. Lähtö D ohjaa varauspumpun 150 kuvassa alempaa kytkinkomponenttia Q2 siten, että tämä päästää D-pulssin aikana kytkimen Q2 kanssa sarjassa olevan virtalähteen J2 virran suotimelta 120 maahan. Suodin 120 muodostuu kuvan 1 esimerkissä kondensaattorin Cl ja vastuksen Rl sarja- : 20 kytkennästä ja tämän sarjakytkennän rinnalla olevasta kondensaattorista C2. Suo- • V timen komponenttiarvot valitaan siten, että suotimen impedanssi taajuudella fr » · · ” ! määräytyy vain resistanssista Rl. Pienemmillä taajuuksilla kapasitanssi Cl nostaa suotimen impedanssin itseisarvoa, ja suuremmilla taajuuksilla kapasitanssi C2 pienentää suotimen impedanssin itseisarvoa. Kapasitanssien vaikutus voidaan ··.* 25 ilmaista myös siten, että ne tasoittavat varauspumpulta tulevan jännitteen muotoa.
Vaihelukon ollessa toiminnassa suotimen jännitteellä vc on tietty positiivinen taso.
,: Mainitut U-pulssit nostavat tätä jännitetasoa ja mainitut D-pulssit pienentävät sitä.
. Jännitteellä vc ohjataan oskillaattoria 130. Ohjausjännitteen nousu aiheuttaa ; ’ taajuuden fvco kasvun ja kääntäen.
30 Edellä kuvatunlaisten rakenteiden haittana on, että silmukan lukkiutuminen taa-juutta muutettaessa voi kestää liian kauan. Suurta lukkiutumisnopeutta tarvitaan ,···. esimerkiksi siirrettäessä dataa useassa eri taajuusjakokanaviin kuuluvassa aikavä lissä, jolloin kanavalta toiselle siirrytään välillä suhteellisen nopeasti. Silmukan riittämätön nopeus voi johtua rakenteeseen kuuluvan suotimen hitaudesta. Suotimen 35 nopeuttaminen taas huonontaisi silmukan kohinaominaisuuksia. Silmukan riittämä- 3 108688 tön nopeus voi toisaalta johtua siitä, että vaihe-eroilmaisimen tulotaajuus on liian pieni. Taajuuden korjaushan etenee askelittani: Kukin yksittäinen osakorjaus tapahtuu tulotaajuuden fr yhden jakson aikana tehdyn vertailun perusteella.
VCO:n taajuuden asettumisnopeutta voidaan tunnetusti suurentaa käyttämällä ns. 5 osamurtoluku-rakennetta (fractional-N). Siinä VCO:n lähtötaajuutta voidaan muuttaa askelin, jotka ovat vain tietty osa vaihe-eroilmaisimen referenssitulon taajuudesta. Referenssitulon taajuus voi tällöin olla suurempi verrattuna vastaavaan kuvan 1 mukaiseen rakenteeseen, mikä merkitsee suurempaa asettumisnopeutta. "Fractional-Ν''- rakenteen haittana on sen mutkikkuus, mikä merkitsee suhteellisen suurta tilan-10 tarvetta ja valmistuskustannusta.
Julkaisun IEEE Transactions on Consumer Electronics, Voi. 43, No 3, August 1997 artikkelissa "Fast Settling PLL Frequency Synthesizer Utilizing the Frequency Detector Method Speedup Circuit" on esitetty eräs rakenne silmukan asettumisnopeuden suurentamiseksi. Rakenteen lohkokaavio on kuvassa 2. Siinä on 15 pohjana kuvan 1 rakenteen kaltainen rakenne: R-jakaja 241, vaihe-eroilmaisin 210, varauspumppu 250, alipäästösuodin 220, jänniteohjattu oskillaattori 230 ja jakajayksikkö 240. Viimeksimainittu vastaa kuvan 1 jakajia 142, 143 ja 144. Taajuuden asettumisen nopeuttamiseksi rakenteessa on lisäksi FDMSC-yksikkö (frequency detector method speedup circuit) sekä alipäästösuotimen kytkin SWI.
: '·· 20 FDMSC-yksikön tulosignaaleja ovat samat r-jakajan ja jakajayksikön 240 ; lähtösignaalit R ja V, jotka viedään myös vaihe-eroilmaisimelle, sekä vaihe- : eroilmaisimen lähtösignaalit U ja D. FDMSC-yksikön lähtösignaaleja ovat I ·;··· varauspumpun 250 ohjaussignaalit U' ja D', r-jakajan ja jakajayksikön 240 | . * · ·. nollaussignaali, sekä kytkimen SWI ohjaussignaali. Kun silmukka on lukitustilassa, . · · ·. 25 FDMSC-yksikkö ei vaikuta sen toimintaan; varauspumpun ohjaussignaali U'= U ja D'= D. Kun taajuusasetusta muutetaan jakajayksikössä 240, FDMSC-yksikkö havaitsee signaalien R ja V taajuuksien fr ja fv eron, ja kytkee varauspumpulle vakiosuuruisen ohjauksen U' tai D' sen mukaan, kumpaan suuntaan VCO:n ·;·' taajuutta on muutettava. Vaihe-eroilmaisimen 210 lähtösignaaleilla U ja D ei siis . .. 30 tässä toimintavaiheessa ole vaikutusta silmukan toimintaan. Lisäksi FDMSC- ; yksikkö sulkee kytkimen SWI. Tämä kytkentä pienentää alipäästösuotimessa 220 .. ‘. oleellisesti sen aikavakiota, jolloin suotimen lähtöjännitteen muutosnopeus kasvaa.
Kun taajuus fv on jälleen saavuttanut taajuuden fr, FDMSC-yksikkö avaa kytkimen • · ’ SWI, palauttaa varauspumpun ohjauksen normaalitilaan sekä nollaa r-jakajan 241 ja 35 jakajayksikön 240. Tämän jälkeen vaihe-eroilmaisin antaa taas tiedon signaalien R ja V vaihe-erosta, ja silmukka lukkiutuu.
4 108588
Edellä kuvatun toiminnan mukaisesti taajuuden muutosvaiheen keston lyhentäminen kuvan 2 rakenteessa perustuu muutosvaiheessa tehtävään varauspumpun jatkuvaan ohjaukseen pulssiohjauksen sijasta ja silmukkasuotimen nopeutukseen. Rakenteen haittana on, että FDMSC-yksikkö merkitsee suhteellisen suurta laajennusta 5 silmukan logiikkaan.
Keksinnön tarkoituksena on vähentää mainittuja, tekniikan tasoon liittyviä haittoja.
I Keksinnön mukaiselle menetelmälle on tunnusomaista, mitä on esitetty itsenäisessä patenttivaatimuksessa 1. Keksinnön mukaiselle rakenteelle on tunnusomaista, mitä on esitetty itsenäisessä patenttivaatimuksessa 6. Keksinnön eräitä edullisia suori-10 tusmuotoja on esitetty muissa patenttivaatimuksissa.
Keksinnön perusajatus on, että silmukan lukkiutumisnopeutta parannetaan ko-hinaominaisuuksien kustannuksella. Kohinaominaisuuksien heikentyminen on vain hetkellistä joten sillä ei ole merkitystä rakenteen kehittämää taajuutta käytettäessä. Taajuutta muutettaessa mitataan VCO:lle määrätyn uuden taajuuden ja sen todelli-15 sen taajuuden erotus, ja VCO:ta ohjataan välittömästi tätä erotusta vastaavasti. Tämä tapahtuu seuraavasti: Referenssitaajuutta ja VCO:n taajuutta jakavat laskurit päästetään laskemaan yhtä aikaa nollasta. Tällöin vaihe-eroilmaisimen antaman ensimmäisen pulssin pituus vastaa uuden ja vanhan taajuuden erotusta. Uuden taa-juusarvon asetuksen jälkeen kytketään silmukkasuodin puhtaasti kapasitiiviseksi : '·· 20 piiriksi, jonka lähtöjännite muuttuu verrannollisena vaihe-eroilmaisimen pulssin pi-tuuteen. Silmukkaparametrit järjestetään niin, että mainitun pulssin aikana syntyvä f :jännite-ero aiheuttaa VCO:n taajuuteen suoraan oikean suuruisen muutoksen. Edellä I I t » .:kuvattu taajuudenkorjauskierros voidaan toistaa varmuuden vuoksi pari kertaa.
* * · * · ’; · · * Keksinnön etuna on, että silmukka lukkiutuu nopeammin uuteen taajuuteen verrat- '... 25 tuna tunnettuun tekniikkaan. Lisäksi keksinnön etuna on, että sen toteutus on suh teellisen yksinkertainen, ts. sen vaatima lisäpiirien määrä on suhteellisen pieni.
·'[: Seuraavassa keksintöä selostetaan yksityiskohtaisemmin. Selostuksessa viitataan oheisiin piirustuksiin, joissa t : ’ ’ [: kuva 1 esittää esimerkkiä tekniikan tason mukaisesta taajuussyntesaattorista, 30 kuva 2 esittää toista esimerkkiä tekniikan tason mukaisesta taajuussynte- saattorista, kuvat 3a,b esittävät vuokaaviona keksinnön mukaista menetelmää, kuva 4 esittää esimerkkiä keksinnön mukaisesta rakenteesta, kuva 5 esittää pulssikaaviona esimerkkiä keksinnön mukaisen rakenteen toimin- 5 108588 nasta, ja kuva 6 esittää vertailua tunnetun ja keksinnön mukaisen silmukan lukkiutumi-sesta.
Kuvat 1 ja 2 selostettiin jo tekniikan tason kuvauksen yhteydessä.
5 Kuvassa 3a on vuokaavio keksinnön mukaisesta jakajalaskurien ohjauksesta. Menetelmää voidaan soveltaa esimerkiksi kuvan 1 r-jakajaan 141 sekä esijakajaan 142, v-jakajaan 144 ja lisäjakajaan 143. Nimitetään kolmen jälkimmäisen yhdessä muodostamaa jakajaa vco-jakajaksi. Kuvan 3 vaiheessa 300 jakajat ovat laskemassa kellopulssejaan. Laskennan aikana seurataan vaiheen 301 mukaisesti, tuleeko γ-10 jakajan tai vco-jakajan kierros täyteen. Kun jommankumman kierros tulee täyteen, asetetaan ko. jakajan pakkonollaus vaiheen 302 mukaisesti. Vaiheessa 303 odotetaan, milloin toisen mainituista jakajista kierros tulee täyteen. Kun tämä tapahtuu, asetetaan myös ko. toisen jakajan pakkonollaus vaiheen 304 mukaisesti. Sitten välittömästi, vaiheessa 305, poistetaan molemmat pakkonollaukset esimerkiksi 15 referenssikelloon CKref synkronoidusta Tämän jälkeen sekä r- että vco-jakaja alkavat laskea yhtä aikaa nollasta eteenpäin. Vaihe-eroilmaisin antaa pulssin, joka alkaa ensimmäisen jakajan kierroksen täyttymisestä ja kestää toisen jakajan kierroksen täyttymiseen. Kun jakajat aloittavat laskennan edelläkuvatun menetelmän mukaisesti aina yhtä aikaa, vaihe-eroilmaisimen lähtöpulssi antaa joka ; ” 20 kierroksella erikseen tiedon tulotaajuuksien taajuuserosta. Tätä tietoa voidaan ··' · käyttää VCO:n taajuuden asettumisen nopeuttamiseen. Kuvan 1 mukaisessa raken- : teessä vaihe-eroilmaisin antaa kylläkin vaihe-erotiedon, mutta tästä ei ilmene ':" · taajuusero. VCO:n taajuus asettuu tietyllä, suhteellisen pienellä nopeudella.
, · i ·\ Kuvassa 3 b on esimerkki keksinnön mukaisen menetelmän toisesta osasta. Toiminta 25 lähtee tilanteesta 310, jossa vaihelukolle annetaan uusi taajuusasetus. Samalla nollataan r-jakaja ja vco-jakaja, vaihe 311. Vaiheessa 312 tehdään silmukkasuotimessa keksinnön kannalta olennainen muutos: Suotimen resistiivinen osa ohitetaan niin että jäljelle jää vain kapasitiivinen osa. Tällöin piirin jännite muuttuu lähes lineaarisesti, kun siihen syötetään tai siitä otetaan vakiovirtaa.
, . 30 Samalla kun suodinpiiri kytketään puhtaasti kapasitiiviseksi, suurennetaan sen jännitteen muuttumisnopeutta VCO:n ohjauksen nopeuttamiseksi. Tämä voi : *’ tapahtua suurentamalla rakenteeseen kuuluvan varauspumpun virtalähteiden virta- arvoa tai pienentämällä suodinpiirin kokonaiskapasitanssia. Vaiheessa 313 lasketaan aikaa. Kun tietty aika At on kulunut, palautetaan suodinpiiri taas 35 normaalimuotoonsa ja sen jännitteen muuttumisnopeus pienempään arvoonsa. Aika , 108588
O
At vastaa VCO:n taajuuden asettumisaikaa; se on esimerkiksi kaksi tai kolme vaihe-eroilmaisimen tulosignaalien jaksoaikaa.
Tavoitteena edellisessä on saada taajuusero korjatuksi suurimmaksi osaksi vaihe-eroilmaisimen tulosignaalien yhden jakson aikana. Tämä toteutuu, kun 5 12 / C = Af / (kv τ) , missä I2 = varauspumpun virtalähteiden virta taajuuden korjauksen aikana, C = suodinpiirin kapasitanssi,
Af = uuden ja vanhan taajuuden erotus, kv = VCO:n herkkyys (Hz/V) ja 10 τ = vaihe-eroilmaisimelta taajuusasetuksen jälkeen tulevan ensimmäisen pulssin pituus.
Kuvassa 4 on esimerkki keksinnön mukaisen vaihelukon toteutuksesta. Rakenne on muuten samanlainen kuin kuvassa 1, paitsi että siinä on lisäksi jakajien nollausyk-sikkö 445 ja suotimen kytkin SW ohjausyksikköineen SWC. Nollausyksikössä 445 15 on kolme D-"flip-floppia" ja yksi JA-portti. Ensimmäisen "flip-flopin" ffl kellotulo on kytketty r-jakajan 441 lähtöön R, D-tulo kiinteästi tilaan "1", sekä lähtö Q r-jakajan pakkonollaustuloon ja JA-portin ensimmäiseen tuloon. Toisen "flip-flopin" . ff2 kellotulo on kytketty v-jakajan 444 lähtöön V, D-tulo kiinteästi tilaan "1", sekä ’ ]' lähtö Q v-jakajan ja esijakajan 442 pakkonollaustuloihin ja JA-portin toiseen tuloon.
: 20 JA portin lähtö on kytketty kolmannen "flip-flopin" ff3 D-tuloon. "Flip-flopin" fB ·' · ·' : kellotulo on kytketty referenssioskillaattorin lähtöön CKref, ja lähtö Q ensimmäisen ‘:": ja toisen "flip-flopin" pakkonollaustuloon. Tällöin, kun r-jakajan kierros tulee täy- ; teen ja lähtö R muuttuu tilaan "1", ensimmäinen "flip-flop" asettaa r-jakajan pak- : : konollauksen. Vastaavasti, kun v-jakajan kierros tulee täyteen ja lähtö V muuttuu ti- 25 laan "1", toinen "flip-flop" asettaa v- ja esijakajien pakkonollauksen. Kun molem- *·. mat nollaukset ovat voimassa, kolmannen "flip-flopin" lähtö asetetaan tilaan "1", . mikä aiheuttaa jakajien nollauksien poistamisen. Toiminta on siis kuvan 3a mukai nen. Nollausyksikön 443 logiikka on luonnollisesti vain esimerkinomainen.
‘ ”; Suotimessa 420 on vastuksen Rl rinnalla kytkinkomponentti SW. Tämän tila
30 määräytyy kytkimen ohjausyksikön SWC lähtösignaalista S. Kun lisäjakajaan 443 \ f ja v-jakajaan 444 ladataan uudet jakoluvut a ja n, lataus asettaa myös signaalin S
• · ’ tilaan "0", jolloin kytkin SW alkaa johtaa ja suotimesta 420 tulee lähes puhtaasti kapasitiivinen. Signaalilla S ohjataan tässä esimerkissä myös varauspumpun 450 virtalähteitä Jl, J2. Kun S on tilassa "1", lähdevirralla I on eräs arvo li, ja kun 7 108688 signaali S on tilassa "0", lähdevirralla I on eräs arvo I2. Arvo I2 on suurempi kuin arvo li, minkä vuoksi VCO:n taajuus muuttuu taajuuden korjauksen aikana nopeammin kuin kuvan 1 mukaisessa rakenteessa. Lähdevirran muutos saadaan aikaan muuttamalla kytkimillä kummankin yksittäisen virtalähteen Jl, J2 rakennetta 5 tai kytkemällä niiden rinnalle toinen virtalähde. Kytkimen ohjausyksikössä SWC käynnistyy uusien jakolukujen a ja n latauksen jälkeen laskentana kun tietty määrä vaihe-eroilmaisimen tulosignaalin V jaksoja on kulunut, ohjausyksikkö SWC palaa perustilaan ohjaten kytkimen SW johtamattomaksi ja lähdevirran I pienempään arvoonsa. Toiminta on siis kuvan 3b mukainen. Ohjaussignaalin S edellä kuvattu 10 muodostus on luonnollisesti vain esimerkinomainen. Signaali S voidaan järjestää vaikka suoraan ulkoisella prosessorilla, jolloin ohjausyksikköä SWC ei tarvita lainkaan.
Kuvassa 5 on pulssikaavioesimerkki keksinnön mukaisen rakenteen toiminnasta. Siinä näkyy järjestyksessä ylhäältä alas seuraavien signaalien vaihtelu: r-jakajan 15 lähtö R, r-jakajan nollaus reset-r, v-jakajan lähtö V, v-jakajan nollaus reset-v, ja vaihe-eroilmaisimen toinen lähtö U. Kaavio alkaa hetkestä to, jolloin ulkoinen prosessori antaa vaihelukolle uuden taajuusasetuksen. Tämä aiheuttaa lisäksi jakajien nollauksen, joten jakajat lähtevät laskemaan yhtä aikaa nollasta. Ennen taajuus-asetusta silmukka on ollut lukkiutuneena, jolloin r-ja v-jakajienjaksonpituudet Tr ja • t 20 Tv ovat olleet yhtä suuret. Kuvan esimerkissä VCO:n taajuutta on määrä suurentaa, . minkä vuoksi jakosuhde pn+a muuttuu suuremmaksi. Tästä seuraa, että taajuus-
• f I
;1: (: asetuksen jälkeen, kun VCO:n ohjaus ei vielä ole muuttunut, v-jakajan jaksonpituus • · · :·: - suurempi kuin vakiona pysyvä r-jakajan jaksonpituus Tr. Kuvassa 5 tämä v-jakajan
suurempi jaksonpituus on merkitty Tvi. Ajan Tr jälkeen, hetkellä t! r-jakajan 25 lähtösignaali R muuttuu tilaan " 1", mikä aiheuttaa r-jakajan asettamisen nollatilaan kuvien 3a ja 4 selostuksen mukaisesti. Ajan Tvl kuluttua, hetkellä t2 taajuusasetuksesta v-jakajan lähtösignaali V muuttuu tilaan "1", mikä aiheuttaa v-jakajan ja esijakajan asettamisen nollatilaan. Jakajien lähtösignaalit R ja V ovat .samalla vaihe-eroilmaisimen tulosignaaleja. Koska referenssisignaalin R reuna ,,· 30 esiintyy ennen kuin toisen tulosignaalin V reuna, vaihe-eroilmaisimen lähtöön U
'* muodostuu pulssi. Tämä alkaa signaalin R etureunasta ja päättyy signaalin V
’ ..: etureunaan. Ensimmäisen U-pulssin pituus τ( on siis erotus Tvr Tr. Merkitään: \; VCO:n taajuus ennen muutosta = fj · ‘ VCO:n taajuus muutoksen jälkeen = fj 35 fj - fi = Af Tällöin saadaan U-pulssin pituudelle: 8 108688 τ. = Af/(fj · fr)
Pulssin pituus Xi on siis verrannollinen haluttuun taajuuden muutokseen. Lisäksi se riippuu VCO:n taajuudesta ennen taajuuden vaihtoa. Tämän vuoksi silmukan analogiset osat mitoitetaan niin, että ohjaus on tarkimmillaan VCO:n taajuuden vaihtelu-5 alueen keskellä.
Kun myös v-jakaja on asetettu nollatilaan, molemmat jakajat vapautetaan ja ne alkavat taas laskea samanaikaisesti nollasta. Ajan Tr kuluttua, hetkellä t3 r-jakajan kierros tulee toisen kerran täyteen ja sen lähtösignaali R muuttuu tilaan "1". Erään ajan Tv2 kuluttua jakajien toisen nollauksen päättymisestä, hetkellä L v-jakajan kier-10 ros tulee täyteen ja sen lähtösignaali V muuttuu tilaan "1". Ennen näitä jaksoja oli VCO:n ohjausjännitettä nostettu lineaarisesti U-pulssin keston Tj ajan, mikä oli suu- i rentanut VCO:n taajuutta. Tämän vuoksi aika Tv2 on pienempi kuin aika Tvj. Kuvan 5 esimerkissä erotus Tv2- Tr = x2 on enää pieni osa ajasta Xj. Tämä merkitsee, että jakajien lähtötaajuuksien fr ja fv ero on melkein kokonaan hävinnyt. Pulssin x2 aika-15 na tapahtuva taajuuden korjaus poistaa taajuuseron käytännöllisesti katsoen kokonaan. Ihannetapauksessa taajuusero häviää jo ensimmäisen vaihe-eroilmaisimen antaman pulssin jälkeen.
Jos taajuusasetuksessa jakosuhde pn+a muutetaan pienemmäksi, v-jakajan kierros ·. täyttyy ennen kuin r-jakajan kierros. Tällöin vaihe-eroilmaisin antaa taajuuserotuk- ; ,·, 20 seen verrannollisen D-pulssin, mikä aiheuttaa VCO:n ohjausjännitteen pienenemi-* · J' V sen ja taajuuden fvco laskun.
1 * » * * · ·
Kuva 6 esittää VCO:n taajuuden asettumista keksinnön mukaisessa ja tunnetussa I vaihelukossa. Aikamerkinnät to...t4 vastaavat kuvan 5 aikamerkintöjä. Kuvaaja 61 vastaa kuvan 5 pulssikaaviota. VCO:n taajuus on fj hetkellä t0 ja myös siitä eteen-25 päin hetkeen ti. Aikavälillä tr t2 taajuus fvco kasvaa lähelle määrättyä uutta arvoaan ." ·. fj. Aikavälin t2-13 taajuus fvco pysyy muuttumattomana, kun taajuusvirhettä mitataan , ·*, r- ja vco-jakajien sekä vaihe-eroilmaisimen avulla. Aikavälillä t3-14 taajuus fvco kas vaa tässä esimerkissä hiukan määräarvonsa yläpuolelle, ja seuraavalla korjauskerral-; '*· la, hetkellä t5 se asettuu suurella tarkkuudella määräarvoonsa fj. Sen jälkeen keksin- :,,, · 30 nön mukaisen vaihelukon suodin voidaan palauttaa normaalimuotoonsa.
*
* » I
Kuvaaja 62 näyttää VCO:n taajuuden tyypillisen muuttumisen tunnetussa * ·..: vaihelukossa. Taajuus lähestyy määräarvoaan suhteellisen hitaasti silmukan kohina- ja stabiliusvaatimuksista johtuvan mitoituksen vuoksi. Taajuuden muutos 9 108688 jatkuu määräarvon saavutuksen jälkeen, ja lähestyy sitten sitä uudelleen ylhäältä päin. Lopullinen asettuminen tapahtuu vasta useiden heilahtelujen jälkeen.
Kuvaaja 61 suhteessa kuvaajaan 62 näyttää keksinnöllä saavutettavan edun, kun sitä sovelletaan tavalliseen vaihelukolla toteutettuun taajuussyntesoijaan. Kuvan 2 mu-5 katsella tunnetulla rakenteella on päästävissä samaa luokkaa olevaan tulokseen kuin esillä olevalla keksinnöllä. On kuitenkin huomattava, että kuvan 2 rakenteessa toteutustapa poikkeaa esillä olevasta keksinnöstä: Siinä silmukkasuotimen rajataajuutta suurennetaan kytkimellä suotimen nopeuttamiseksi. Esillä olevassa keksinnössä suodin muutetaan kapasitiiviseksi piiriksi siten, että VCO:n ohjausjännite muuttuu 10 ohjauspulssin aikana lineaarisesti ja suoraan taajuuseroa vastaavasti. Lisäksi kuvan 2 rakenteessa suhteellisen laajalla lisälogiikalla (FDMSC) seurataan, koska VCO:n taajuus on saavuttanut määräarvonsa. Koko tämän seurannan ajan pidetään suotimen ohjaus asetettuna. Esillä olevassa keksinnössä taajuusero mitataan heti uuden taajuusasetuksen jälkeen suurimmalta osin rakenteeseen muutenkin kuuluvan logii-15 kan avulla, ja VCOrlle annetaan sitten mittaustulosta vastaava ohjauspulssi.
Edellä on kuvattu keksinnön periaatetta ja erästä sen mukaista rakennetta. Keksintö ei rajoitu juuri siihen. Vaihelukon perusrakenne voi vaihdella monelta osin. Myös keksinnön mukainen toiminta voidaan toteuttaa erilaisilla piiriratkaisuilla. Keksin-, nöllistä ajatusta voidaan soveltaa eri tavoin itsenäisten patenttivaatimusten asetta- ; " 20 missä rajoissa.
» « · ! · · • « # · * 1 · » » · » 1 » · '•II· • · * < · • · : 1 · li» * t « * · • · * · · ♦ » · I · » » I · - » * * » «
• t I
I · • ' I · » i 1 1 * « 1 I »
Claims (13)
10 1 08588
1. Menetelmä taajuuden asettamiseksi vaihelukittavassa silmukassa, joka käsittää järjestyksessä referenssijakajan referenssitaajuuden pienentämiseksi, vaihe-eroilmaisimen, varauspumpun, suotimen, jänniteohjatun oskillaattorin ja ohjel- 5 moitavan vco-jakajan jänniteohjatun oskillaattorin kehittämän taajuuden pienentämiseksi, jossa menetelmässä - verrataan referenssijakajan ja vco-jakajan antamien signaalien vaiheita, - käsitellään mainitun vertailun tuottamaa signaalia ja - ohjataan mainittua oskillaattoria edellä mainitun käsittelyn tuottamalla signaalilla, 10 sekä - nollataan referenssijakaja ja vco-jakaja uuden taajuusasetuksen tapahduttua ohjelmoitavaan vco-jakajaan, tunnettu siitä, että uuden taajuusasetuksen tapahduttua referenssijakajan ainakin ensimmäisen jakson aikana - mitataan jänniteohjatulle oskillaattorille asetetun taajuuden ja sen todellisen taa-15 juuden erotus, ja - muutetaan jänniteohjatun oskillaattorin ohjausjännitettä verrannollisesti saatuun taajuuserotukseen olennaisesti tätä vastaavalla määrällä.
2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että mainitun taa-juuserotuksen mittaamiseksi * '' 20 - asetetaan (302; 304) referenssijakajan pakkonollaus sen lähtösignaalin tilan muu- :.: : tuttua kyseisen jakajalaskurin kierroksen täyttyessä, :.· j - asetetaan (302; 304) vco-jakajan pakkonollaus sen lähtösignaalin tilan muututtua : · ’: kyseisen jakajalaskurin kierroksen täyttyessä ja | - poistetaan (305) mainitut pakkonollaukset kun sekä referenssi- että vco-jakaja on 1*4· ; ; 25 nollattuna.
3. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että jänniteohja-‘: tun oskillaattorin ohjausjännitteen muuttamiseksi mainittuun taajuuserotukseen ver- rannollisesti muutetaan (312) mainittu suodin piiriksi, jonka jännite muuttuu olen-: . naisen lineaarisesti tasavirran esiintyessä piiriin tai piiristä pois. » « ♦ ' · ·' 30 4. Patenttivaatimuksen 1 ja 3 mukainen menetelmä, tunnettu siitä, että jännite- ohjatun oskillaattorin ohjausjännitteen muuttamiseksi olennaisesti mainittua taa- ·. juuserotusta vastaavaalla määrällä suurennetaan (312) mainitun lineaariseksi muute tun suodinpiirin jännitteen muuttumisnopeutta. li 1 08 688
5. Patenttivaatimuksen 4 mukainen menetelmä, tunnettu siitä, että suodinpiirin jännitteen muuttumisnopeuden suurentamiseksi suurennetaan mainitun varaus-pumpun virtalähteiden virtaa.
6. Järjestely taajuuden asettamiseksi vaihelukittavassa silmukassa, joka käsittää 5 järjestyksessä referenssijakajan (441) referenssitaajuuden pienentämiseksi, vaihe- eroilmaisimen (410), varauspumpun (450), suotimen (420), jänniteohjatun oskillaattorin (430) ja ohjelmoitavan vco-jakajan (442, 443, 444) jänniteohjatun oskillaattorin kehittämän taajuuden pienentämiseksi, sekä välineet referenssijakajan ja vco-jakajan nollaamiseksi uuden taajuusasetuksen tapahduttua ohjelmoitavaan vco-10 jakajaan,tunnettu siitä, että se käsittää välineet jänniteohjatulle oskillaattorille asetetun taajuuden ja sen todellisen taajuuden erotuksen mittaamiseksi referenssijakajan yksittäisen jakson aikana, sekä välineet jänniteohjatun oskillaattorin ohjausjän-nitteen muuttamiseksi verrannollisesti saatuun taajuuserotukseen olennaisesti tätä vastaavalla määrällä.
7. Patenttivaatimuksen 6 mukainen järjestely, tunnettu siitä, että mainitut väli neet taajuuserotuksen mittaamiseksi käsittävät mainitut referenssijakajan, ohjelmoitavan vco-jakajan ja vaihe-eroilmaisimen, sekä lisäksi referenssijakajan ja vco-jakajan nollausyksikön (445).
8. Patenttivaatimuksen 7 mukainen järjestely, tunnettu siitä, että mainitussa re-; 20 ferenssijakajan ja vco-jakajan nollausyksikössä on ensimmäinen muistielin (ffl) re- : ferenssijakajan pakkonollauksen asettamiseksi referenssijakajan lähtösignaalin (R) ...,: tilan muututtua sen kierroksen täyttyessä, toinen muistielin (ff2) vco-jakajan pak- ... konollauksen asettamiseksi vco-jakajan lähtösignaalin (V) tilan muututtua sen kierii; roksen täyttyessä, sekä piiri (&, ff3) ensimmäisen ja toisen muistielimen mainittujen • · ’ · · · ’ 25 asetusten poistamiseksi kun sekä referenssi- että vco-jakaja on nollattuna. :"': 9. Patenttivaatimuksen 6 mukainen järjestely, tunnettu siitä, että mainitut väli- . neet jänniteohjatun oskillaattorin ohjausjännitteen muuttamiseksi mainittuun taa- ♦ · · juuserotukseen verrannollisesti käsittävät mainitun suotimen olennaisesti kapasitii-·’ " viseksi piiriksi (Cl, C2) muuttavan ensimmäisen kytkimen (SW) suotimen resistii- 30 visen osan (Rl) rinnalla.
10. Patenttivaatimuksen 6 mukainen järjestely, tunnettu siitä, että mainitut väli-' · · · ’ neet jänniteohjatun oskillaattorin ohjausjännitteen muuttamiseksi olennaisesti mai nittua taajuuserotusta vastaavaalla määrällä käsittävät kytkinpiirin mainitun varaus-pumpun lähdevirtojen muuttamiseksi. 12 1 08688
11. Patenttivaatimusten 6, 9 ja 10 mukainen järjestely, tunnettu siitä, että mainitut välineet jänniteohjatun oskillaattorin ohjausjännitteen muuttamiseksi verrannollisesti saatuun taajuuserotukseen olennaisesti tätä vastaavalla määrällä käsittävät lisäksi mainitun ensimmäisen kytkimen ja mainitun kytkinpiirin ohjausvälineet, jotka on 5 järjestetty uuden taajuusasetuksen tapahduttua sulkemaan ensimmäinen kytkin ja ohjaamaan mainitut lähdevirrat suuremmiksi, sekä määrätyn ajan kuluttua uudesta taajuusasetuksesta avaamaan ensimmäinen kytkin ja ohjaamaan mainitut lähdevirrat jälleen pienemmiksi.
12. Patenttivaatimuksen 11 mukainen järjestely, tunnettu siitä, että mainitut en-10 simmäisen kytkimen ja kytkinpiirin ohjausvälineet käsittävät logiikkayksikön (425).
13. Patenttivaatimuksen 11 mukainen järjestely, tunnettu siitä, että mainitut ensimmäisen kytkimen ja kytkinpiirin ohjausvälineet käsittävät ohjelman vaihe-lukon ulkopuolisessa prosessorissa.
15 Patentkrav f
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI20001557A FI108688B (fi) | 2000-06-30 | 2000-06-30 | Menetelmä ja järjestely taajuuden asettamiseksi |
| EP01660120A EP1170869A3 (en) | 2000-06-30 | 2001-06-25 | Method and arrangement for setting a frequency |
| US09/894,185 US6661293B2 (en) | 2000-06-30 | 2001-06-28 | Method and arrangement for setting a frequency |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI20001557 | 2000-06-30 | ||
| FI20001557A FI108688B (fi) | 2000-06-30 | 2000-06-30 | Menetelmä ja järjestely taajuuden asettamiseksi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FI20001557A0 FI20001557A0 (fi) | 2000-06-30 |
| FI108688B true FI108688B (fi) | 2002-02-28 |
Family
ID=8558683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI20001557A FI108688B (fi) | 2000-06-30 | 2000-06-30 | Menetelmä ja järjestely taajuuden asettamiseksi |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6661293B2 (fi) |
| EP (1) | EP1170869A3 (fi) |
| FI (1) | FI108688B (fi) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7242229B1 (en) | 2001-05-06 | 2007-07-10 | Altera Corporation | Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode |
| GB0202884D0 (en) * | 2002-02-07 | 2002-03-27 | Nokia Corp | Synthesiser |
| US7023285B2 (en) | 2003-07-15 | 2006-04-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Self-calibrating controllable oscillator |
| ITMI20050138A1 (it) * | 2005-01-31 | 2006-08-01 | St Microelectronics Srl | Metodo e sistema fll-pll frequency lock loop-phase lock loop completamente digitale a brevissimo tempo di bloccaggio |
| US7902886B2 (en) * | 2007-10-30 | 2011-03-08 | Diablo Technologies Inc. | Multiple reference phase locked loop |
| US8593188B2 (en) * | 2012-02-20 | 2013-11-26 | Texas Instruments Incorporated | Apparatus to remove the loop filter resistor noise in charge-pump PLL |
| CN103259536B (zh) * | 2012-02-20 | 2018-12-18 | 德克萨斯仪器股份有限公司 | 消除电荷泵锁相环路中环路滤波电阻器噪声的装置 |
| FR3098665B1 (fr) | 2019-07-09 | 2021-07-30 | St Microelectronics Rousset | Procédé de gestion du démarrage d’une boucle à verrouillage de phase, et circuit intégré correspondant |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3077151B2 (ja) * | 1990-02-13 | 2000-08-14 | 日本電気株式会社 | 周波数合成方式と周波数合成器 |
| JPH04297128A (ja) * | 1991-03-26 | 1992-10-21 | Hitachi Denshi Ltd | Ｐｌｌ回路 |
| WO1995013658A1 (en) | 1993-11-09 | 1995-05-18 | Motorola, Inc. | Phase locked loop error suppression circuit and method |
| EP0755120A1 (en) | 1995-07-18 | 1997-01-22 | Nec Corporation | Phase-locked loop circuit |
| US5933058A (en) * | 1996-11-22 | 1999-08-03 | Zoran Corporation | Self-tuning clock recovery phase-locked loop circuit |
| JPH1168559A (ja) | 1997-08-20 | 1999-03-09 | Nec Corp | 位相同期ループ回路 |
| US6236275B1 (en) * | 1997-10-24 | 2001-05-22 | Ericsson Inc. | Digital frequency synthesis by sequential fraction approximations |
| GB2341285B (en) * | 1998-09-02 | 2001-12-19 | Nec Technologies | Frequency synthesisers |
| JP3384755B2 (ja) * | 1998-11-26 | 2003-03-10 | 三洋電機株式会社 | Ｐｌｌシンセサイザ回路 |
| EP1030453A1 (en) | 1999-01-20 | 2000-08-23 | Sony International (Europe) GmbH | A method for reducing transition time in a PLL frequency synthesizer having a programmable frequency divider |
| JP2000278124A (ja) | 1999-03-26 | 2000-10-06 | Sanyo Electric Co Ltd | Ｐｌｌ回路 |
| US6420917B1 (en) * | 1999-10-01 | 2002-07-16 | Ericsson Inc. | PLL loop filter with switched-capacitor resistor |
| US6466069B1 (en) * | 2000-11-21 | 2002-10-15 | Conexant Systems, Inc. | Fast settling charge pump |
-
2000
- 2000-06-30 FI FI20001557A patent/FI108688B/fi active
-
2001
- 2001-06-25 EP EP01660120A patent/EP1170869A3/en not_active Withdrawn
- 2001-06-28 US US09/894,185 patent/US6661293B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FI20001557A0 (fi) | 2000-06-30 |
| US20020000884A1 (en) | 2002-01-03 |
| EP1170869A3 (en) | 2003-08-13 |
| US6661293B2 (en) | 2003-12-09 |
| EP1170869A2 (en) | 2002-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7982552B2 (en) | Automatic frequency calibration apparatus and method for a phase-locked loop based frequency synthesizer | |
| US5757238A (en) | Fast locking variable frequency phase-locked loop | |
| JP3587818B2 (ja) | 位相制御回路 | |
| US7372339B2 (en) | Phase lock loop indicator | |
| EP2602936B1 (en) | Analog phase-locked loop with enhanced acquisition | |
| US6731176B2 (en) | Synthesizer with lock detector, lock algorithm, extended range VCO, and a simplified dual modulus divider | |
| US20100183109A1 (en) | Phase locked loop capable of fast locking | |
| KR100326907B1 (ko) | 2개의 귀환루프를 갖는 클럭 승산기 | |
| US8125253B2 (en) | System and method for dynamically switching between low and high frequency reference clock to PLL and minimizing PLL output frequency changes | |
| US10693479B2 (en) | Phase accumulator with improved accuracy | |
| FI107480B (fi) | Leveäkaistainen taajuussyntetisaattori taajuuden nopeaa uudelleenviritystä varten | |
| US9654121B1 (en) | Calibration method and apparatus for phase locked loop circuit | |
| FI108688B (fi) | Menetelmä ja järjestely taajuuden asettamiseksi | |
| US6396890B1 (en) | Phase corrected frequency synthesizers | |
| US7439812B1 (en) | Auto-ranging phase-locked loop | |
| JP4459923B2 (ja) | Ｐｌｌシンセサイザ | |
| Huang et al. | A time-to-digital converter based AFC for wideband frequency synthesizer | |
| US20010005408A1 (en) | Electronic device with a frequency synthesis circuit | |
| KR102205037B1 (ko) | 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치 | |
| US6486741B2 (en) | Precise phase comparison even with fractional frequency division ratio | |
| KR100520441B1 (ko) | 위상동기루프를 이용한 디엘엘의 성능시험장치 및 방법 | |
| CN116865747A (zh) | 锁相环的频率锁定控制方法、频率锁定电路及芯片 | |
| CA2552394A1 (en) | Phase-locked loop | |
| JPH07221641A (ja) | 周波数シンセサイザ | |
| WO2005099095A1 (en) | Half-step phase-locked loop |