CN100403672C - 使用双模式相位频率检测器的锁相环 - Google Patents

使用双模式相位频率检测器的锁相环 Download PDF

Info

Publication number
CN100403672C
CN100403672C CNB021422265A CN02142226A CN100403672C CN 100403672 C CN100403672 C CN 100403672C CN B021422265 A CNB021422265 A CN B021422265A CN 02142226 A CN02142226 A CN 02142226A CN 100403672 C CN100403672 C CN 100403672C
Authority
CN
China
Prior art keywords
phase
frequency
detector
frequency detector
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021422265A
Other languages
English (en)
Other versions
CN1479481A (zh
Inventor
陶光忠
萧启明
郭仓甫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Priority to CNB021422265A priority Critical patent/CN100403672C/zh
Publication of CN1479481A publication Critical patent/CN1479481A/zh
Application granted granted Critical
Publication of CN100403672C publication Critical patent/CN100403672C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种使用双模式相位频率检测器的锁相环。该双模式相位频率检测器由一数字相位频率检测器、一模拟相位频率检测器、一充电泵、与一控制单元所组成。在锁相环启动时，使双模式相位频率检测器所输出的一检测器输出信号对应于数字相位频率检测器所输出的一数字信号。而当锁相环将进入锁定状态时，使检测器输出信号对应于模拟相位频率检测器所输出的模拟信号。本发明可以解决传统使用模拟相位频率检测器的锁相环的转换速度缓慢的问题，并同时具有线性度佳，转换速度快，以及良好的鉴别度的优点。

Description

使用双模式相位频率检测器的锁相环
技术领域
本发明涉及一种锁相环(Phase Lock Loop，PLL)，更具体地说，涉及一种可适用于无线通信系统中使用的双模式相位频率检测器的锁相环。
背景技术
锁相环主要是一种使所产生的信号的相位与频率固定于某一基准的电路，它已普遍地使用于无线通信系统中。近年来，由于无线通信渐受重视，如何得到低噪声与快速锁相的锁相环，是业界所致力的课题之一。
参照图1，它描述了传统锁相环的电路方框图。在无线通信系统中，锁相环100将一中频(Intermediate Frequency，IF)信号转换成一射频(RadioFrequency，RF)信号输出。锁相环100包括一相位频率检测器(Phase/FrequencyDetector，PFD)102、一环路滤波器(Loop Filter，LP)104、一压控振荡器(VoltageControlled Oscillator，VCO)106、以及一频率转换器(Frequency Converter)110。相位频率检测器102同时接收一输入频率fIF与一参考频率fref，并比较两者相位，以得到正比于其相位差的输出信号S1。输出信号S1输入至环路滤波器104中，将不需要的噪声滤掉之后，环路滤波器104是输出信号S2输入至压控振荡器106中。压控振荡器106所输出的输出频率fRF作为锁相环100的输出，而输出频率fRF则还经由一耦合器(coupler)108输入至频率转换器110中。频率转换器110所输出的参考频率fref等于一局部信号频率fLO减去输出频率fRF的值。
其中，当锁相环100启动，经过一稳定时间(settle time)之后，锁相环100将进入锁定状态(lock state)。此时，参考电压fref将与输入频率fIF相等，而输出频率fRF则等于局部信号频率fLO减去输入频率fIF之值。
当图1的锁相环100所使用的相位频率检测器102为模拟(analog)相位频率检测器时，锁相环100启动后的瞬时响应图如图2所示。模拟相位频率检测器例如可以使用一模拟乘法器(analog multiplier)来实现。模拟相位频率检测器具有一锁入范围(lock-in range)，即输入至模拟相位频率检测器的参考频率fref必须介于锁入范围中，例如介于图2所示的频率f1与f2之间时，模拟相位频率检测器才能正确地操作，使得参考电压fref得以随着输入到模拟相位频率检测器的相位差来变化。由图2可知，当锁相环100启动之后，参考频率fref经过一段稳定期间之后，参考频率fref的值才进入锁入范围中，而锁相环100才得以进入锁定状态。因为模拟相位频率检测器的锁入范围很窄，锁相环100所需的稳定时间很长，因此，将使得使用模拟相位频率检测器进行转换动作时，所需的时间长，转换速度慢。
在美国专利案号6,163,585中，Hitachi公司提出一种减少稳定时间以加快转换速度的锁相环，它是额外使用一固定电流的电流源来实现该目的。然而，在此电路中，上述电流源的电流大小与一相位比较器的电流输出必须满足一关系式，两者的比例必须小于某一特定范围，否则将会有无法锁定(lock)的情况产生。
另一方面，如果图1的相位频率检测器102使用数字相位频率检测器来实现的话，则将不会有所需稳定时间过长，转换速度太慢的缺点。参照图3，它描述了传统使用数字相位频率检测器的锁相环100启动后的瞬时响应图。数字相位频率检测器的动作情形是，当参考频率fref的初始频率为f0时，数字相位频率检测器将于很短的时间之内，使得参考频率fref的值接近输入频率fIF。因为数字相位频率检测器的锁入范围大，所以数字相位频率检测器的转换速度极快。但是，数字相位频率检测器的缺点是，其鉴别度较差，线性度不佳，而且频带内部(in-band)的噪声较高。因此，将使得锁相环的输出信号的信号品质降低。
为了更清楚地进行说明，参照图4A与图4B，它们分别描述了传统的模拟相位频率检测器与传统的数字相位频率检测器的相位差与输出信号的平均电流间的关系图。在图4A中，模拟相位频率检测器输出的输出信号的平均电流为Iave_A，它与输入频率fIF与参考频率fref的相位差θ的关系呈完全地线性关系，即图4A中的直线LA是通过原点O的。因为模拟相位频率检测器的线性度佳，将使得锁相环于锁定后所得到的参考频率fref极接近于输入频率fIF。因此，相比较之下，模拟相位频率检测器的频带内部(in-band)的噪声较低，鉴别度较好，使得锁相环所输出的输出频率fRF的信号品质极佳。而在图4B中，数字相位频率检测器输出的输出信号的平均电流为Iave_D，其与输入频率fIF与参考频率fref的相位差θ的关系呈部分线性关系。即，当相位差θ介于θ1与θ2之间时，数字相位频率检测器的输出信号的平均电流Iave_D都会是接近于零。因此，在相位差θ很小的时候，数字相位频率检测器会有无法鉴别相位差的情形产生。
因此，由于鉴别度不佳的缘故，使用数字相位频率检测器的锁相环的输出信号fRF所包含的噪声将大于使用模拟相位频率检测器的锁相环。参照图5，它描述了传统地使用数字相位频率检测器的锁相环的输出频率的频谱图。由于数字相位频率检测器于相位差θ介于θ1与θ2之间时无法鉴别，使得使用数字相位频率检测器的锁相环的输出信号fRF为以频率fRF0为中心，输出频带介于f3与f4之间的输出信号，而使得锁相环的输出信号的信号品质降低。其中，频率fRF0等于局部信号频率fLO减去输入频率fIF的值。
发明内容
本发明的目的是提供一种使用双模式相位频率检测器的锁相环，用以解决传统使用模拟相位频率检测器的锁相环的转换速度缓慢的问题。本发明具有线性度佳，转换速度快，以及良好的鉴别度的优点。
本发明提供一种锁相环，接收一输入频率与一参考频率，包括：一相位频率检测器；一环路滤波器，用于将该检测器输出信号滤波后输出；一压控振荡器，与该环路滤波器电性耦接，用于依据滤波后的该检测器输出信号产生一输出频率；以及一频率转换器，接收该输出频率，并输出对应于该输出频率的该参考频率。其中，所述相位频率检测器还包括：一数字相位频率检测器，根据该输入频率与该参考频率输出一数字信号；一模拟相位频率检测器，根据该输入频率与该参考频率输出一模拟信号；一充电泵(charge pump)，与该数字相位频率检测器与该模拟相位频率检测器电性耦接，并输出一对应于该输入频率与该参考频率的相位差的一检测器输出信号；及一控制单元，控制该数字相位频率检测器与该模拟相位频率检测器，其中，在启动时，使该检测器输出信号对应于该数字信号，而当该锁相环将进入锁定状态时，该检测器输出信号对应于该模拟信号。
本发明还提供一种双模式相位频率检测器，用于一锁相环中，该双模式相位频率检测器接收一输入频率与一参考频率，包括：一数字相位频率检测器，根据该输入频率与该参考频率输出一数字信号；一模拟相位频率检测器，根据该输入频率与该参考频率输出一模拟信号；一充电泵，与该数字相位频率检测器与该模拟相位频率检测器电性耦接，并输出一对应于该输入频率与该参考频率的相位差的一检测器输出信号作为该双模相位频率检测模块的输出；以及一控制单元，控制该数字相位频率检测器与该模拟相位频率检测器，其中，当该锁相环启动时，该控制单元使该检测器输出信号对应于该数字信号，而当该锁相环将进入锁定状态时，该检测器输出信号对应于该模拟信号。
为让本发明的上述目的、特征、和优点能更明显易懂，下文将列举一优选实施例，并结合附图，进行详细说明。
附图说明
图1描述了传统锁相环的电路方框图。
图2描述了当图1的锁相环所使用的相位频率检测器为模拟相位频率检测器时，锁相环启动后的瞬时响应图。
图3描述了传统使用数字相位频率检测器的锁相环在启动后的瞬时响应图。
图4A～4B分别描述了传统的模拟相位频率检测器与传统的数字相位频率检测器的相位差与输出信号的平均电流间的关系图。
图5描述了传统使用数字相位频率检测器的锁相环的输出频率的频谱图。
图6描述了依照本发明一优选实施例的一种使用双模式相位频率检测器的锁相环的电路方框图。
图7描述了图6的锁相环在启动后的瞬时响应图。
图8描述了图6的充电泵的详细电路方框图。
图9A～9B描述了当控制单元选择数字相位频率检测器，输入频率fIF与该参考频率fref的相位差分别为正与为负时，输入至电容C的电流IC的波形图。
图10A～10B描述了当控制单元选择模拟相位频率检测器，输入频率fIF与该参考频率fref的相位差分别为正与为负时，输入至电容C的电流IC的波形图。
图式标号说明
100、600：锁相环
102：相位频率检测器
104、604：环路滤波器
106、606：压控振荡器
108、608：耦合器
110、610：频率转换器
602：双模式相位频率检测器
612：数字相位频率检测器
614：模拟相位频率检测器
616：充电泵
618：控制单元
具体实施方式
本发明使用双模式相位频率检测器(Dual-Mode Phase/Frequency Detector，Dual-Mode PFD)的锁相环(Phase Lock Loop，PLL)的发明点在于，所使用的双模式相位频率检测器是由一模拟相位频率检测器与一数字相位频率检测器所组成。并由一控制单元来适当地选择两检测器之一，以得到双模式相位频率检测器的输出信号。刚启动锁相环时，控制单元选择数字相位频率检测器，之后，控制单元接着选择模拟相位频率检测器，来使锁相环进入锁定状态(lockstate)。由此，可达到本发明的转换速度快，线性度佳，以及具有良好的鉴别度的特性。
参照图6，它描述了依照本发明一优选实施例的一种使用双模式相位频率检测器的锁相环的电路方框图。锁相环600包括有一双模式相位频率检测器602、一环路滤波器604、一压控振荡器606、以及一频率转换器610。双模式相位频率检测器602同时接收一输入频率fIF与一参考频率fref，以得到对应于输入频率fIF与参考频率fref的相位差的检测器输出信号S3。检测器输出信号S3输入到环路滤波器604中，将不需要的噪声滤掉之后，环路滤波器604的输出信号S4输入到压控振荡器606中。压控振荡器606的输出频率fRF作为锁相环600的输出，而输出频率fRF则还经由一耦合器(coupler)608输入到频率转换器610中。频率转换器610所输出的参考频率fref等于一局部信号频率fLO减去输出频率fRF的值。频率转换器610可以是由频率转换混频器(frequency conversion mixer)或是由分频器(frequency divider)来实现。
其中，双模式相位频率检测器602包括：数字相位频率检测器612、模拟相位频率检测器614、一充电泵(charge pump)616、以及一控制单元618。数字相位频率检测器612接收输入频率fIF与参考频率fref，并输出数字信号SD。模拟相位频率检测器614也接收输入频率fIF与参考频率fref，并输出模拟信号SA。充电泵616接收数字信号SD与模拟信号SA，并输出对应于输入频率fIF与参考频率fref的相位差的检测器输出信号S3。而控制单元618则是输出一控制信号CTRL来控制数字相位频率检测器612与模拟相位频率检测器614，使得数字相位频率检测器612与模拟相位频率检测器614所输出的数字信号SD与模拟信号SA将随着控制信号CTRL而改变。在启动时，控制单元618先选择数字相位频率检测器612，使检测器输出信号S3对应于数字信号SD；之后，当锁相环600进入锁定状态时，控制单元618将选择模拟相位频率检测器614，让检测器输出信号S3对应于模拟信号SA。当锁相环600进入锁定状态之后，参考电压fref将与输入频率fIF相等，而输出频率fRF则等于局部信号频率fLO减去输入频率fIF的值。
参照图7，其描述了图6的锁相环在启动后的瞬时响应图。由上文得知，数字相位频率检测器612的转换速度(switching speed)极快，而模拟相位频率检测器614的优点则是线性度佳以及频带内部(in-band)的噪声较低。因此，锁相环600在启动之时，因为检测器输出信号S3对应于数字信号SD，所以，在启动锁相环600之后，对应于输出频率fRF的参考频率fref将很快地上升至输入频率fIF附近，并且快速地振荡至锁入范围(频率f1与f2之间)之内。在时间点t1之后，检测器输出信号S3对应于模拟信号SA。因此，参考频率fref将非常接近于输入频率fIF而使锁相环600进入锁定状态。此时，因为模拟相位频率检测器的频带内部的噪声较低，鉴别度较好，将使得锁相环600所输出的输出频率fRF的信号品质极佳。
其中，时间点t1可有多种方式来确定。现列举两个例子进行说明。第一种方式为，使用包含有一定时控制器(timing controller)的控制单元618。定时控制器可以是例如一设定好预定数目的计数器。当定时控制器计数一预定时间之后，控制单元618将由原来的选择数字相位频率检测器612的状态，转换成选择模拟相位频率检测器614的状态。上述的预定的时间值可决定时间点t1的值。
而第二种方式则是，使用包括一锁定指示器(lock indicator)的控制单元618。锁定指示器用于指示该参考频率fref的大小是否位于模拟相位频率检测器614的锁入范围内。如果是，则控制单元618将由选择数字相位频率检测器612的状态，转换成选择模拟相位频率检测器614的状态。此时，时间点t1对应于参考频率fref进入模拟相位频率检测器614的锁入范围内的时间点。
参照图8，它描述了图6的充电泵的详细电路方框图。充电泵616包括电流源I1、电流源I2、电流源I3、以及电流源I4。数字相位频率检测器612所输出的数字信号SD包括数字信号SD1与SD2，它们分别控制电流源I1与电流源I2。而模拟相位频率检测器614所输出的模拟信号SA则包括有模拟信号SA1与SA2，它们分别控制电流源I3与电流源I4。假设与充电泵616电性耦合的环路滤波器604的输入级等效电容为电容C。电流源I1与I3并联之后，与充电泵输出端的节点N相连，而电流源I2与I4也是并联之后，再与节点N相连。因此，电流源I1与I3将对与节点N相连的电容C进行充电，而电流源I2与I4则将对电容C进行放电。
更进一步来说，当控制单元618选择数字相位频率检测器612时，控制单元618控制数字相位频率检测器612，使得其所输出的数字信号SD1与SD2分别为使能(enable)，以使得电流源I1与I2在不同时间点对电容C充放电，其中，电流源I1与I2的输出电流值为固定的。同时，控制单元618控制模拟相位频率检测器614，使得其所输出的模拟信号SA1与SA2很小，因而电流源I3与I4的输出电流值很小而不会影响到电容C的电压值。
此时，参照图9A与图9B，它们描述了当控制单元618选择数字相位频率检测器612，输入频率fIF与该参考频率fref的相位差分别为正与为负之时，输入至电容C的电流IC的波形图。此时，输入至电容C的电流IC主要由电流源I1与I2所提供。可以通过改变电流源I1与I2的动作时间，来得到不同的电流IC的平均值，以输入至环路滤波器604中。举例来说，在图9A中，当输入频率fIF超前参考频率fref时，电流源I1导通的时间TD1大于电流源I2导通的时间TD2，此时，电流IC的平均值IC1为正值。而在图9B中，当输入频率fIF落后参考频率fref时，电流源I1导通的时间TD1’小于电流源I2导通的时间TD2’，此时，电流IC的平均值IC2则为负值。
相反地，当控制单元618选择模拟相位频率检测器614时，控制单元618控制模拟相位频率检测器614，使得其所输出的模拟信号SA1与SA2分别对应于输入频率fIF与该参考频率fref相位差。而电流源I3与I4所产生的直流电流的大小，正比于模拟信号SA1与SA2的大小。因此，可通过改变模拟信号SA1与SA2的值来改变电流源I3与I4的输出电流的大小，以对电容C进行不同程度的充放电。同时，控制单元618控制数字相位频率检测器612，使得其所输出的数字信号SD1与SD2为禁止(disable)，使得电流源I1与I2不会影响到电容C的电压值。
参照图10A与图10B，它们描述了当控制单元618选择模拟相位频率检测器614，输入频率fIF与该参考频率fref的相位差分别为正与为负之时，输入至电容C的电流IC的波形图。此时，输入至电容C的电流IC主要由电流源I3与I4所提供。可以通过改变电流源I3与I4的电流值大小，来得到不同的电流IC的平均值，以输入到环路滤波器604中。例如，在图10A中，当输入频率fIF超前参考频率fref时，电流源I3的电流值大于电流源I4的电流值，使得电流IC的值IC3为正值。而在图10B中，当输入频率fIF落后参考频率fref时，电流源I3的电流值小于电流源I4的电流值，使得电流IC的值IC4为负值。
虽然本实施例以图8的充电泵的电路结构为例进行说明，然而本发明并不局限于此。充电泵616还可接收控制单元618的控制，来改变电流源I1、I2、I3、及I4的动作。只要是能够产生对应于数字相位频率检测器612与模拟相位频率检测器614所输出的数字信号SD与模拟信号SA的输出电流的充电泵，都在本发明的范围之内。
本发明所使用的双模式相位频率检测器的锁相环也可使用于无线通信系统中，特别是使用于无线通信系统的发送器(transmitter)中。另外，本发明的模拟相位频率检测器612可以使用模拟乘法器(analog multiplier)来实现，而数字相位频率检测器614则可以是任意形式的数字相位频率检测器。在作法上，双模式相位频率检测器602可以由个别的数字相位频率检测器与模拟相位频率检测器组合而成，或者，也可将二者结合于双模式相位频率检测器602中。因为本发明的数字相位频率检测器主要在锁相环启动之时动作，因此本发明不需要对数字相位频率检测器所可能产生的频带内部(in-band)的噪声进行处理。因此，本发明对于数字相位频率检测器所要求的规格不必太严，这样一来，则不需在数字相位频率检测器上花费过多的成本。
本发明上述实施例公开的使用双模式相位频率检测器的锁相环，可以有效地解决传统使用模拟相位频率检测器的锁相环的转换速度缓慢的问题，并具有线性度佳，以及具有良好的鉴别度的优点。
综上所述，尽管本发明是参照其特定的优选实施例来描述的，但本发明并不局限于这里所讨论的实施例。本领域的技术人员，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以对其进行各种修改和润饰，因此本发明的保护范围应当视权利要求所界定的范围为准。

Claims (9)

1.一种锁相环，接收一输入频率与一参考频率，包括：
一相位频率检测器，包括：
一数字相位频率检测器，根据该输入频率与该参考频率输出一数字信号；
一模拟相位频率检测器，根据该输入频率与该参考频率输出一模拟信号；
一充电泵，与该数字相位频率检测器与该模拟相位频率检测器电性耦接，并输出一对应于该输入频率与该参考频率的相位差的一检测器输出信号；及
一控制单元，控制该数字相位频率检测器与该模拟相位频率检测器，其中，在启动时，使该检测器输出信号对应于该数字信号，而当该锁相环将进入锁定状态时，该检测器输出信号对应于该模拟信号；
该锁相环还包括：
一环路滤波器，用于将该检测器输出信号滤波后输出；
一压控振荡器，与该环路滤波器电性耦接，用于依据滤波后的该检测器输出信号产生一输出频率；以及
一频率转换器，接收该输出频率，并输出对应于该输出频率的该参考频率；
其中该控制单元包括一锁定指示器，该模拟相位频率检测器具有一锁入范围，该锁定指示器用于指示该参考频率的大小是否位于该锁入范围之内，当该锁相环启动时，该控制单元选择该数字相位频率检测器，使得该检测器输出信号对应于该数字信号，当该参考频率的大小位于该锁入范围之内时，该控制单元选择该模拟相位频率检测器，使得该检测器输出信号对应于该模拟信号。
2.如权利要求1所述的锁相环，其中该锁相环使用于无线通信系统中。
3.如权利要求1所述的锁相环，其中该锁相环使用于无线通信系统的发送器中。
4.如权利要求1所述的锁相环，其中该充电泵包括第一电流源、第二电流源、第三电流源、以及第四电流源，该第一电流源与该第二电流源由该数字相位频率检测器所控制，而第三电流源与该第四电流源由该模拟相位频率检测器所控制，该第一电流源与该第三电流源用于对该环路滤波器进行充电，而该第二电流源与该第四电流源用于对该环路滤波器进行放电。
5.一种双模式相位频率检测器，用于一锁相环中，该双模式相位频率检测器接收一输入频率与一参考频率，包括：
一数字相位频率检测器，根据该输入频率与该参考频率输出一数字信号；
一模拟相位频率检测器，根据该输入频率与该参考频率输出一模拟信号；
一充电泵，与该数字相位频率检测器与该模拟相位频率检测器电性耦接，并输出一对应于该输入频率与该参考频率的相位差的一检测器输出信号作为该双模相位频率检测模块的输出；以及
一控制单元，控制该数字相位频率检测器与该模拟相位频率检测器，其中，当该锁相环启动时，该控制单元使该检测器输出信号对应于该数字信号，而当该锁相环将进入锁定状态时，该检测器输出信号对应于该模拟信号；
其中该控制单元包括一锁定指示器，该模拟相位频率检测器具有一锁入范围，该锁定指示器用于指示该参考频率的大小是否位于该锁入范围之内，当该锁相环启动时，该控制单元选择该数字相位频率检测器，使得该检测器输出信号对应于该数字信号，当该参考频率的大小位于该锁入范围之内时，该控制单元选择该模拟相位频率检测器，使得该检测器输出信号对应于该模拟信号。
6.如权利要求5所述的双模式相位频率检测器，其中该双模式相位频率检测器使用于无线通信系统的发送器中。
7.如权利要求5所述的双模式相位频率检测器，其中该充电泵包括第一电流源、第二电流源、第三电流源、以及第四电流源，该第一电流源与该第二电流源由该数字相位频率检测器所控制，而第三电流源与该第四电流源由该模拟相位频率检测器所控制，该第一电流源与该第三电流源用于对该环路滤波器进行充电，而该第二电流源与该第四电流源用于对该环路滤波器进行放电。
8.一种锁相环，接收一输入频率与一参考频率，包括：
一相位频率检测器，包括：
一数字相位频率检测器，根据该输入频率与该参考频率输出一数字信号；
一模拟相位频率检测器，根据该输入频率与该参考频率输出一模拟信号；
一充电泵，与该数字相位频率检测器与该模拟相位频率检测器电性耦接，并输出一对应于该输入频率与该参考频率的相位差的一检测器输出信号；及
一控制单元，控制该数字相位频率检测器与该模拟相位频率检测器，其中，在启动时，使该检测器输出信号对应于该数字信号，而当该锁相环将进入锁定状态时，该检测器输出信号对应于该模拟信号；
该锁相环还包括：
一环路滤波器，用于将该检测器输出信号滤波后输出；
一压控振荡器，与该环路滤波器电性耦接，用于依据滤波后的该检测器输出信号产生一输出频率；以及
一频率转换器，接收该输出频率，并输出对应于该输出频率的该参考频率；
其中该控制单元包括一定时控制器，该定时控制器不位于该锁相环的反馈路径上，当该锁相环启动时，该控制单元选择该数字相位频率检测器，使得该检测器输出信号对应于该数字信号，在经过一预定时间之后，该控制单元选择该模拟相位频率检测器，使得该检测器输出信号对应于该模拟信号。
9.如权利要求8所述的锁相环，其中该定时控制器为一计数器。
CNB021422265A 2002-08-26 2002-08-26 使用双模式相位频率检测器的锁相环 Expired - Fee Related CN100403672C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021422265A CN100403672C (zh) 2002-08-26 2002-08-26 使用双模式相位频率检测器的锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021422265A CN100403672C (zh) 2002-08-26 2002-08-26 使用双模式相位频率检测器的锁相环

Publications (2)

Publication Number Publication Date
CN1479481A CN1479481A (zh) 2004-03-03
CN100403672C true CN100403672C (zh) 2008-07-16

Family

ID=34147976

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021422265A Expired - Fee Related CN100403672C (zh) 2002-08-26 2002-08-26 使用双模式相位频率检测器的锁相环

Country Status (1)

Country Link
CN (1) CN100403672C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020165134A1 (de) * 2019-02-13 2020-08-20 Lambda:4 Entwicklungen Gmbh Laufzeitmessung basierend auf frequenzumschaltung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094078A (en) * 1997-10-21 2000-07-25 Matsushita Electric Industrial Co., Ltd. Phase-locked loop circuit
CN1269640A (zh) * 1999-03-26 2000-10-11 三洋电机株式会社 锁相环电路
US6163585A (en) * 1997-01-30 2000-12-19 Hitachi, Ltd. Phase-locked loop circuit and radio communication apparatus using the same
US6242956B1 (en) * 1999-10-22 2001-06-05 Motorola, Inc. Phase locked loop
US6404291B1 (en) * 2000-01-06 2002-06-11 Philsar Semiconductor Inc. Linear low noise phase loop frequency synthesizer using controlled divider pulse widths

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163585A (en) * 1997-01-30 2000-12-19 Hitachi, Ltd. Phase-locked loop circuit and radio communication apparatus using the same
US6094078A (en) * 1997-10-21 2000-07-25 Matsushita Electric Industrial Co., Ltd. Phase-locked loop circuit
CN1269640A (zh) * 1999-03-26 2000-10-11 三洋电机株式会社 锁相环电路
US6242956B1 (en) * 1999-10-22 2001-06-05 Motorola, Inc. Phase locked loop
US6404291B1 (en) * 2000-01-06 2002-06-11 Philsar Semiconductor Inc. Linear low noise phase loop frequency synthesizer using controlled divider pulse widths

Also Published As

Publication number Publication date
CN1479481A (zh) 2004-03-03

Similar Documents

Publication Publication Date Title
US20030034846A1 (en) Frequency synthesizer with three mode loop filter charging
US20020136342A1 (en) Sample and hold type fractional-N frequency synthesezer
US6522183B2 (en) PLL device and programmable frequency-division device
EP0209321B1 (en) Phase-locked loop frequency synthesizer
CN108712169A (zh) 低功耗锁相环频率综合器
US20020158621A1 (en) Phase-locked loop with dual-mode phase/frequency detection
EP1371167B1 (en) Fractional-n frequency synthesizer with fractional compensation method
KR20130132305A (ko) 분수 분주형 주파수 합성기의 광범위 멀티－모듈러스 분할기
JPH04507333A (ja) 位相検波器
CN115102546A (zh) 一种低噪声的双环欠采样锁相环及工作方法
CN113114238B (zh) 一种应用于锁相环自动频率校准的频率检测器
US6035182A (en) Single counter dual modulus frequency division apparatus
CN100403672C (zh) 使用双模式相位频率检测器的锁相环
CN101013894B (zh) 具有宽锁频范围的锁相回路及其操作方法
CN115765727B (zh) 一种实现快速锁定的锁相环、收发机和通信设备
CN208128224U (zh) 低功耗锁相环频率综合器
CN108566199B (zh) 一种锁相环及频率控制方法
EP0860054A2 (en) Frequency synthesis circuit having a charge pump
US7471126B2 (en) Phase locked loop utilizing frequency folding
CN109547017A (zh) 一种应用于fpga的双环路锁相环模拟核心电路及锁相环
JP3363867B2 (ja) Ｐｌｌ回路
Sumi et al. Dead-zone-less PLL frequency synthesizer by hybrid phase detectors
KR20020066925A (ko) 고속 주파수 락 제어회로를 구비하는 위상동기 루프 회로및 이의 주파수 락 시간 감소방법
CN115987252B (zh) 一种三角波信号产生电路及电子设备
JP3883812B2 (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080716

Termination date: 20160826

CF01 Termination of patent right due to non-payment of annual fee