DE3841512A1 - Takthalteschaltung - Google Patents
TakthalteschaltungInfo
- Publication number
- DE3841512A1 DE3841512A1 DE3841512A DE3841512A DE3841512A1 DE 3841512 A1 DE3841512 A1 DE 3841512A1 DE 3841512 A DE3841512 A DE 3841512A DE 3841512 A DE3841512 A DE 3841512A DE 3841512 A1 DE3841512 A1 DE 3841512A1
- Authority
- DE
- Germany
- Prior art keywords
- frequency
- signal
- output
- output signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 230000001419 dependent effect Effects 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 101150087426 Gnal gene Proteins 0.000 description 3
- 230000032683 aging Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
- H03L7/145—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop the switched reference signal being derived from the controlled oscillator output signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electric Clocks (AREA)
Description
Die Erfindung bezieht sich auf eine Takthalteschaltung und
insbesondere auf eine solche zur Erzeugung eines Taktsignals
vorgegebener Genauigkeit bei Verlust des Bezugstaktsignals.
In digitalen Datenübertragungsanlagen werden Daten typischer
weise als Folge von digitalen Bits zu einem Empfänger übertra
gen. Das Zugreifen auf die Daten erfordert die Synchronisation
des Empfängers mit dem Sender. Typischerweise wird zur Her
stellung dieser Synchronisation sowohl an den Sender als auch
an den Empfänger ein gemeinsames Taktsignal gegeben.
Bei Telekommunikationssystemen wird von einer zentralen Takt
signalquelle ein sehr genaues Referenztaktsignal gegeben, bei
spielsweise ein zentral verteilter Takt innerhalb eines Netz
werkes oder ein zur Verfügung stehendes Taktnormal, wie GPS,
Loran usw. Taktabhängig arbeitende Geräte erhalten das Refe
renztaktsignal und fallen danach in eine Phasenverriegelung.
Solange das Referenztaktsignal ansteht, kann das abhängige
Gerät zuverlässig arbeiten. Wenn das Referenztaktsignal ab
fällt oder verlorengeht, treten Fehler auf.
Bekannt ist eine Takthalteschaltung, die das Bezugstaktsignal
bei dessen Verschlechterung oder Verlust durch ein örtliches
Taktsignal ersetzt. Bei einer bekannten Ausführung ist ein
spannungsgesteuerter Oszillator (VCO) mit dem Bezugstaktsignal
phasen- und frequenzverriegelt. Ein Phasenkomparator erzeugt
einen Offsetspannungspegel als Steuerspannung für den VCO
derart, daß das Ausgangssignal der Schaltung mit dem Eingangs
bezugstaktsignal übereinstimmt. Die Offsetspannung wird an
einen Analog/Digital-(A/D)Umsetzer angelegt, in ein Digital
wort umgesetzt und in einem Speicher gespeichert. Das Ein
gangsbezugstaktsignal wird überwacht, und bei dessen Abfall
oder Verlust wird das im Speicher gespeicherte Digitalwort an
einen Digital/Analog-(D/A)Umsetzer angelegt. Die analoge Aus
gangsspannung des D/A-Umsetzers wird an den VCO angelegt, um
eine geeignete Offsetspannung für den VCO derart zu erzeugen,
daß das Ausgangstaktsignal mit dem verlorengegangenen Bezugs
taktsignal übereinstimmt. Der Speicher speichert die jeweils
gültige Offsetspannung. Diese wurde ausreichend lange vor dem
Verlust des Bezugstaktsignals bestimmt und gespeichert und
daher die erforderliche Genauigkeit. Während das Referenztakt
signal zur Verfügung steht, ist das System dynamisch, wobei
sich die Offsetspannung in Abhängigkeit zu schwankenden Bedin
gungen innerhalb der Schaltung ändert. Wenn das Bezugstaktsi
gnal verlorengeht, wird der Betrieb des Systems statisch und
abhängig von dem aktuellen Wert der gültigen gespeicherten
Offsetspannung.
Diese bekannte Takthalteschaltung hat eine Reihe von Nachtei
len. Alle wirksamen Komponenten haben Charakteristiken, die
sich in Abhängigkeit von Alterungseinflüssen und Temperatur
ändern. Außerdem sind alle Zeit- und Temperaturabhängigkeiten
der A/D, D/A und VCO-Komponenten voneinander unabhängig, so
daß sich über die Zeit das während der Takthaltephase am Aus
gang erzeugte Signal als Funktion dieser Variablen ändert. In
Telekommunikationssystemen muß dieses Bezugstaktsignal eine
hohe Genauigkeit haben. Aufgrund der durch Zeit und Temperatur
herbeigeführten Verschlechterungen der bekannten Takthalte
schaltung geht diese Genauigkeit verloren, wenn das Bezugs
taktsignal über längere Zeitperioden nicht zur Verfügung
steht.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Takthal
teschaltung zur Entwicklung eines Takthaltesignals innerhalb
vorgegebener Toleranzen zur Verfügung zu stellen, bei der die
Zeit- und Temperaturabhängigkeiten minimiert sind. Die Takt
halteschaltung soll gegebenenfalls so aufgebaut werden können,
daß die Schaltungsvariablen trenn- und steuerbar sind.
Die Erfindung gibt eine Takthalteschaltung an, welche an ihrem
Ausgang ein Ersatztaktsignal innerhalb vorgegebener Parameter
zur Verfügung stellt. Die erfindungsgemäße Schaltung hat nur
eine einzige zeit- und temperaturabhängige Komponente. Durch
Auswahl der Komponentenparameter innerhalb der gewünschten
Toleranzen wird die Genauigkeit der Gesamtschaltung aufrecht
erhalten. Bei der Erfindung ist die Digitalschaltung mit einer
genauen örtlichen Quarzoszillatorquelle zur Erzeugung des
Ersatztaktsignals kombiniert.
Ein VCO ist auf ein Referenztaktsignal verriegelt, um ein
gewünschtes Ausgangssignal zu erzeugen. Die Frequenz des Aus
gangssignals wird mit einem lokalen Frequenznormal verglichen,
um eine zur Steuerung eines Frequenzsynthetisierers dienende
Offsetfrequenz zu erzeugen. Die Offsetfrequenz wird digital
gespeichert, sie ist als Differenzfrequenz zwischen der Ein
gangsbezugsfrequenz und dem Frequenznormal definiert. Bei
Verlust des Referenztaktsignals dient die gespeicherte Offset
frequenz als Treiber für den Frequenzsynthetisierer zusammen
mit dem lokalen Frequenznormal, wodurch ein akzeptables Er
satztaktsignal geschaffen wird. Frequenzkomparator, Speicher
und Synthetisierer sind alle digital und daher unabhängig von
Zeit und Temperatur. Das lokale Frequenznormal kann so ausge
wählt werden, daß es die erforderlichen Zeit- und Temperatur
toleranzen schafft. Durch Auswahl eines lokalen Frequenznor
mals mit Toleranzen innerhalb eines vorgegebenen Bereichs kann
auf unabsehbare Zeit ein akzeptables Takt-Haltesignal erzeugt
werden.
Bei dem bevorzugten Ausführungsbeispiel der Erfindung wird ein
Referenzsignal in einen Phasenkomparator und einen Monitor
gegeben. Der Phasenkomparator ist über einen Schalter mit
einem VCO gekoppelt, der auf das Bezugstaktsignal phasenver
riegelt ist. Der Ausgang des VCO ist der Schaltungsausgang und
ist außerdem mit einem Mischer verbunden, in welchem das Aus
gangssignal mit einem lokalen Frequenznormal verglichen wird.
Das Ausgangssignal des Mischers ist die Differenzfrequenz
zwischen dessen Eingängen. Die Differenzfrequenz wird an einen
Frequenzkomparator angelegt, der bestimmt, ob das Ausgangssi
gnal über oder unter dem Ausgangssignal des digitalen Synthe
tisierers liegt. Der digitale Synthetisierer erzeugt eine
Frequenz, die nominell die erwartete Differenzfrequenz zwi
schen dem Frequenznormal und der Eingangsbezugsfrequenz ist.
Der Synthetisierer kann dann digital abgestimmt werden, um
eine Anpassung der aktuellen Frequenzdifferenz zwischen dem
Frequenznormal und der Eingangsbezugsfrequenz herbeizuführen.
Die maximal und minimal zulässige Frequenzverschiebung plus
dem maximalen Frequenznormal definieren den erforderlichen
Abstimmbereich. Der Ausgang des Frequenzkomparators ist mit
einem Digitalzähler gekoppelt, der aufwärts oder abwärts
zählt, und zwar in Abhängigkeit davon, ob das Ausgangssignal
über oder unter dem Frequenznormal liegt. Der Ausgang des
Zählers und das Frequenznormal werden an einen Frequenzsynthe
tisierer angelegt. Das Ausgangssignal des Zählers steuert die
Synthetisiererfrequenz in konkreten Inkrementen in Zuordnung
zur minimalen Einstellauflösung des Synthetisierers. Der Maxi
malwert, alle Werte eins, und der Minimalwert, alle Werte
Null, entsprechen dem vollen Einstellbereich des Syntheti
sierers. Das Ausgangssignal des Zählers wird in einem Gerät
derart gespeichert, daß bei Verlust oder Abfall des Signals
eine gültige Zahl aus einer vorausgegangenen Zeit zur Entwick
lung der Haltefrequenz verwendet werden kann. Der Frequenz
synthetisiererausgang ist zusammen mit dem Ausgang des Mi
schers mit einem Phasenkomparator gekoppelt. Das Ausgangssi
gnal dieses Phasenkomparators kann bei Verlust des Referenzsi
gnals mit dem VCO selektiv gekoppelt werden. Das Eingangssi
gnal des VCO wird danach auf das Synthetisierer-Ausgangssignal
phasenverriegelt. Durch Verwendung des Ausgangssignals des
Synthetisierers zur Phasenverriegelung des VCO bleibt die
Ausgangsfrequenz auf demselben Offset vom Normal, das vor dem
Verlust des Referenzsignals bestimmt worden ist.
Jede Änderung der Ausgangsfrequenz wird daher vollständig von
den Zeit- und Temperaturcharakteristiken der Referenzfrequenz
gesteuert.
Im folgenden wird die Erfindung anhand der Zeichnung näher
erläutert. In der Zeichnung zeigt
Fig. 1 ein Blockschaltbild einer bekannten Takthalte
schaltung;
Fig. 2 ein Blockschaltbild eines Ausführungsbeispiels
der erfindungsgemäßen Takthalteschaltung; und
Fig. 3a und 3b ein weiteres Ausführungsbeispiel der
Erfindung.
Beschrieben wird eine Zeit- und Temperatur-unabhängige Takt
halteschaltung. In der folgenden Beschreibung werden zahl
reiche spezielle Einzelheiten, wie Bezugsfrequenz, lokales
Frequenznormal, Busbreite usw. angegeben, um die Erfindung
leichter verständlich zu machen. Es ist jedoch für den Fach
mann klar, daß die Erfindung auch ohne diese speziellen Ein
zelheiten realisiert werden kann. In anderen Fällen werden
bekannte Merkmale nicht im einzelnen beschrieben, um die Er
findung nicht mit überflüssigen Einzelheiten zu belasten.
Die Übertragung und der Empfang von Digitalsignalen macht es
erforderlich, daß der Empfänger jedes Bit oder jeden Impuls
genau an der richtigen Stelle im einlaufenden Impulszug ab
tastet. Bei vielen Telekommunikationssystemen wird ein Refe
renztaktsignal anstelle eines örtlich erzeugten Zeitgabesi
gnals zur Herstellung der Sender/Empfänger-Synchronisation
gebildet. Die von dem Referenztaktsignal abhängigen Komponen
ten verwenden eine Phasenverriegelungsschaltung zur Anpassung
an die Phase des Referenztaktsignals. Geht das Referenztaktsi
gnal verloren, so können diese abhängigen Geräte oder Kompo
nenten nicht genau arbeiten. Viele solcher Geräte enthalten
daher eine Takthalteschaltung zum Ersatz des Referenztaktsi
gnals bei dessen Verlust.
Eine bekannte Takthalteschaltung ist in Fig. 1 dargestellt.
Diese Takthalteschaltung benutzt einen Spannungssteueroszil
lator (VCO) zur Phasenverriegelung auf ein Referenztaktsignal.
Ein Phasenkomparator dient zur Erzeugung eines Offsetspan
nungssignals, mit welchem der VCO getrieben wird. Das zuletzt
anstehende Offsetspannungssignal wird in Digitalform umgesetzt
und in einem Speicher gespeichert. Geht das Bezugssignal ver
loren, wird der gespeicherte Offsetwert in analoge Form umge
setzt und an den VCO angelegt. Der VCO dient dann zur Ausgabe
eines Ersatztaktsignals, und zwar so lange, bis das Bezugstakt
signal wiedergewonnen ist.
Wiederum wird auf Fig. 1 Bezug genommen. Ein Bezugstaktsignal
10 wird in einen Phasenkomparatur 11 eingegeben. Das Bezugs
taktsignal 10 wird auch über eine Leitung 25 an einen Detektor
12 angelegt. Der Ausgang 17 des Phasenkomparators 11 wird über
einen Schalter 16 an VCO 13 gekoppelt.
Der Ausgang 14 von VCO 13 ist nach Art einer Rückkopplung über
die Leitung 15 mit dem Phasenkomparator 11 verbunden. Daher
führt der Ausgang 17 des Phasenkomparators 11 ein Offsetsi
gnal, welches den Unterschied zwischen dem Bezugssignal 10 und
dem Ausgangssignal des VCO 13 angibt. Dieses Offsetsignal
dient derart zum Treiben des VCO 13, daß dessen Ausgangssignal
auf der Leitung 14 mit dem Bezugstaktsignal 10 übereinstimmt.
Der Ausgang des Phasenkomparators 11 liegt über eine Leitung
20 auch an einem A/D-Umsetzer 21 an. Die Offsetspannung wird
in ein Digitalwort umgesetzt, das in einen Speicher 23 einge
geben wird. Dieses Digitalwort wird an einen D/A 24 ausgege
ben, in Analogform umgesetzt und über eine Leitung 18 ausgege
ben.
Der Schalter 16 verbindet VCO 13 entweder mit der Leitung 17
oder der Leitung 18. Der Schaltzustand des Schalters hängt von
dem Betriebszustand ab. Wenn das Bezugstaktsignal 10 zur Ver
fügung steht, verbindet der Schalter 16 VCO 13 mit der Leitung
17. Wenn der Detektor 12 einen Abfall oder einen Verlust des
Bezugstaktsignals 10 feststellt, bewirkt das Steuersignal auf
der Leitung 19 die Umschaltung des Schalters 16 zur Kopplung
des VCO 13 mit der Leitung 18 (dem Ausgang von D/A 24). In
dieser Betriebsphase dient ein gültiger, vorgegebener Wert,
der im Speicher 23 gespeichert worden ist, als Offsetwert für
VCO 13. Das Ausgangssignal auf der Leitung 14, das aufgrund
dieses Offsetwerts erzeugt ist, dient sodann als Taktsignal
ausgang des Geräts.
Mit dieser bekannten Takthalteschaltung gemäß Fig. 1 sind
einige Nachteile verbunden. Die Betriebscharakteristiken der
Komponenten A/D 21, D/A 24 und VCO 13 ändern sich mit der Zeit
und der Temperatur. Alle diese Komponenten unterliegen Alte
rungsschwankungen sowie Funktions- und Toleranzänderungen
aufgrund von Temperaturschwankungen der Umgebung. Selbst wenn
der im Speicher 23 gespeicherte digitale Offsetwert zum Zeit
punkt des Verlustes des Bezugstaktsignals genau war, wird das
Ausgangssignal des VCO 13 unverläßlich, wenn sich die Umgebung
der Schaltung geändert hat oder das Referenztaktsignal über
einen ausgedehnten Zeitraum abgefallen ist. Bei bestimmten
Telekommunikationssystemen ist aber eine sehr hohe Genauigkeit
notwendig. So sind beispielsweise bei einer Takthalteschaltung
in Ergänzung eines Stratum-3-Taktsignals Genauigkeiten im
Bereich von wenigen Teilen pro 10 Millionen erforderlich. Da
die Alterungs- und Temperaturcharakteristiken der entsprechen
den Komponenten nicht linear oder konsistent sind, ist es
unmöglich, Toleranzen in einem solchen System genau vorauszu
bestimmen.
Die Erfindung vermeidet die Probleme der Zeit- und Temperatur
abhängigkeit in einer Takthalteschaltung durch Verwendung
einer Digitalschaltung mit nur einer einzigen Zeit/Temperatur
abhängigen Komponente, deren Toleranzen bekannt sind und
innerhalb akzeptabler Grenzen liegen. Die Erfindung verwendet
ein lokales Quarzbezugssignal mit einer Genauigkeit von weni
ger als einem Teil pro 10 Millionen. Das Ausgangssignal dieses
lokalen Taktgebers wird mit dem Eingangsreferenztaktsignal
frequenzverglichen, um eine Offsetfrequenz zu erzeugen. Die
Offsetfrequenz steuert einen digitalen Auf-/Abwärts-Zähler,
dessen Ausgangssignal einen Frequenzsynthetisierer steuert.
Der Frequenzsynthetisierer gibt die digitalisierte Darstellung
der Offsetfrequenz aus und wird ständig aktualisiert. Ein
Digitalspeicher dient zur Speicherung der zuletzt gültigen
Offsetfrequenz. Wenn das Eingangsbezugssignal verlorengeht
oder abfällt, wird die digital gespeicherte Frequenz mit dem
lokalen Bezugstakt kombiniert, um das gewünschte Taktsignal
auszugeben. Die Digitalkomponenten sind Zeit- und Temperatur
unabhängig. Daher ändert sich bei der erfindungsgemäßen
Schaltung nur der lokale Taktbezug. Durch Auswahl eines Quarz-
bzw. Kristallbezugs, dessen Genauigkeit innerhalb des gewün
schten Fensters liegt, wird ein extrem genaues Takthaltesignal
erzeugt. Die Erfindung schafft auch eine solche Phasengenauig
keit, daß bei Verlust des Signals die Phasenübereinstimmung
nicht verlorengeht.
Das bevorzugte Ausführungsbeispiel der Erfindung ist in Fig. 2
dargestellt. Ein Bezugssignal 10 wird in einen Phasenkompara
tor 11 eingegeben, dessen Ausgang 50 zum Treiben eines VCO 29
dient. Der VCO 29 kann als VCXO (Spannungssteuer-Quarzoszilla
tor) oder als irgendein anderer geeigneter Frequenzgenerator
ausgebildet sein, der auf das Eingangsreferenzsignal 10 pha
senverriegelt werden kann. Das Ausgangssignal des VCO 29 am
Knotenpunkt 51 wird in einen Dividierer 27 eingegeben. VCO 29
kann eine Nominalfrequenz haben, die größer oder kleiner als
die Frequenz des Eingangsreferenzsignals 10 ist. Bei dem be
vorzugten Ausführungsbeispiel der Erfindung ist die Nominal
frequenz von VCO 29 größer als diejenige des Eingangsbezugssi
gnals 10. Daher muß die Frequenz durch den Dividierer 27 ge
teilt werden. Das Ausgangssignal 28 des Dividierers 27 wird an
den Phasenkomparator 11 angelegt, um die Phasenverriegelung
mit der Eingangsreferenzfrequenz 10 herzustellen. Das Aus
gangssignal des Dividierers 27 wird auch an die Takthalte
schaltung ausgegeben. Beim Start wird das Ausgangssignal 28
generell unterdrückt, bis die Phasenverriegelung mit der Ein
gangsreferenzfrequenz 10 hergestellt ist.
Der Ausgang des Phasenkomparators 11 wird über einen Schalter
30 an den VCO 29 angelegt. Ein Monitor 26 überwacht die Ein
gangsreferenzfrequenz 10. Wenn die Eingangsreferenzfrequenz
genau innerhalb des gewünschten Bereichs (etwa plus oder minus
15 ppm) ist, so wird der VCO 29 auf die Eingangsreferenzfre
quenz 10 phasenverriegelt, damit das Ausgangssignal 28 mit der
Eingangsreferenzfrequenz in Phase ist. Ein Monitor 26 testet
fortlaufend sowohl das Vorhandensein als auch die Genauigkeit
der Eingangsreferenzfrequenz 10. Wenn das Eingangssignal ver
lorengeht oder ungültig wird, gibt der Monitor 26 ein Steuer
signal auf die Leitung 31, um den Schalter 30 mit den internen
Frequenzbezug der Takthalteschaltung zu koppeln.
Wenn die Eingangsreferenzfrequenz 10 als F 0 definiert wird,
so ist das Ausgangssignal von VCO 29 irgendein Vielfaches "N"
von F 0. Daher ist das Ausgangssignal am Knotenpunkt 51 von
VCO 29 NF 0. Dieser Wert wird in einen Mischer 35 eingegeben.
Die neue Takthalteschaltung benutzt eine Frequenzreferenz 36,
die bei dem bevorzugten Ausführungsbeispiel eine quarzge
steuerte Bezugsfrequenz mit einer Toleranz innerhalb der Soll
toleranzen des Eingangsbezugssignals 10 ist. Die Nennfrequenz
der Referenz 36 ist NF 0 + F off . Daher ist die Ausgangsfre
quenz des Mischers 35 am Knotenpunkt 49 F off , das ist das
Offset zwischen der phasenverriegelten Nennfrequenz des VCO 29
und der lokalen Referenzfrequenz 36.
Der Ausgang 37 des lokalen Frequenzbezugs 36 wird als Eingang
an einer Frequenzsynthetisierer 38 angelegt. Der Synthetisie
rer 38 erzeugt eine synthetische Frequenz F offs , die nomi
nell gleich F off ist. Die Synthetisierer-Offsetfrequenz
F offs am Knotenpunkt 39 wird zusammen mit dem Ausgangssignal
49 des Mischers 35 an einen Frequenzkomparator 40 angelegt.
Der Frequenzkomparator 40 wählt eines der Ausgangssignale 41
und 42 in Abhängigkeit davon aus, ob F off größer oder klei
ner ist als F offs . Das Ausgangssignal des Frequenzkompara
tors 40 läßt den Zähler 45 aufwärts oder abwärts zählen, und
zwar in einem dem Wert an dem gewählten Ausgang 41 oder 42
gleichen Maße. Dieser digitale Zählwert stellt den Unterschied
zwischen F off und F offs dar. Der Ausgang des Zählers 45
ist mit dem Speicherregister 46 verbunden, das bei dem be
schriebenen bevorzugten Ausführungsbeispiel als FIFO (Silo)-
Register ausgebildet ist. Das Ausgangssignal des Zählers 45
auf der Leitung 48 wird auch an den Synthetisierer 38 ange
legt, um einen Kompensationswert derart zu schaffen, daß
F offs an F off herangeführt und in Übereinstimmung gebracht
wird.
Der Monitor 26 gibt ein Zählungsfreigabesignal über die Lei
tung 43 an den Zähler 45. Wenn die Eingangsreferenzfrequenz 10
gültig ist, aktiviert das Zählungsfreigabesignal 43 den Zähler
45 derart, daß ein gültiger Kompensationswert für den lokalen
Bezug 36 erzeugt werden kann. Bei Verlust der Eingangsre
ferenzfrequenz 10 oder bei Ungültigkeit der Eingangsreferenz
frequenz 10 gibt der Monitor 26 ein paralleles Ladefreigabesi
gnal über die Leitung 44 an den Zähler 45. Dadurch kann der
zuletzt im Register 46 gespeicherte Zählwert in den Zähler 45
geladen werden. Dieser Zählwert wird über die Leitung 48 zum
Synthetisierer 38 übertragen. Das Ausgangssignal des Syntheti
sierers 38 am Knotenpunkt 39 wird ebenso wie das Ausgangssi
gnal des Mischers 35 an den Phasenkomparator 34 angelegt. Das
Ausgangssignal 33 des Phasenkomparators 34 wird über den
Schalter 30 an den VCO 29 angelegt. VCO 29 wird danach auf die
lokale Referenz 36 verriegelt. Da die lokale Referenz 36 beim
Umschalten von der Eingangsreferenzfrequenz 10 auf die lokale
Referenz 36 auf den Schaltungsausgang phasenverriegelt wurde,
bleibt die Phasenkontinuität erhalten.
Ein alternatives Ausführungsbeispiel der Erfindung ist in den
Fig. 3a und 3b dargestellt. Bei der Beschreibung dieses
alternativen Ausführungsbeispiels werden spezielle Frequenz
werte nur als Beispiel angegeben. Es ist für den Fachmann
klar, daß irgendwelche geeigneten Frequenzwerte bei der be
schriebenen Schaltung verwendet werden können. Wie oben ge
sagt, hat die Erfindung besondere Vorteile in Telekommunika
tionssystemen und insbesondere als Takthalteschaltung für eine
Stratum-3-Takthierarchie. Zwei Eingangsreferenzsignale 10 a und
10 b werden an eine Referenzauswahlschaltung 58 angelegt. Die
Referenzauswahlschaltung 58 wählt die primäre Referenz 10 a
oder die Reservereferenz 10 b aus. Der ausgewählte Eingang wird
durch optionelle LED's 65 und 66 angezeigt, die die Auswahl
von Referenz 10 a bzw. 10 b anzeigen. Die Referenzauswahlschal
tung 58 enthält Mittel zur Bestimmung der Genauigkeit des
ausgewählten Eingangssignals 10 a oder 10 b. Bis die Genauigkeit
des Eingangssignals bestimmt werden kann, wird ein Unter
drückungssignal 91 an den Bustreiber 93 ausgegeben, um dessen
Ausgangssignal 92 zu unterdrücken. Die Referenzauswahlschal
tung 58 gibt ein Eingangsalarmsignal 53 und ein Einheit-Feh
lersignal 52 aus. Optionelle LED's 67 und 68 zeigen den Zu
stand der Eingangsalarm- bzw. Einheits-Fehlersignale an. Akti
ve Ein/Aus-Signale 54 und 55 liefern der Referenzauswahlschal
tung 58 Informationen über den Zustand des Referenzsignals.
Ein niedriges Signal auf diesen Eingängen zeigt Referenzsi
gnalfehler an. Ein Sync-Eingang 56 ist derart vorgesehen, daß
die aktiven Ein/Aus-Signale 54 und 55 in Phase kommen mit den
Eingangsreferenzsignalen 10 a und 10 b.
Nach Auswahl eines der Eingangsreferenzsignale 10 a und 10 b
wird das Signal über die Leitung 59 an den Phasenkomparator 11
ausgegeben. In einem Stratum-3-Kontext ist die Nennfrequenz am
Ausgang 49 4 kHz. Der Ausgang des Phasenkomparators 11 wird
über den Schalter 30 an den VCO 29 angelegt, der ein
3,088 MHz-Ausgangssignal erzeugt. Das Ausgangssignal von VCO
29 am Knotenpunkt 51 wird zum Teilen durch N an die Dividier
schaltung 27 angelegt, wobei N gleich 772 ist. Das Ausgangssi
gnal 90 des Dividierers 27 ist nominell 4 kHz. Dieses Aus
gangssignal wird an den Phasenkomparator 11 angelegt, um die
Phasenverriegelungsschleife zu schließen. Der Ausgang 90 ist
auch mit dem Bustreiber 93 gekoppelt, dessen Ausgang ein 4-
kHz-Taktgabesignal ist.
Das Ausgangssignal von VCO 29 wird auch an den Mischer 35
angelegt, wo es mit dem Ausgangssignal auf der Leitung 57 des
lokalen Frequenzbezugs 36 kombiniert wird. Bei diesem Beispiel
handelt es sich bei dem lokalen Frequenzbezug 36 um einen
Quarzoszillator mit einer 3,089 MHz-Ausgangsfrequenz. Daher
hat das Ausgangssignal des Mischers 35 einen Nennwert von
1 kHz. Dieses Ausgangssignal wird an ein Tiefpaßfilter 70
angelegt. Das Ausgangssignal des Tiefpaßfilters 70 auf der
Leitung 79 wird an einen Detektor 80 angelegt.
Das Ausgangssignal auf der Leitung 57 des lokalen Bezugs 36
wird von einem Dividierer 71 durch M geteilt, wobei M gleich
4096 ist. Das Ausgangssignal des Dividierers 71 wird an einen
Phasenkomparator 72 angelegt. Der Ausgang 73 des Phasenkompa
rators 72 ist mit VCO 74 gekoppelt, der bei dem beschriebenen
Ausführungsbeispiel ein 8,192 MHz-Signal 75 ausgibt. Dieses
Ausgangssignal 75 wird an einen Dividierer 76 angelegt, der es
durch L teilt, wobei L gleich 8192 ist. Das Ausgangssignal des
Dividierers 76 ist nominell ein 1 kHz-Wert 78, der an einen
Detektor 80 angelegt wird.
Detektor 80 bestimmt die positive und negative Frequenzdiffe
renz zwischen dem Tiefpaßfilter-Ausgangssignal 79 und dem
Dividierer-Ausgangssignal 78. Der Detektor 80 gibt ein Fre
quenzdifferenzsignal 81 und ein Hoch/Niedrig-Signal 82 an
einen voreinstellbaren Auf-/Abwärtszähler 83 aus.
Der Ausgang 88 des Zählers 83 ist mit einem einstellbaren
Teile-durch-N-Zähler 77 gekoppelt. Der Ausgang 75 von VCO 74
ist auch mit dem Teile-durch-N-Zähler 77 gekoppelt. Der Wert
von N kann zur Verriegelung der lokalen Referenz 36 auf die
ausgewählte Eingangsreferenzfrequenz 10 a oder 10 b geändert
werden (tatsächlich wird er voreinstellbare Teile-durch-N-
Zähler 77 zum Treiben des nominellen 1 kHz-Ausgangssignals 78
zwecks Anpassung an die nominelle 1 kHz-Ausgangsfrequenz 79
verwendet). Das Ausgangssignal 89 des Dividierers 77 wird an
den Phasenkomparator 72 angelegt, um die Phasenverriegelungs
schleife zu schließen.
Während des regulären Betriebs wird die Differenz (nominell
1 kHz) zwischen dem VCO 29 und der lokalen Referenz 36 mit dem
synthetischen 1 kHz-Signal verglichen. Die Differenz treibt
einen Aufwärts/Abwärtszähler, um das synthetische 1 kHz-Signal
an die Differenz zwischen dem VCO 29 und der lokalen Referenz
3 heranzuführen. Die Auflösung des 1 kHz-Synthetisierers ist
0,092 Hz, was eine Genauigkeit von drei Teilen pro 100 Milli
onen bedeutet.
Das Ausgangssignal 57 der lokalen Referenz 36 wird an die
Referenzauswahlschaltung 58 angelegt. Dieses Signal wird an
den Dividierer 63 und 64 angelegt (dividiert durch 213 bzw.
214) und als Registertaktsignal 61 bzw. 62 ausgegeben. Die
Signale 61 und 62 aktualisieren die beiden Speicherregister 84
und 85. Die Signale 61 und 62 werden an die Register 84 bzw.
85 angelegt. Der aktuellste Zählwert 88 der nötig ist, um den
synthetischen 1 kHz-Wert 78 an den 1 kHz-Ausgang 79 heranzu
führen, wird im Register 85 gespeichert. Typischerweise stützt
sich der Zähler 83 auf die Eingangssignale 81 und 82. Wenn ein
Eingangsreferenzfehler oder eine Ungültigkeit festgestellt
wird, gibt die Referenzauswahlschaltung 58 einen Referenzfeh
ler 60 aus, der an den Ladezähleingang des Zählers 83 angelegt
wird. Damit werden die Eingänge 81 und 82 unterbrochen und der
Zähler 83 veranlaßt, den Inhalt des Registers 84 aufzunehmen.
Der Inhalt des Registers 84 enthält den aktuellsten Zählwert,
der zum Heranzuführen des synthetischen 1 kHz-Werts an den
Referenz 1 kHz-Wert erforderlich ist. Während eines Referenz
fehlers setzt daher die beschriebene Takthalteschaltung die
Ausgabe eines genauen Taktsignals fort. Die Zählwertspeiche
rung und Frequenzsynthese erfolgen digital, wobei die einzige
Variable die lokale Referenzfrequenzquelle 36 ist. Durch Vor
wahl einer lokalen Referenz innerhalb akzeptabler Grenzen gibt
die beschriebene Takthalteschaltung ein geeignetes Frequenz
referenzsignal unabhängig von zeitlichen und temperaturmäßigen
Schwankungen aus. Zeitliche Änderungen der Frequenz werden
durch angenähert eine zweiminütige Zeitkonstante geglättet,
wobei die Differenzdaten in den Registern 84 und 85 gespei
chert werden. Wenn beide Eingangsreferenzfrequenzen 10 a und
10 b abfallen, so wird der VCO 29 auf den internen Frequenz
synthetisierer phasenverriegelt, der die in den Registern 84
und 85 gespeicherten Daten in Ersatz der fehlenden Eingangssi
gnale verwendet. Während einer solchen Übergangsperiode bleibt
das Ausgangssignal 92 bei einem Phasenschlupf von weniger als
eine Mikrosekunde ohne Unterbrechung.
Claims (1)
- Takthalteschaltung, gekennzeichnet durch:
eine Aufnahmeeinrichtung (26) zur Aufnahme eines ersten Taktsignals (10) bei einer ersten Frequenz und ersten Phase, wobei die Aufnahmeeinrichtung das Vorhandensein oder Fehlen des ersten Taktsignals und die Genauigkeit des ersten Taktsi gnals bestimmt und erste und zweite Steuersignale ausgibt;
eine erste Phasenvergleichsschaltung (11), die mit dem ersten Taktsignal (10) und über eine Schalteinrichtung (30) mit einer ersten Frequenzgeneratoreinrichtung (29) gekoppelt ist und ein erstes Ausgangssignal (50) an die erste Frequenz generatoreinrichtung (29) ausgibt, wobei die erste Frequenz generatoreinrichtung (29) ein zweites Ausgangssignal (51) über eine Rückkopplungsschleife an die erste Phasenvergleichsschal tung (11) ausgibt;
eine zweite Frequenzgeneratoreinrichtung (36), die ein drittes Ausgangssignal bei einer zweiten Frequenz und Phase an einen Mischer (35) ausgibt, der ein die Differenzfrequenz zwischen den zweiten und dritten Ausgangssignalen darstellen des viertes Ausgangssignal (49) ausgibt;
einen mit der zweiten Frequenzgeneratoreinrichtung (36) gekoppelten Frequenzsynthetisierer (38), der ein eine nominel le Differenz zwischen den zweiten und dritten Ausgangssignalen darstellendes fünftes Ausgangssignal (39) ausgibt;
einen mit den vierten (49) und fünften (39) Ausgangssi gnalen beaufschlagten Komparator (40), der ein eine Differenz zwischen den vierten und fünften Ausgangssignalen darstellen des sechstes Ausgangssignal erzeugt;
eine mit dem sechsten Ausgangssignal und dem ersten Steuersignal beaufschlagbare Speichereinrichtung (45, 46) die das sechste Ausgangssignal speichert und mit dem Syntheti sierer (38) gekoppelt ist;
einen mit den vierten (49) und fünften (39) Ausgangssi gnalen beaufschlagten zweiten Komparator (34), der ein siebtes Ausgangssignal (33) ausgibt;
wobei die Aufnahmeeinrichtung (26) das erste Steuersi gnal zur Einkopplung eines gespeicherten Werts des sechsten Ausgangssignals in den Frequenzsynthetisierer (38) und das zweite Steuersignal (31) zur Kopplung der Schalteinrichtung (30) mit dem siebten Ausgangssignal (33) ausgibt, wenn das erste Taktsignal (10) fehlt oder ungenau ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/131,141 US4849993A (en) | 1987-12-10 | 1987-12-10 | Clock holdover circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3841512A1 true DE3841512A1 (de) | 1989-06-29 |
DE3841512C2 DE3841512C2 (de) | 1990-10-04 |
Family
ID=22448075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3841512A Granted DE3841512A1 (de) | 1987-12-10 | 1988-12-09 | Takthalteschaltung |
Country Status (6)
Country | Link |
---|---|
US (1) | US4849993A (de) |
JP (1) | JPH022722A (de) |
DE (1) | DE3841512A1 (de) |
FR (1) | FR2626690B1 (de) |
GB (1) | GB2213664B (de) |
SE (1) | SE501385C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995018508A1 (en) * | 1993-12-29 | 1995-07-06 | Zenith Electronics Corporation | Circuit for the acquisition of a carrier signal by applying a substitute pilot to a synchronous demodulator |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4980899A (en) * | 1988-06-21 | 1990-12-25 | Siemens Ag | Method and apparatus for synchronization of a clock signal generator particularly useful in a digital telecommunications exchange |
DE3833940A1 (de) * | 1988-09-22 | 1990-04-05 | Siemens Ag | Verfahren zur neusynchronisation einer vermittlungsstelle in einem fernmeldenetz |
US4964117A (en) * | 1988-10-04 | 1990-10-16 | Vtc Incorporated | Timing synchronizing circuit for baseband data signals |
US5208831A (en) * | 1989-10-26 | 1993-05-04 | Kabushiki Kaisha Toshiba | Network interface system |
FI85084C (fi) * | 1990-08-15 | 1992-02-25 | Computec Oy | Foerfarande och anordning foer mottagning av paketformigt data. |
FI91821C (fi) * | 1991-02-22 | 1994-08-10 | Nokia Mobile Phones Ltd | Radiopuhelimen automaattinen taajuudensäätökytkentä |
CA2091962A1 (en) † | 1992-03-31 | 1993-10-01 | Mark L. Witsaman | Clock synchronization system |
US5369682A (en) * | 1992-08-17 | 1994-11-29 | Glenayre Electronics, Inc. | Digital simulcast transmission system |
US5365569A (en) * | 1992-08-17 | 1994-11-15 | Glenayre Electronics, Ltd. | Digital simulcast transmission system |
JPH084235B2 (ja) * | 1993-03-31 | 1996-01-17 | 日本電気株式会社 | 周波数制御装置 |
AU6339594A (en) * | 1993-06-09 | 1994-12-15 | Alcatel N.V. | Synchronized clock |
US5349310A (en) * | 1993-06-09 | 1994-09-20 | Alcatel Network Systems, Inc. | Digitally controlled fractional frequency synthesizer |
US5481258A (en) * | 1993-08-11 | 1996-01-02 | Glenayre Electronics, Inc. | Method and apparatus for coordinating clocks in a simulcast network |
GB2293062B (en) * | 1994-09-09 | 1996-12-04 | Toshiba Kk | Master-slave multiplex communication system and PLL circuit applied to the system |
US5717402A (en) * | 1994-12-09 | 1998-02-10 | Chu; Peter | GPS reference clock generator |
JP3523718B2 (ja) | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
US5982831A (en) * | 1996-02-21 | 1999-11-09 | Hewlett-Packard Company | Feed forward method and apparatus for generating a clock signal |
US6243372B1 (en) * | 1996-11-14 | 2001-06-05 | Omnipoint Corporation | Methods and apparatus for synchronization in a wireless network |
ID22545A (id) * | 1997-04-07 | 1999-11-04 | Siemens Ag | Pengaturan afc digital dengan bantuan sistesis digital langsung timbal-balik |
US5963098A (en) * | 1997-08-22 | 1999-10-05 | Technology Service Corporation | FM canceler loop to reduce shock and vibration effects in crystal oscillators |
US7881413B2 (en) * | 2001-03-02 | 2011-02-01 | Adc Telecommunications, Inc. | Digital PLL with conditional holdover |
US6725157B1 (en) | 2002-06-10 | 2004-04-20 | Trimble Navigation Limited | Indoor GPS clock |
AU2003288128A1 (en) * | 2002-11-21 | 2004-06-15 | Sony Ericsson Mobile Communications Ab | Oscillator frequency control |
US7643602B2 (en) * | 2005-09-30 | 2010-01-05 | Freescale Semiconductor, Inc. | Method and system for estimating frequency offsets |
US8120430B1 (en) | 2009-01-15 | 2012-02-21 | Xilinx, Inc. | Stable VCO operation in absence of clock signal |
KR101699113B1 (ko) * | 2010-01-13 | 2017-01-23 | 후루노덴끼가부시끼가이샤 | 기준 주파수 발생 장치 |
US8634510B2 (en) | 2011-01-12 | 2014-01-21 | Qualcomm Incorporated | Full digital bang bang frequency detector with no data pattern dependency |
CN102427366B (zh) * | 2011-12-15 | 2013-09-18 | 上海唯星通信技术有限公司 | 精确合成北斗终端模块多个频率源的装置和方法 |
WO2014146274A1 (en) | 2013-03-21 | 2014-09-25 | Telefonaktiebolaget L M Ericsson (Publ) | Method and apparatus for implementing clock holdover |
US9648414B1 (en) * | 2014-01-31 | 2017-05-09 | Cirrus Logic, Inc. | Systems and methods for controlling an audio signal path using redundant uninterruptable clock |
US9362926B2 (en) | 2014-02-19 | 2016-06-07 | Arbiter Systems, Incorporated | High-reliability holdover method and topologies |
US11487871B2 (en) * | 2015-01-31 | 2022-11-01 | San Diego Gas & Electric Company | Methods and systems for detecting and defending against invalid time signals |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1194924B (de) * | 1961-06-29 | 1965-06-16 | Csf | Anordnung zur Regelung der Frequenz eines UEberlagerungsoszillators |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH1229067A4 (de) * | 1967-09-01 | 1970-05-29 | ||
US4069462A (en) * | 1976-12-13 | 1978-01-17 | Data General Corporation | Phase-locked loops |
US4034310A (en) * | 1977-01-05 | 1977-07-05 | Coe Thomas F | Phase-locked loop oscillator |
US4310805A (en) * | 1979-12-13 | 1982-01-12 | General Electric Company | Phase-locked loop stabilized by a crystal oscillator |
NL8202685A (nl) * | 1982-07-05 | 1984-02-01 | Philips Nv | Kloksignaalregenerator met hoge stabiliteit. |
FR2546691B1 (fr) * | 1983-05-27 | 1985-07-05 | Cit Alcatel | Base de temps asservie |
US4598257A (en) * | 1983-05-31 | 1986-07-01 | Siemens Corporate Research & Support, Inc. | Clock pulse signal generator system |
US4498059A (en) * | 1983-06-23 | 1985-02-05 | Gte Automatic Electric Incorporated | Circuit to minimize local clock frequency disturbances when phase locking to a reference clock circuit |
US4667328A (en) * | 1985-04-29 | 1987-05-19 | Mieczyslaw Mirowski | Clocking circuit with back-up clock source |
US4835481A (en) * | 1986-09-30 | 1989-05-30 | Siemens Aktiengesellschaft | Circuit arrangement for generating a clock signal which is synchronous in respect of frequency to a reference frequency |
-
1987
- 1987-12-10 US US07/131,141 patent/US4849993A/en not_active Expired - Lifetime
-
1988
- 1988-12-08 GB GB8828673A patent/GB2213664B/en not_active Expired - Fee Related
- 1988-12-09 JP JP63311821A patent/JPH022722A/ja active Pending
- 1988-12-09 DE DE3841512A patent/DE3841512A1/de active Granted
- 1988-12-09 SE SE8804461A patent/SE501385C2/sv not_active IP Right Cessation
- 1988-12-12 FR FR888816310A patent/FR2626690B1/fr not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1194924B (de) * | 1961-06-29 | 1965-06-16 | Csf | Anordnung zur Regelung der Frequenz eines UEberlagerungsoszillators |
Non-Patent Citations (1)
Title |
---|
Patents Abstracts of Japan, I-38, December 19, 1980, Vol.4/Nr.185, No.55-127735(A) * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995018508A1 (en) * | 1993-12-29 | 1995-07-06 | Zenith Electronics Corporation | Circuit for the acquisition of a carrier signal by applying a substitute pilot to a synchronous demodulator |
Also Published As
Publication number | Publication date |
---|---|
GB2213664A (en) | 1989-08-16 |
DE3841512C2 (de) | 1990-10-04 |
GB2213664B (en) | 1992-08-19 |
GB8828673D0 (en) | 1989-01-11 |
SE8804461L (sv) | 1989-06-11 |
US4849993A (en) | 1989-07-18 |
FR2626690B1 (fr) | 1991-01-11 |
FR2626690A1 (fr) | 1989-08-04 |
SE8804461D0 (sv) | 1988-12-09 |
SE501385C2 (sv) | 1995-01-30 |
JPH022722A (ja) | 1990-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3841512C2 (de) | ||
DE3687630T2 (de) | Taktsynchronisierschaltung. | |
DE69806700T2 (de) | Diszipinierter Referenzoszillator für Raumfahrzeuge | |
DE69022122T2 (de) | Frequenzsteuerschaltung für VCO. | |
DE4498261C2 (de) | Automatische Frequenznachregelungseinrichtung sowie Funktelefon mit automatischer Frequenznachregelungseinrichtung | |
DE69420216T2 (de) | Phasenregelschwingschaltung | |
DE2625545A1 (de) | Automatische taktimpuls-abgleichvorrichtung | |
DE60212012T2 (de) | Taktschaltung, die während einer Umschaltung von Aktivtakt auf Bereitschafstakt die Phasenverschiebung unterdrücken kann | |
DE3587141T2 (de) | Zentrierschaltung eines spannungsgesteuerten oszillators. | |
DE2746966A1 (de) | Empfaenger mit normalfrequenzgenerator und speicher fuer frequenzdaten | |
DE2428495A1 (de) | Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren | |
EP0849904A2 (de) | Synchrones digitales Nachrichtenübertragungssystem, Steuerungseinrichtung, Netzelement und zentraler Taktgenerator | |
DE2836723A1 (de) | Zeitsteuerschaltung | |
DE2751021C3 (de) | Synchronisierschaltung für eine Oszillatorschaltung | |
EP1216509B1 (de) | Schaltungsanordnung zum erzeugen eines zu referenztaktsignalen frequenzsynchronen taktsignals | |
DE69012269T2 (de) | Synchronisierte Uhr. | |
DE1959162C3 (de) | Stufenweise nach einem Frequenzraster einstellbarer Frequenzgenerator | |
DE69321008T2 (de) | Frequenzsynthetisierer mit gebrochenem Teilverhältnis mit Digitalfehlerkorrektion | |
DE2631496C3 (de) | Superhet-Empfänger | |
DE69121777T2 (de) | Digital gesteuerter Oszillator | |
EP0166749A1 (de) | Phasenregelkreis. | |
DE69409903T2 (de) | Digitaler Phasenkomparator | |
EP0630129A2 (de) | Verfahren zur Erzeugung eines synchronisierten Taktes mit einer Schaltungsanordnung für einen regelbaren Oszillator | |
DE19959714A1 (de) | Taktsignal-Erzeuger-Umsetzer-Einrichtung | |
DE4135630A1 (de) | Digitaler impulsgenerator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |