DE4498261C2 - Automatische Frequenznachregelungseinrichtung sowie Funktelefon mit automatischer Frequenznachregelungseinrichtung - Google Patents

Automatische Frequenznachregelungseinrichtung sowie Funktelefon mit automatischer Frequenznachregelungseinrichtung

Info

Publication number
DE4498261C2
DE4498261C2 DE4498261A DE4498261A DE4498261C2 DE 4498261 C2 DE4498261 C2 DE 4498261C2 DE 4498261 A DE4498261 A DE 4498261A DE 4498261 A DE4498261 A DE 4498261A DE 4498261 C2 DE4498261 C2 DE 4498261C2
Authority
DE
Germany
Prior art keywords
frequency
signal
programmable
programmable value
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4498261A
Other languages
English (en)
Other versions
DE4498261T1 (de
Inventor
Alexander W Hietala
Duane C Rabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of DE4498261C2 publication Critical patent/DE4498261C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

Die vorliegende Erfindung betrifft eine automatische Frequenznachregelungseinrich­ tung sowie ein eine derartige Einrichtung enthaltendes Funktelefon.
In dem GSM- (Global System for Mobile Communications - globales System für mobile Kommunikation) Standard digitaler, zellularer Telefoneinrichtungen kann eine große Anzahl mobiler Stationen mit einem Netzwerk aus Basis­ stationen kommunizieren. Die mobilen Stationen decodieren Daten von dem Basisstationsnetzwerk in eine digitale Form und, unter vielen anderen Funktionen, verwenden sie diese Daten, um periodisch die Master-Refe­ renz-Oszillator-Frequenz der mobilen Station einzustellen bzw. zu justie­ ren.
In klassischer Weise ist diese Einstellung der Master-Referenz-Oszil­ lator-Frequenz unter Verwendung eines Digital-Analog-Wandlers durchgeführt worden, um die digitalen Frequenzkorrekturdaten in eine analoge Form zu ändern und dann das sich ergebende analoge Signal zu einer Varactordiode bzw. Reaktanzdiode zuzuführen, um einen Quarzreferenz-Oszillator zu ver­ formen.
Dieses Verfahren besitzt verschiedene Nachteile. Erstens befinden sich die Frequenzkorrekturdaten schon in digitaler Form in dem GSM-System. Es wäre erwünscht, die Daten in digitaler Form zu verwenden und demzufolge den Digital-Analog-Wandler zu eliminieren.
Zweitens führt die Verwendung einer Varactordiode, um ein Quarzkristall zu verformen, zu einer nicht linearen Abstimmcharakteristik. Dies erfordert einen komplexen Phasenalgorithmus, um die Kennlinie zu linearisieren.
Schließlich erfordern die praktischen Grenzen der Auflösung des Digi­ tal-Analog-Wandlers und die Toleranzen der Quarzoszillator-Komponente eine ziemlich große Schrittgröße in der Frequenzabstimmungscharaktertistik. In dem GSM-System führt dies zu einer Schrittgröße von ungefähr 50 Hz. Da es für die Frequenzgenauigkeit eines GSM's erforderlich ist, daß sie < 100 Hz ist, kann dies ein größeres Problem darstellen.
Ein digitales, automatisches Frequenzsteuersystem kann unter Verwendung einer fraktionalen N-Synthese realisiert werden. Ein solches System ist in dem US-Patent # 5,111,162 mit dem Titel "Digital Frequency Synthesizer having AFC and Modulation Applied to Frequency Divider" von Hietala et al dargestellt. Nach diesem Patent wird ein sekundärer Teiler von dem Haupt­ oszillatorausgang benutzt bzw. gespeist, um eine Referenz mit niedriger Frequenz für Offset-Synthesizer und einen logischen Schaltkreis abzulei­ ten. Dieser sekundäre Teiler arbeitet bei der Ausgangsfrequenz, wodurch er demzufolge übermäßigen Strom zieht.
Aus US 5,256,981 A1 ist ein digitaler fehlerkorrigierender Fraktional-N-Synthesizer, der einen Frequenzgenerator 112, eine Phasendetektor 114, einen Schleifenfilter 116 und einen VCO 130 aufweist und weiterhin einen Modulus Controller 156 auf­ weist, welcher als programmierbarer Teiler betrieben wird.
Aus US 5,166,642 A1 ist ebenfalls ein Fraktional-N-Frequenzsynthesizer zur Ver­ wendung in Funktelefonen bekannt. Auch dieser weist die üblichen Vorstufen, wie VCO, Fraktional-N-Teiler, Referenzoszillator und Phasendetektor auf.
Aus DE 37 38 124 A1 ist eine Schaltung zur Steuerung der Trägerwelle eines FN- Synthesators für ein Funktelefonsystem bekannt. Bei dem beschriebenen Funktele­ fon wird eine automatische Frequenzregelung durch Nachstimmen des Referen­ zoszillators des Synthesizers mittels eines D/A-Wandlers durchgeführt.
Es ist die Aufgabe der vorliegenden Erfindung, eine automatische Frequenznachre­ gelungseinrichtung anzugeben, die eine Abstimmung mit feinen Frequenzschrittgrö­ ßen und geringem Stromverbrauch ermöglicht.
Diese Aufgabe wird durch den Gegenstand des Patentanspruchs 1 gelöst. Bevor­ zugte Ausgestaltungen sind Gegenstand der Unteransprüche.
Im folgenden wird eine bevorzugte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Dabei zeigen die Zeichnungen im einzelnen:
Fig. 1 zeigt eine Darstellung in Blockdiagrammform eines Funktele­ fon-Sende-Empfängers bzw. -Transceivers gemäß der vorliegenden Erfindung.
Fig. 2 zeigt eine Darstellung in Blockdiagrammform eines Funk­ telefon-Sende-Empfängers gemäß der vorliegenden Erfindung.
Fig. 3 zeigt eine Darstellung in Blockdiagrammform eines Synthesizerab­ schnitts eines Funktelefon-Sende-Empfängers, der zur Durchführung der di­ gitalen, automatischen Frequenzregelung gemäß der vorliegenden Erfindung geeignet ist.
Beschreibung einer bevorzugten Ausführungsform
Die bevorzugte Ausführungsform der vorliegenden Erfindung umfaßt ein digi­ tales, automatisches Frequenzregelsystem, das in einem Funktelefon ausge­ führt ist. Das Funktelefon umfaßt einen Frequenzsynthesizer, in dem ein variabler Oszillatorausgang einem digitalen Teiler zugeführt wird. Das Teilungsverhältnis des digitalen Teilers wird über die Zeit durch ein Vielfachakkumulator-Fraktional-N-Teilungssystem variiert, so daß das ef­ fektive Teilungsverhältnis durch nicht ganzzahlige Schritte variiert werden kann. Das Teilungsverhältnis wird dann so programmiert, um die er­ wünschte Kanalfrequenz, die erwünschte Modulationswellenform und irgend­ einen automatischen Frequenzkorrektur-Offset bzw. eine -Versetzung zu rea­ lisieren. Der Ausgang des digitalen Teilers führt einen Eingang eines Phasenvergleichsnetzwerks. Der andere Eingang des Phasenvergleichsnetz­ werks wird von einem Referenzoszillator geführt. Der Phasenvergleichsnetz­ werkausgang wird so gefiltert, um übermäßige Rauschkomponenten herauszu­ filtern und wird dann zu dem Steuereingang des variablen Oszillators zuge­ führt. Der Steuereingang ist derart, daß sich die Ausgangsfrequenz des variablen Oszillators selbst einstellen wird, bis sie gleich der Referenz der Oszillatorfrequenz multipliziert mit dem digitalen Teilungsverhältnis ist. Dies führt zu einem digitalen, automatischen Frequenzkorrekturein­ gangsanschluß mit einer extrem feinen Auflösung. Zusätzlich muß der Refe­ renzoszillator nicht durch eine Varactordiode in dieser Situation verbogen werden und demzufolge ist der Referenzoszillator ein freilaufender Kristalloszillator mit einer Genauigkeit, die nur die erwartete Referenz­ frequenz annähert.
In dem GSM-System ist hinsichtlich des Taktsignals, das dazu verwendet wird, die logischen Abschnitte des Funkgeräts zu treiben, nur erforder­ lich, daß es zu dem Funkfrequenzausgangssignal synchronisiert wird. Des­ halb kann ein freilaufender Kristalloszillator nicht direkt als der Takt zu den logischen Abschnitten des Funkgeräts hin verwendet werden. Ein ak­ kurater Takt wird zu den logischen Abschnitten des Funkgeräts und zu den Referenzeingängen irgendwelcher Offset-Synthesizer des Funkgeräts unter Verwendung eines zweiten Vielfach-Akkumulator-Fraktional-N-Teilungssystems geliefert, um die ungenaue Referenzoszillatorfrequenz herunter auf eine festgelegte, akkurate Frequenz zu dividieren. Dieses zweite Burch­ teils-N-Teilungssystem ist basierend auf der automatischen Frequenzre­ gelung programmiert, die das erste Fraktional-N-Teilungssystem program­ miert. Diese niedrigere Frequenz kann dann in einer phasenverriegelten Schleife multipliziert werden, um eine akkurate Frequenz an der ursprüng­ lich erwünschten Referenzfrequenz, falls dies notwendig ist, zu liefern.
Fig. 1 zeigt eine Darstellung in Blockdiagrammform eines Funktelefons 101. Das Funktelefon 101 kann, ist allerdings nicht hierauf beschränkt, ein zellulares Funktelefon sein, das den GSM-Standard eines Betriebs einsetzt. In Fig. 2 ist das Funktelefon 101 so dargestellt, daß es aus einem Sen­ der 102, einem Empfänger 103, einem Regel bzw. Steuersystem 104, einem Benutzer-Interface 105 und einem Synthesizer 107 zusammengesetzt ist. Der Synthesizer 107 versorgt den Empfänger 103 und den Sender 102 mit Signa­ len, die auf die geeignete Frequenz abgestimmt sind, um den Empfang und die Übertragung von Daten von dem Benutzer-Interface 105 zu ermöglichen. Zusätzlich versorgt der Synthesizer 107 das Benutzer-Interface 105 und die Regel- bzw. Steuerlogik 104 mit dem notwendigen Taktsignal für einen ge­ eigneten Betrieb der logischen Schaltkreise, die innerhalb dieser Blöcke enthalten sind. Das Benutzer-Interface 105 umfaßt typischerweise ein Mi­ krofon, einen Lautsprecher, eine Anzeige und ein Tastenfeld.
Eine der Funktionen der Steuerlogik 104 ist diejenige, ein digitales Sig­ nal aus den Daten abzuleiten, die durch den Empfänger 103 empfangen werden, die dazu verwendet werden sollen, die Frequenz des Synthe­ sizers 107 einzustellen bzw. zu justieren. Dieses digitale Signal ist als automatische Frequenzregelung bekannt.
Wie die Fig. 3 zeigt, wird das automatische Frequenzregelsignal zu einem Datenanschluß 114 in einer seriell geladenen Form, die als serielle pro­ grammierende Interface- (serielle Programmier-Schnittstellen - serial pro­ gramming interface - SPI) Form bekannt ist, zugeführt. Die seriellen Daten werden in eine Verriegelung 117 eingegeben, in der sie in eine parallele Form konvertiert und dann einem Addierer bzw. Addierglied 118 zugeführt werden. Zwei andere Eingänge werden dem Addierer 118 zugeführt. Der Bruch­ teil der Teilung, um die Kanalfrequenz einzustellen, wird dem Datenan­ schluß 113 in der SPI-Form von der Steuerlogik 104 eingegeben. Diese Daten werden in eine parallele Form durch die Verriegelung 116 konvertiert und dann dem Addierer 118 eingegeben. Die Modulation wird einem seriellen Datenanschluß 115 eingegeben. Ein Durchsicht-Lesespeicher (Read only memory - ROM) 119 spurt Frequenzen gegenüber Zeitmustern in Abhängigkeit des seriellen Datenflusses, der an dem Anschluß 115 empfangen wird, heraus. Der Ausgang des Lesespeichers 119 wird darin dem Addierer 118 ein­ gegeben.
Der Ausgang des Addierers 118 wird dann als der Dateneingang zu einem Ak­ kumulator 120 hin verwendet. Eine Kaskade aus Akkumulatoren (121, 122 und 123) zusammen mit einer Rekombinationslogik 124 bilden eine zeit­ variierende Sequenz, die zu dem nicht-fraktionalen Teil der Teilung in einem Addierer 126 hinzuaddiert wird. Die sich ergebende Sequenz wird dann dazu verwendet, den Teiler 109 zu steuern. Die Teilersteuersequenz führt zu effektiven Teilungsverhältnissen, die dem Synthesizer ermöglichen, feine Frequenzschritte ohne einen übermäßigen falschen Gehalt in dem Synthesizerausgang 138 zu realisieren. Die Teilersteuersequenz enthält alle Informationen einer Kanaleinstellung, Modulation und automatischen Frequenzregelung. (Für eine detaillierte Erläuterung dieses Ergebnisses siehe US-Patent #5,093,632 mit dem Titel "Latched Accumulator Fractional N Synthesis with Residual Error Correction" von Hietala et al oder US-Patent #5,166,642 mit dem Titel "Multiple Accumulator Fractional N Synthesis with Series Recombination" von Hietala).
Der Ausgang des Teilers 109 wird dazu verwendet, einen internen Takt des Fraktional-N-Synthesizers 140 zu liefern, der aus Akkumulatoren 120, 121, 122 und 123, der Rekombinationslogik 124 und einem Durchsichts-ROM 119 besteht. Zusätzlich wird der Ausgang des Teilers 109 zu einem Phasende­ tektor 110 eingegeben, wo seine Phase mit derjenigen des Referenzoszilla­ tors 127 verglichen wird. Der Ausgang des Phasendetektors 110 treibt eine Ladungspumpe 111, die wiederum den Schleifenfilter 112 treibt. Der Schleifenfilter 112 entwickelt eine Spannung, um den spannungsempfind­ lichen Anschluß des variablen Oszillators 108 zu steuern. Schließlich wird der Ausgang des variablen Oszillators 108 als Synthesizer-Ausgang 138 ver­ wendet und wird dem Empfänger 103 und dem Sender 102 zugeführt und wird auch zu dem Eingang des Teilers 109 zugeführt, um die phasenverriegelte Schleife zu vervollständigen.
In der bevorzugten Ausführungsform wird die automatische Frequenzregelung an dem Anschluß 114 anstelle einer direkten Zuführung zu dem Referenz­ oszillator 127 geliefert. Demzufolge wird die Genauigkeit des Referenz­ oszillators 127 nur durch die Stabilität des Kristalls 128 beibehalten. Irgendeine Ungenauigkeit des Kristalls aufgrund von Temperatur, Herstel­ lungstoleranz oder Alterung wird durch Einstellung der automatischen Fre­ quenzsteuerdaten an dem Anschluß 114 kompensiert, um so die korrekte Fre­ quenz an dem Synthesizerausgang 138 beizubehalten.
Um einen Takt 130, der zu dem Synthesizerausgang 138 für die Steuerung 104 und das Benutzer-Interface 105 Abschnitte des Funktelefons 101 synchroni­ siert ist, beizubehalten, wird ein zweites Vielfach-Akkumulator-Frak­ tional-N-Teilungssystem 139 gebildet, das Akkumulatoren 133, 134, 135 und 136, eine Rekombinations-Logik 132, einen Addierer 131 und einen program­ mierbaren Teiler 129 verwendet. Programmierdaten von diesem Frak­ tional-N-Systems werden von den SPI-Daten an dem Anschluß 114 erhalten und in eine parallele Form durch eine Verriegelung 137 konvertiert.
Der zweite Fraktional-N-Synthesizer 139 ist basierend auf der Program­ mierung des ersten Fraktional-N-Synthesizers 140 programmiert. Diese Basis bildet eine genaue Taktfrequenz 130, da der erste Fraktional-N-Synthe­ sizer 140 die automatische Frequenzsteuerversetzung bzw. das -Offset be­ stimmt, die dazu notwendig ist, um den Haupt-Synthesizer 140 auf die kor­ rekte Ausgangsfrequenz 138 einzustellen, wodurch demzufolge die tatsäch­ liche Frequenz des freilaufenden Kristalloszillators 127 implizit bekannt ist.
Als Beispiel soll die Haupt-VCO-Ausgangsfrequenz 138 fVCO sein und die gesamte Hauptschleifenteilung des Teilers 109 Nt sein. Dann kann die Frequenz des freilaufenden Kristalls 128 (fM) bestimmt werden als:
fM = fVCO/Nt
Nun addiere einen zweiten Teiler 129 zu dem Ausgang des freilaufenden Kristalloszillators 127 mit einem Teilungsverhältnis gleich N2. Dann kann die niedrige Frequenz-Referenzfrequenz 130 ausgedrückt werden als:
fR = fM/N2
Kombiniere diese zwei Gleichungen, um die niedrige Referenzfrequenz 130 nur als eine Funktion des Haupt-VCO-Ausgangs 138 zu erhalten.
fR = fVCO/(Nt . N2)
Für das GSM-System ist die Prozedur, um dies auszuführen, wie folgt:
  • 1. Verriegele das Funktelefon 101 auf irgendein ARFCN. (Tatsächliche Funkfrequenzkanalnummer - Actual Radio Frequency Channel Number)
    Dies führt zu fVCO = 890 + 0,2 . (ARFCN) MHz
  • 2. Als nächstes nehme fR = 200 kHz (z. B.) an. Dann verwende die Gleichung, die vorstehend für fR angegeben ist.
    0,2 = {890 + 0,2(ARFCN)}/(Nt . N2)
  • 3. Löse auf nach N2.
    N2 = 4450/Nt + ARFCN/Nt
Diese anfängliche Programmierung wird sich nicht ändern, falls die ARFCN geändert wird, da sich Nt mit der ARFCN ändern wird, um N2 konstant zu halten. Die einzige Situation, bei der N2 geändert werden muß, ist die­ jenige, wenn Nt durch den automatischen Frequenzregelalgorithmus geän­ dert wird. Falls der automatische Frequenzregelalgorithmus eine Änderung erfordert, dann könnte N2 unter Verwendung der vorstehenden Formeln oder unter Verwendung eines binomischen Ausdrucks der Formel in 3) zurückbe­ rechnet werden, wodurch das nachfolgende Ergebnis erhalten wird.
N2neu = N2alt (1 - ∆Nt/Nt)
In der vorstehenden Näherung ist Nt der Wert, der dazu verwendet wird, um N2alt und ∆Nt = Zähler AFC/Nenner. Da ∆Nt < 10-5 Nt ist, wird diese Näherung für das GSM-System hoch akkurat sein.
Eine zweite phasenverriegelte Schleife 141 kann zu dem Referenztaktaus­ gang 130 der Fig. 3 hinzugefügt werden. Diese zweite phasenverriegelte Schleife 141 kann als Multiplier verwendet werden, um die akkurate Re­ ferenzfrequenz 130 zu erhöhen.

Claims (10)

1. Automatische Frequenznachregelungseinrichtung, mit:
einem VCO (108), der einen Steuereingang aufweist und ein er­ stes frequenzvariables Signal (138) erzeugt;
einem ersten Fraktional-N-Synthesizer (140) zum Erzeugen eines ersten programmierbaren Wertes, wobei zumindest ein Teil des ersten programmierbaren Wertes einen nicht ganzzahligen Wert enthält;
einem ersten programmierbaren Teiler (109) zum Teilen des fre­ quenzvariablen Signals durch den ersten programmierbaren Wert, um ein geteiltes Signal zu erzeugen;
einem Referenzoszillator (127) zum Erzeugen eines Signals mit fester Frequenz, wobei die Frequenz etwa gleich der Frequenz des geteilten Signals ist; und
einem Phasendetektor (110) zum Vergleichen einer Phase des Sig­ nals mit fester Frequenz und einer Phase des geteilten Signals, um ein Ausgangsfehlersignal zu erzeugen, das eine Spannung auf­ weist, die die Phasendifferenz zwischen dem Signal mit fester Frequenz und dem geteilten Signal repräsentiert, wobei das Aus­ gangsfehlersignal mit dem Steuereingang des VCO gekoppelt ist; und
einem zweiten Fraktional-N-Synthesizer (139) zum Erzeugen eines zweiten programmierbaren Wertes, wobei zumindest ein Teil des zweiten programmierbaren Wertes einen nicht ganzzahligen Wert enthält; und
einem zweiten programmierbaren Teiler (129) zum Teilen des Sig­ nals mit fester Frequenz durch einen zweiten programmierbaren Wert, um ein zweites Signal mit fester Frequenz zu erzeugen, welches als Referenzsignal dient.
2. Automatische Frequenznachregeleinrichtung nach Anspruch 1, da­ durch gekennnzeichnet, daß das zweite Signal mit fester Fre­ quenz mit einem Referenzeingang eines PLL (141) gekoppelt ist.
3. Automatische Frequenznachregeleinrichtung nach Anspruch 1, da­ durch gekennnzeichnet, daß das zweite Signal mit fester Fre­ quenz mit einem Logikschaltkreis gekoppelt ist, der einen Mi­ kroprozessor enthält.
4. Automatische Frequenznachregeleinrichtung nach Anspruch 1, da­ durch gekennnzeichnet, daß der Referenzoszillator ein freilau­ fender Quarzoszillator ist.
5. Automatische Frequenznachregeleinrichtung nach Anspruch 1, da­ durch gekennnzeichnet, daß der zweite programmierbare Wert von dem ersten programmierbaren Wert abhängig ist.
6. Funktelefon mit:
einem Funkfrequenzsender (102) zum Senden erster Daten auf einer ersten Frequenz;
einem Funkfrequenzempfänger (103) zum Empfangen zweiter Daten auf einer zweiten Frequenz, wobei die zweiten Daten AFC- Information enthalten;
einer Steuerlogik (104) zum Steuern des Funktelefons und zum Bereitstellen der AFC-Information, wobei ein erster Teil der Steuerlogik mit einer dritten Frequenz betrieben wird; und
einem Synthesizer mit:
einem VCO (108), der einen Steuereingang aufweist und ein fre­ quenzvariables Signal erzeugt, wobei das frequenzvariable Sig­ nal während einer ersten Zeitperiode eine erste Frequenz für den Sender bereitstellt und während einer zweiten Periode eine zweite Frequenz für den Empfänger bereitstellt,
einem ersten Fraktional-N-Synthesizer (140) zum Erzeugen eines ersten programmierbaren Wertes, welcher von der AFC-Information abhängt, wobei zumindest ein Teil des ersten programmierbaren Wertes einen nicht ganzzahligen Wert enthält;
einem ersten programmierbaren Teiler (109) zum Teilen des fre­ quenzvariablen Signals durch den ersten programmierbaren Wert, um ein geteiltes Signal zu erzeugen;
einem Referenzoszillator (127) zum Erzeugen eines Signals mit fester Frequenz, wobei die Frequenz etwa gleich der Frequenz des geteilten Signals ist; und
einem Phasendetektor (110) zum Vergleichen einer Phase des Sig­ nals mit fester Frequenz und einer Phase des geteilten Signals, um ein Ausgangsfehlersignal zu erzeugen, das eine Spannung auf­ weist, die die Phasendifferenz zwischen dem Signal mit fester Frequenz und dem geteilten Signal repräsentiert, wobei das Aus­ gangsfehlersignal mit dem Steuereingang des VCO gekoppelt ist; und
einem zweiten Fraktional-N-Synthesizer (139) zum Erzeugen eines zweiten programmierbaren Wertes, wobei zumindest ein Teil des zweiten programmierbaren Wertes einen nicht ganzzahligen Wert enthält; und
einem zweiten programmierbaren Teiler (129) zum Teilen des Sig­ nals mit fester Frequenz durch einen zweiten programmierbaren Wert, um ein zweites Signal mit fester Frequenz zu erzeugen, welches die dritte Frequenz aufweist.
7. Funktelefon nach Anspruch 6, dadurch gekennnzeichnet, daß das zweite Signal mit fester Frequenz mit einem Referenzeingang eines zweiten PLL (141) gekoppelt ist, wobei der zweite PLL eine vierte Frequenz zum Betreiben eines zweiten Abschnitts der Steuerlogik bereitstellt.
8. Funktelefon nach Anspruch 6, dadurch gekennnzeichnet, daß das zweite Signal mit fester Frequenz verwendet wird, um ein Benutzer-Interface zu betreiben.
9. Funktelefon nach Anspruch 6, dadurch gekennnzeichnet, daß der Referenzoszillator ein freilaufender Quarz-Oszillator ist.
10. Funktelefon nach Anspruch 6, dadurch gekennnzeichnet, daß der zweite programmierbare Wert von dem ersten programmierbaren Wert abhängig ist.
DE4498261A 1993-10-29 1994-09-12 Automatische Frequenznachregelungseinrichtung sowie Funktelefon mit automatischer Frequenznachregelungseinrichtung Expired - Fee Related DE4498261C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/144,940 US5493700A (en) 1993-10-29 1993-10-29 Automatic frequency control apparatus
PCT/US1994/010324 WO1995012253A1 (en) 1993-10-29 1994-09-12 Automatic frequency control apparatus

Publications (1)

Publication Number Publication Date
DE4498261C2 true DE4498261C2 (de) 1999-07-22

Family

ID=22510844

Family Applications (2)

Application Number Title Priority Date Filing Date
DE4498261T Pending DE4498261T1 (de) 1993-10-29 1994-09-12 Automatische Frequenzregelvorrichtung
DE4498261A Expired - Fee Related DE4498261C2 (de) 1993-10-29 1994-09-12 Automatische Frequenznachregelungseinrichtung sowie Funktelefon mit automatischer Frequenznachregelungseinrichtung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE4498261T Pending DE4498261T1 (de) 1993-10-29 1994-09-12 Automatische Frequenzregelvorrichtung

Country Status (12)

Country Link
US (1) US5493700A (de)
JP (1) JP3000673B2 (de)
KR (1) KR0166656B1 (de)
CN (1) CN1036561C (de)
BR (1) BR9405977A (de)
CA (1) CA2150818C (de)
DE (2) DE4498261T1 (de)
FR (1) FR2711868B1 (de)
GB (1) GB2289383B (de)
SE (1) SE516224C2 (de)
SG (1) SG44455A1 (de)
WO (1) WO1995012253A1 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745848A (en) * 1996-03-04 1998-04-28 Motorola, Inc. Method and apparatus for eliminating interference caused by spurious signals in a communication device
US5943613A (en) * 1996-11-07 1999-08-24 Telefonaktiebolaget Lm Ericsson Method and apparatus for reducing standby current in communications equipment
SE510523C2 (sv) * 1997-09-11 1999-05-31 Ericsson Telefon Ab L M Radiokommunikationsenhet och radiotelefon innefattande radiokommunikationsenhet
US6163710A (en) * 1997-10-20 2000-12-19 Ericsson, Inc. Method and apparatus for compliance to multiple frequency plans
EP1006659A1 (de) * 1998-12-03 2000-06-07 Motorola, Inc. Zeitgeberschaltung, Sequenzgeneratoranordnung, Phasenregelkreis mit gebrochenem Teilverhältnis und entsprechendes Verfahren
FR2797965A1 (fr) * 1999-08-31 2001-03-02 Koninkl Philips Electronics Nv Procede permettant un echange de donnees entre une carte a puce et un appareil en cas d'interruption intempestive de l'alimentation de l'appareil
US6366174B1 (en) 2000-02-21 2002-04-02 Lexmark International, Inc. Method and apparatus for providing a clock generation circuit for digitally controlled frequency or spread spectrum clocking
US6564039B1 (en) 2000-02-29 2003-05-13 Motorola, Inc. Frequency generation circuit and method of operating a tranceiver
US6747987B1 (en) 2000-02-29 2004-06-08 Motorola, Inc. Transmit modulation circuit and method of operating a transmitter
TW531952B (en) * 2000-12-15 2003-05-11 Asulab Sa Numerically controlled oscillator in particular for a radiofrequency signal receiver
JP3988392B2 (ja) * 2001-01-24 2007-10-10 日本電気株式会社 携帯無線端末、ａｆｃ制御方法及びａｆｃ制御プログラム
US6385276B1 (en) 2001-06-12 2002-05-07 Rf Micro Devices, Inc. Dual-modulus prescaler
US6448831B1 (en) 2001-06-12 2002-09-10 Rf Micro Devices, Inc. True single-phase flip-flop
US6779010B2 (en) 2001-06-12 2004-08-17 Rf Micro Devices, Inc. Accumulator with programmable full-scale range
US7003049B2 (en) * 2001-06-12 2006-02-21 Rf Micro Devices, Inc. Fractional-N digital modulation with analog IQ interface
US6693468B2 (en) 2001-06-12 2004-02-17 Rf Micro Devices, Inc. Fractional-N synthesizer with improved noise performance
US6658043B2 (en) * 2001-10-26 2003-12-02 Lexmark International, Inc. Method and apparatus for providing multiple spread spectrum clock generator circuits with overlapping output frequencies
AU2002348098A1 (en) * 2001-10-31 2003-05-12 Intel Corporation Timing recovery with varaible bandwidth phase locked loop and non-linear control paths
EP1313220A1 (de) * 2001-11-19 2003-05-21 Motorola, Inc. Vorrichtung zur Erzeugung mehrerer Taktsignale mit unterschiedlicher Frequenzcharakteristik
US7197283B1 (en) * 2002-08-22 2007-03-27 Qualcomm, Incorporated Dynamic frequency synthesizer configuration
EP1560336B1 (de) * 2004-01-30 2007-06-20 Freescale Semiconductor, Inc. Doppelzugriffsmodulator mit einem Frequenzsynthetisierer
US7840189B2 (en) 2004-12-15 2010-11-23 Freescale Semiconductor, Inc. Frequency generation in a wireless communication unit
US7444534B2 (en) * 2006-01-25 2008-10-28 International Business Machines Corporation Method and apparatus for dividing a digital signal by X.5 in an information handling system
JP4855129B2 (ja) * 2006-04-26 2012-01-18 ルネサスエレクトロニクス株式会社 デジタル放送受信装置およびデジタル放送システム
US7626462B1 (en) 2006-05-02 2009-12-01 Rf Micro Devices, Inc. Fractional-N based digital AFC system with a translational PLL transmitter
US20080125060A1 (en) * 2006-07-05 2008-05-29 Via Technologies, Inc. Radio Frequency Transceiver
JP5422924B2 (ja) * 2008-06-05 2014-02-19 富士通株式会社 発振装置、受信装置および発振制御方法
CN103138700B (zh) * 2013-02-02 2015-12-02 浙江雅晶电子有限公司 一种晶振自动调频机
CN103368568B (zh) * 2013-08-05 2015-12-23 深圳森虎科技股份有限公司 提高锁相环输出频率精度的方法及其锁相环频率合成器
CN104242930B (zh) * 2014-09-09 2018-03-27 长沙景嘉微电子股份有限公司 一种应用于无线收发系统的频率综合器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3738124A1 (de) * 1986-12-01 1988-06-16 Nokia Mobira Oy Eine die traegerwelle des fm-synthesators fuer ein telefonsystem steuernde schaltung
US5111162A (en) * 1991-05-03 1992-05-05 Motorola, Inc. Digital frequency synthesizer having AFC and modulation applied to frequency divider
US5166642A (en) * 1992-02-18 1992-11-24 Motorola, Inc. Multiple accumulator fractional N synthesis with series recombination
US5256981A (en) * 1992-02-27 1993-10-26 Hughes Aircraft Company Digital error corrected fractional-N synthesizer and method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2795323B2 (ja) * 1989-06-14 1998-09-10 富士通株式会社 位相差検出回路
JPH03224322A (ja) * 1990-01-29 1991-10-03 Toshiba Corp 選局回路
US5065408A (en) * 1990-04-26 1991-11-12 Motorola, Inc. Fractional-division synthesizer for a voice/data communications systems
JP2798142B2 (ja) * 1990-06-15 1998-09-17 三菱電機株式会社 周波数シンセサイザ
US5021754A (en) * 1990-07-16 1991-06-04 Motorola, Inc. Fractional-N synthesizer having modulation spur compensation
US5093632A (en) * 1990-08-31 1992-03-03 Motorola, Inc. Latched accumulator fractional n synthesis with residual error reduction
US5070310A (en) * 1990-08-31 1991-12-03 Motorola, Inc. Multiple latched accumulator fractional N synthesis
FR2673495B1 (fr) * 1991-02-28 1993-04-30 Alcatel Telspace Dispositif de transposition de frequence avec commande automatique de frequence.
JPH0537435A (ja) * 1991-07-31 1993-02-12 Nec Corp Ｔｄｍａ方式に用いる局部発振周波数シンセサイザ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3738124A1 (de) * 1986-12-01 1988-06-16 Nokia Mobira Oy Eine die traegerwelle des fm-synthesators fuer ein telefonsystem steuernde schaltung
US5111162A (en) * 1991-05-03 1992-05-05 Motorola, Inc. Digital frequency synthesizer having AFC and modulation applied to frequency divider
US5166642A (en) * 1992-02-18 1992-11-24 Motorola, Inc. Multiple accumulator fractional N synthesis with series recombination
US5256981A (en) * 1992-02-27 1993-10-26 Hughes Aircraft Company Digital error corrected fractional-N synthesizer and method

Also Published As

Publication number Publication date
CA2150818C (en) 1997-11-18
JP3000673B2 (ja) 2000-01-17
SG44455A1 (en) 1997-12-19
JPH08505508A (ja) 1996-06-11
SE9502306D0 (sv) 1995-06-27
FR2711868B1 (fr) 1997-05-09
KR0166656B1 (ko) 1999-02-01
CN1036561C (zh) 1997-11-26
DE4498261T1 (de) 1995-12-21
CN1116021A (zh) 1996-01-31
GB2289383B (en) 1998-08-26
SE9502306L (sv) 1995-08-29
FR2711868A1 (fr) 1995-05-05
GB2289383A (en) 1995-11-15
CA2150818A1 (en) 1995-05-04
US5493700A (en) 1996-02-20
BR9405977A (pt) 1996-01-09
SE516224C2 (sv) 2001-12-03
GB9513095D0 (en) 1995-08-30
WO1995012253A1 (en) 1995-05-04
KR960700578A (ko) 1996-01-20

Similar Documents

Publication Publication Date Title
DE4498261C2 (de) Automatische Frequenznachregelungseinrichtung sowie Funktelefon mit automatischer Frequenznachregelungseinrichtung
DE4291263C2 (de) Digitaler Frequenzsynthesizer sowie digitales Frequenzsteuerverfahren zum Modulieren eines Eingangssignals auf ein Trägersignal
DE3841512C2 (de)
DE19708797C2 (de) Verfahren und Vorrichtung zum Eliminieren einer Interferenz, die durch Störsignale in einer Kommunikationsvorrichtung verursacht wird
DE69118311T2 (de) Digitale Hochfrequenzkompensation
DE4498749C2 (de) Phasensynchronisationsschaltung und entsprechendes Verfahren für einen phasenverriegelten Kreis
DE69315614T2 (de) Frequenzsynthesierer
DE60104761T2 (de) Frequenzsynthetisierer
DE69635573T2 (de) Frequenzsynthetisierer
DE3587141T2 (de) Zentrierschaltung eines spannungsgesteuerten oszillators.
DE10108636A1 (de) Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung zur Zwei-Punkt-Modulation
DE69320510T2 (de) Verfahren und Vorrichtung zum Auswählen der optimalen Empfangsfrequenz in einem Vielkanalempfänger
DE4143197A1 (de) Schaltkreis fuer frequenzquellen eines mobilen funktelefons
DE2903486C2 (de)
EP0974196B1 (de) Digitale afc-einstellung durch reziproke dds
DE4193102C2 (de) Parametertoleranter PLL-Synthesizer
DE69026230T2 (de) Phasenregelschaltung mit verringerter Frequenz/Phasensynchronisierungszeit
EP0868784B1 (de) Mischoszillator mit einem phasengerasteten regelkreis für einen rundfunkempfänger
DE69522224T2 (de) Phasenregelkreis und regelungsverfahren dazu
EP1236270B1 (de) Sendevorrichtung
DE60108908T2 (de) Frequenzteiler für gebrochenzahlige frequenzteilerverhältnisse
EP0630129A2 (de) Verfahren zur Erzeugung eines synchronisierten Taktes mit einer Schaltungsanordnung für einen regelbaren Oszillator
DE19701209C2 (de) PLL-Synthesizer und Spektrumanalysator
DE3707839A1 (de) Elektronische abstimmeinrichtung
DE19653134C2 (de) Phasenregelschleife

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8607 Notification of search results after publication
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee