JP5422924B2 - 発振装置、受信装置および発振制御方法 - Google Patents

発振装置、受信装置および発振制御方法 Download PDF

Info

Publication number
JP5422924B2
JP5422924B2 JP2008148210A JP2008148210A JP5422924B2 JP 5422924 B2 JP5422924 B2 JP 5422924B2 JP 2008148210 A JP2008148210 A JP 2008148210A JP 2008148210 A JP2008148210 A JP 2008148210A JP 5422924 B2 JP5422924 B2 JP 5422924B2
Authority
JP
Japan
Prior art keywords
voltage
code
frequency offset
predetermined
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008148210A
Other languages
English (en)
Other versions
JP2009296341A (ja
Inventor
宏樹 小林
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP2008148210A priority Critical patent/JP5422924B2/ja
Publication of JP2009296341A publication Critical patent/JP2009296341A/ja
Application granted granted Critical
Publication of JP5422924B2 publication Critical patent/JP5422924B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12Indirect frequency synthesis using a mixer in the phase-locked loop

Description

本発明は、発振装置、受信装置および発振制御方法に関する。

現在、送信装置(例えば、無線基地局)が受信装置(例えば、移動局)にデータを無線送信する無線通信システムが広く利用されている。無線通信システムでは、送信装置は、所定の周波数帯域(システム帯域)の一部または全部を用いて無線送信を行う。受信装置は、送信装置からの受信信号に同期した発振信号を内部で発生させることで、受信信号からデータを抽出する。

ここで、受信装置が受信する無線信号の周波数は、通信相手である送信装置によって異なることがあり、また、無線伝搬路の状態に応じて変動することもある。そこで、受信装置は、内部の発振信号の周波数について自動周波数制御(AFC:Automatic Frequency Control)による合わせ込みを行うことが考えられる。AFCでは、基準信号(例えば、発振信号をフィードバックしたフィードバック信号)の周波数と受信信号の周波数とを比較して周波数差(周波数オフセット)を検出し、検出した周波数オフセットに基づいて発振周波数を調整する。

所望の周波数の発振信号を得る方法としては、電圧制御発振器(VCO:Voltage Controlled Oscillator)を用いるものがある。この方法では、受信装置は、検出した周波数オフセットを電圧に変換し、得られた電圧を電圧制御発振器に印加する。これにより、電圧制御発振器の発振周波数が調整される。

なお、受信装置では、周波数の合わせ込みと併せて位相の合わせ込みを行うこともできる。位相の合わせ込みには、例えば、PLL(Phase Locked Loop)回路を用いる。周波数や位相の合わせ込みに関しては、合わせ込みの所要時間を短縮する技術が知られている。具体的には、開ループと閉ループの2段階の位相調整を行う技術がある(例えば、特許文献1参照)。
特開2002−118460号公報

ところで、周波数オフセットの検出をデジタル処理で行うとすると、検出された周波数オフセットから電圧への変換は、デジタル−アナログ変換処理を伴う。この実現方法としては、周波数オフセットの検出量(例えば、−10ppm(Parts Per Million)〜+10ppmの範囲の値)を所定ビット数のコード(例えば、0〜255を示す8ビットのコード)に変換し、このコードをデジタルアナログ変換器(DAC:Digital to Analog Converter)を用いて電圧に変換するという方法が考えられる。

しかし、一般に用いられるDACでは、入力コードに対する出力電圧の関係が設計時の仕様で予め決められている。このため、上記変換方法を用いた場合、デジタル−アナログ変換処理の分解能がボトルネックとなって、発振周波数の合わせ込み精度を十分に上げることができないという問題がある。すなわち、入力コードのビットを「1」だけ変化させたときのDACの出力電圧の変化量が、発振周波数の合わせ込み精度の限界を決めてしまう。

本発明はこのような点に鑑みてなされたものであり、発振周波数の制御の精度を向上させることができる発振装置、受信装置および発振制御方法を提供することを目的とする。

上記課題を解決するために、基準信号の入力信号に対する周波数オフセットを検出し、周波数オフセットを所定ビット数のコードに変換し、所定ビット数のコードを電圧に変換し、この電圧を電圧制御発振器に印加して発振周波数を制御する発振装置が提供される。この発振装置は、電圧制御部を有する。電圧制御部は、所定ビット数のコードと周波数オフセットとの対応付けを電圧の複数の範囲に対して定めた複数パターンのコード変換情報を有し、周波数オフセットの検出状況に基づいて使用するコード変換情報を選択し設定することで、所定ビット数のコードと周波数オフセットおよび上記電圧との対応関係を設定する。

このような発振装置によれば、電圧制御部により、周波数オフセットの検出状況に基づいて使用するコード変換情報が選択され設定されることで、所定ビット数のコードと周波数オフセットおよび上記電圧との対応関係が設定される。
また、上記課題を解決するために、基準信号の入力信号に対する周波数オフセットを検出し、周波数オフセットを所定ビット数のコードに変換し、所定ビット数のコードを電圧に変換し、電圧を電圧制御発振器に印加して発振周波数を制御する発振装置が提供される。この発振装置は、第1の検出部、第2の検出部および電圧制御部を有する。第1の検出部は、所定の精度で周波数オフセットを検出する。第2の検出部は、第1の検出部より高い精度で周波数オフセットを検出する。電圧制御部は、第1の検出部の検出結果に基づいて所定ビット数のコードと周波数オフセットおよび電圧との対応関係を設定し、対応関係の設定と第2の検出部の検出結果とに基づいて印加する電圧を得る。
このような発振装置によれば、第1の検出部により、所定の精度で周波数オフセットが検出される。第2の検出部により、第1の検出部より高い精度で周波数オフセットが検出される。電圧制御部により、第1の検出部の検出結果に基づいて所定ビット数のコードと周波数オフセットおよび電圧との対応関係が設定され、対応関係の設定と第2の検出部の検出結果とに基づいて印加する電圧が得られる。

また、上記課題を解決するために、受信信号に基づいて自動周波数制御を行う受信装置が提供される。この受信装置は、検出部、電圧制御部および電圧制御発振器を有する。検出部は、基準信号の受信信号に対する周波数オフセットを検出する。電圧制御部は、検出部で検出された周波数オフセットを所定ビット数のコードに変換し、この所定ビット数のコードを電圧に変換すると共に、所定ビット数のコードと周波数オフセットとの対応付けを電圧の複数の範囲に対して定めた複数パターンのコード変換情報を有し、周波数オフセットの検出状況に基づいて使用するコード変換情報を選択し設定することで、所定ビット数のコードと周波数オフセットおよび上記電圧との対応関係を設定する。電圧制御発振器は、電圧制御部で得た電圧に基づいて発振周波数を制御する。

このような受信装置によれば、検出部により、基準信号の受信信号に対する周波数オフセットが検出される。そして、電圧制御部により、検出部で検出された周波数オフセットが所定ビット数のコードに変換され、この所定ビット数のコードが電圧に変換されると共に、周波数オフセットの検出状況に基づいて使用するコード変換情報が選択され設定されることで、所定ビット数のコードと周波数オフセットおよび上記電圧との対応関係が設定される。更に、電圧制御発振器により、電圧制御部で得た電圧に基づいて発振周波数が制御される。

また、上記課題を解決するために、上記発振装置と同様の処理を行う発振制御方法が提供される。

上記発振装置、受信装置および発振制御方法によれば、発振周波数の制御の精度を向上させることができる。

以下、本実施の形態を図面を参照して詳細に説明する。
図1は、本実施の形態の概要を示す図である。図1に示す発振装置10は、電圧制御発振器が出力する発振信号を入力信号に周波数同期させる。

発振装置10は、検出部11、電圧制御部12および電圧制御発振器13を有する。
検出部11は、基準信号の受信信号に対する周波数オフセットを検出する。検出部11は、周波数オフセットの検出をデジタル処理により行う。検出部11は、検出した周波数オフセットを電圧制御部12に出力する。

電圧制御部12は、コード生成部12aおよびDAC12bを有する。
コード生成部12aは、検出部11から周波数オフセットを取得すると、DAC12bが出力する電圧範囲と所定ビットのコードとの対応関係を設定する。また、コード生成部12aは、周波数オフセットに対応する所定ビットのコードを生成する。コード生成部12aは、生成したコードをDAC12bに出力する。

DAC12bは、コード生成部12aからコードを取得すると、このコードおよびコード生成部12aが設定した電圧範囲に対応した電圧を電圧制御発振器13に出力する。
電圧制御発振器13は、DAC12bにより印加された電圧に基づいて発振周波数を制御して、発振信号を出力する。なお、この発振信号は、検出部11にフィードバックされ、基準信号として用いられる。

発振装置10によれば、検出部11により、例えば、−10ppm〜+10ppmの範囲で周波数オフセットが検出され、この周波数オフセットに対応するDAC12bの出力電圧の範囲が、0.5V〜2.5Vに設定されている。また、コード生成部12aが生成するコードは、例えば、0〜255の範囲内の数値を示す8ビットのコードであるものとする。この時、例えば、検出部11が周波数オフセットの範囲が、0ppm〜+5ppmの範囲内であると確定すると、DAC12bの出力電圧の範囲が、1.5V〜2.0Vに設定される。そして、コード生成部12aは、この周波数オフセット範囲および出力電圧範囲を、8ビットのコードに対応付ける。

このように、コード生成部12aが所定ビットのコードにより対応付ける電圧範囲を可変とすることで、DAC12bへの入力コードを「1」だけ変化させたときのDAC12bの出力電圧の変化量を細かく設定することができる。すなわち、電圧制御発振器13に印加する電圧の分解能を向上することができ、発振周波数の制御の精度を向上することができる。

[第1の実施の形態]
以下、第1の実施の形態を図面を参照して詳細に説明する。
図2は、第1の実施の形態の移動通信システムの構成を示す図である。図2に示す移動通信システムは、無線基地局と移動局とが無線通信を行うシステムである。この移動通信システムは、無線基地局20および移動局100を有する。

無線基地局20は、移動局100と無線通信を行う通信装置である。
移動局100は、無線基地局20と無線通信が可能な無線端末装置である。
無線基地局20と移動局100との間のデータ伝送方式には、例えば、直交周波数分割多重(OFDM:Orthogonal Frequency Division Multiplexing)方式が用いられる。この方式では、無線基地局20は、移動局100を含む複数の移動局の周波数リソースを管理しており、移動局100との通信に利用する周波数を割り当てる。そして、無線基地局20は、割り当てた周波数を用いて移動局100と通信を行う。

移動局100は、局部発振器を備えている。移動局100は、無線基地局20からの受信信号を局部発振器から出力される受信信号とほぼ同一周波数の発振信号を用いて無線基地局20からの受信信号をRF(Radio Frequency)帯からベースバンド帯まで周波数変換する。局部発振器は、電圧制御型温度補償水晶発振器(VC−TCXO:Voltage Controlled - Temperature Compensated Xtal Oscillator)および高周波への周波数変換用PLL回路を含んでおり、VC−TCXOの安定な基準周波数を周波数変換用PLL回路で逓倍することで、高精度な発振信号の出力が可能である。

ここで、移動局100の局部発振器の発振周波数に生じる誤差を補正するためにAFCを行う。AFCは、無線基地局20からの受信信号におけるキャリア周波数ずれ(CFO:Center Frequency Offset)検出処理の結果を局部発振器にフィードバックすることによって行われる。移動局100は、以下の方法により、CFOを検出可能である。

第1の方法は、ベースバンド信号に含まれる所定のPreamble信号に含まれる高精度な周波数リファレンス領域の信号をフーリエ変換し、既知周波数と周波数軸上でパターンマッチングを行う方法である。この方法を用いることで、キャリア周波数間隔の整数倍のCFO(ICFO:Integer CFO)を検出することができる。

第2の方法は、ベースバンド信号に含まれるCP(Cyclic Prefix、或いは、ガードインターバルともいう)に基づく自己相関演算により、位相回転量を算出する方法である。この方法を用いることで、キャリア周波数間隔の小数倍(−0.5〜0.5倍)のCFO(FCFO:Fractional CFO)を検出することができる。

そして、ICFOとFCFOとの和からCFOを取得することができる。
移動局100は、上記第1の方法と第2の方法とを組み合わせてAFCを行うことで、局部発振器の発振周波数を受信信号の周波数に同調する。

次に、上記のような移動局100の構成に関して説明する。
図3は、第1の実施の形態の移動局の機能を示すブロック図である。移動局100は、アンテナ110、受信部120、ミキサ130、LPF(Low Pass Filter)140、ICFO検出部150、FCFO検出部160、電圧制御部170、VC−TCXO180および高周波変換PLL190を有する。

アンテナ110は、無線基地局20から受信する受信信号を受信部120に出力する。
受信部120は、アンテナ110から受信信号を取得する。受信部120は、RF帯の帯域フィルタで所望の帯域外からの干渉波の抑制や所望信号の増幅処理等を行い、所望RF帯域の信号をミキサ130に出力する。

ミキサ130は、受信部120から取得した受信信号を、高周波変換PLL190から入力される発振信号と乗算してベースバンド帯の周波数に変換する。ミキサ130は、乗算結果の信号をLPF140に出力する。

LPF140は、ミキサ130から取得した信号からベースバンド信号を取り出し、ICFO検出部150およびFCFO検出部160に出力する。
ICFO検出部150は、取得したベースバンド信号に含まれるPreamble信号の周波数リファレンス領域をフーリエ変換し、既知の周波数と周波数軸上でパターンマッチングすることでICFOを検出する。ICFO検出部150は、検出したICFOを電圧制御部170に出力する。

FCFO検出部160は、取得したベースバンド信号に含まれるCPを用いた自己相関演算に基づいてFCFOを検出する。FCFO検出部160は、検出したFCFOを電圧制御部170に出力する。

電圧制御部170は、ICFO検出部150から取得したICFOとFCFO検出部160から取得したFCFOとに基づいて、VC−TCXO180の基準周波数を決定する制御電圧を出力する。電圧制御部170は、VC−TCXO180に入力する制御電圧を所定ビット数のコード値によりデジタル制御する。電圧制御部170は、制御部171およびDAC172を有する。

制御部171は、取得したICFOおよびFCFOに基づいて、DAC172への制御電圧値を特定する値として所定ビット数のデジタルデータを生成し、DAC172に出力する。このとき、まず、制御部171は、ICFOに基づいてDAC172に印加するリファレンス電圧範囲の絞り込みを行い、絞り込み後のリファレンス電圧範囲に変更する。そして、制御部171は、決定したリファレンス電圧の範囲を所定ビット数の制御コード値に対応付ける。更に、制御部171は、ICFOおよびFCFOに基づいて、CFOを取得する。そして制御部171は、CFOを補正するための制御電圧値として出力するコード値を決定し、決定したコード値をDAC172に出力する。

DAC172は、制御部171によりリファレンス電圧範囲が変更される。DAC172は、制御部171が出力したコード値を受け付けると、印加されたリファレンス電圧範囲内のコード値に対応する電圧値で、VC−TCXO180に制御電圧を出力する。

VC−TCXO180は、電圧制御型のVC−TCXOである。VC−TCXO180は、電圧制御部170から入力される制御電圧に基づいて基準信号の発振周波数を制御し、CFOを補正した目標周波数の基準信号を生成して高周波変換PLL190に出力する。

高周波変換PLL190は、VC−TCXO180から入力される基準信号に基づいて、所望の周波数の発振信号を生成し、ミキサ130に出力する。
図4は、第1の実施の形態の電圧制御部の機能を示すブロック図である。制御部171は、シーケンス制御部171a、リファレンス電圧制御部171b、制御コード生成部171cおよびDAC172を有する。図3における制御部171は、シーケンス制御部171a、リファレンス電圧制御部171bおよび制御コード生成部171cを含む。

シーケンス制御部171aは、ICFOおよびFCFOを取得する。シーケンス制御部171aは、リファレンス電圧制御部171bに取得したICFOを出力する。また、シーケンス制御部171aは、リファレンス電圧制御部171bからDAC172へのリファレンス電圧範囲を変更した旨の通知を受け付けると、ICFOおよびFCFOから取得したCFOを制御コード生成部171cに出力する。

リファレンス電圧制御部171bは、シーケンス制御部171aから取得したICFOに基づいてDAC172に印加するリファレンス電圧範囲を、予め印加された基準電圧(GND)から上限電圧の範囲内で変更する。

制御コード生成部171cは、シーケンス制御部171aから取得するCFOに基づいて、CFOを補正した基準信号をVC−TCXO180に出力させるためにDAC172に出力する制御電圧値として所定ビット数のコード値を生成する。そして、制御コード生成部171cは、生成したコード値をDAC172に出力する。

DAC172に関しては、図3における機能と同一であるため説明を省略する。
図5は、第1の実施の形態のリファレンス電圧制御部の具体例を示す図である。リファレンス電圧制御部171bは、抵抗分圧により上限電圧(High)と下限電圧(Low)とをDAC172に印加することでリファレンス電圧を調整する。本実施の形態では、リファレンス電圧制御部171bはDAC172へのリファレンス電圧範囲を、更に、0.5〜1.5V、1.0〜2.0Vおよび1.5〜2.5Vの3つの範囲のいずれかに調整可能とする。

また、DAC172は、上記3つの範囲に対して、8ビットの分解能を有している。そして、制御コード生成部171cは、DAC172に対して、8ビットで表される制御コード値を出力するものとする。

図6は、第1の実施の形態のVC−TCXOの電圧特性を示す図である。電圧特性200は、VC−TCXO180が出力可能な基準信号の発振周波数に対する、VC−TCXO180への制御電圧の線形特性を示している。電圧特性200は、横軸が補正可能なCFO、縦軸が入力する制御電圧値(図中“電圧(V)”と表記)である。横軸のCFOは、ppm単位で表され、補正前発振周波数に対して、−10ppmから10ppmの補正範囲で補正した補正後発振周波数を示す。縦軸の制御電圧値は、V単位で表され、横軸で示されるCFOを補正した発振周波数をVC−TCXO180が出力するために必要な制御電圧を示している。すなわち、補正前発振周波数に対して−10ppmのCFO補正には、0.5Vの制御電圧の入力が必要であり、10ppmのCFO補正には、2.5Vの制御電圧の入力が必要である。

更に、電圧特性200には、該当の制御電圧値をVC−TCXO180に出力するために必要となるDAC172への制御コード値が示されている。電圧特性200では、DAC172が下限の制御電圧値0.5Vを出力するために必要なコード値が0であることを示している。また、電圧特性200では、DAC172が上限の制御電圧値2.5Vを出力するために必要なコード値が255であることを示している。このように、DAC172に対して、制御コード値として8ビットで表されるコード値0〜255を入力することにより、0.5〜2.5Vのリファレンス電圧の範囲を256に等分割した制御電圧値の出力を指定することができる。

次に、電圧制御部170が保持するコード変換テーブルに関して説明する。
図7は、第1の実施の形態のコード変換テーブルのデータ構造例を示す図である。コード変換テーブル170a,170b,170cは、CFOに応じたDAC172への制御コード値が設定される。コード変換テーブル170a,170b,170cは、電圧制御部170が有するメモリ(図3では図示せず)に予め格納される。コード変換テーブル170a,170b,170cは、リファレンス電圧制御部171bおよび制御コード生成部171cによって参照され、DAC172へのリファレンス電圧範囲の決定や、DAC172に出力する制御コード値の決定に用いられる。コード変換テーブル170aは、DAC172のリファレンス電圧が、0.5〜1.5Vの場合に参照される。コード変換テーブル170bは、DAC172のリファレンス電圧が、1.0〜2.0Vの場合に参照される。コード変換テーブル170cは、DAC172のリファレンス電圧が、1.5〜2.5Vの場合に参照される。

コード変換テーブル170a,170b,170cは、No.を示す項目、CFO(ppm)を示す項目、codeを示す項目が設けられている。各項目の横方向に並べられた情報同士が互いに関連付けられて、1つのコード変換に関する情報を構成する。

No.を示す項目には、項目番号が設定される。CFO(ppm)を示す項目には、周波数オフセットを示す量であるCFOがppmを単位として設定される。codeを示す項目には、CFOに対するDAC172への制御コード値が設定される。

コード変換テーブル170aには、例えば、No.が“2”、CFO(ppm)が“−9.961”、codeが“1”という情報が設定される。これは、−9.961ppmの周波数補正を行うためには、DAC172に対して制御コード値1を入力する必要があることを示している。

なお、リファレンス電圧制御部171bは、DAC172のリファレンス電圧を決定する際には、ICFOに基づいてコード変換テーブル170a,170b,170cの内のいずれにFCFOをも考慮したCFO補正値が含まれるかを推定する。そして、リファレンス電圧制御部171bは、推定したコード変換テーブルに対応するリファレンス電圧の上限および下限をDAC172に印加する。例えば、リファレンス電圧制御部171bは、ICFOが7ppmである場合、コード変換テーブルとしてコード変換テーブル170cを選択し、DAC172のリファレンス電圧の下限を1.5V、上限を2.5Vと決定する。また、例えば、リファレンス電圧制御部171bは、ICFOが−5ppm〜5ppmの間にある場合には、予め定められた所定の条件によってコード変換テーブル170a,170b,170cのいずれかを選択する。

次に、以上のような構成およびデータ構造を備える移動局100において実行されるVC−TCXO180への制御電圧の決定処理の詳細を説明する。
なお、以下の説明では、分かり易くするために、1キャリア周波数間隔は1ppmに換算されるものとする。

図8は、第1の実施の形態のVC−TCXOへの制御電圧の決定処理の手順を示すフローチャートである。以下、図8に示す処理をステップ番号に沿って説明する。
[ステップS11]リファレンス電圧制御部171bは、DAC172へ印加するリファレンス電圧の初期値として、その下限を0.5V、上限を2.5Vに設定する。

[ステップS12]アンテナ110は、無線基地局20から取得する受信信号を受信部120に出力する。そして、受信信号は、受信部120、ミキサ130およびLPF140を介してベースバンド信号に変換され、ICFO検出部150およびFCFO検出部160に出力される。

[ステップS13]ICFO検出部150は、取得したベースバンド信号に含まれるPreamble信号の周波数リファレンス領域を高速フーリエ変換する。そして、ICFO検出部150は、既知の周波数パターンと上記高速フーリエ変換の結果に基づく周波数パターンとのパターンマッチングを行う。

[ステップS14]ICFO検出部150は、上記ステップS13のパターンマッチングの結果に基づいてICFOを検出する。ICFO検出部150は、検出したICFOを電圧制御部170に出力する。

[ステップS15]シーケンス制御部171aは、ICFO検出部150から取得したICFOをリファレンス電圧制御部171bに出力する。リファレンス電圧制御部171bは、取得したICFOに基づいて、コード変換テーブル170a,170b,170cの内、FCFOをも考慮したCFOを補正可能なものを推定して、いずれかを選択する。リファレンス電圧制御部171bは、例えば、ICFOが−2ppm〜2ppmの範囲にある場合には、コード変換テーブル170bを選択し、リファレンス電圧範囲を1.0〜2.0Vとする。また、シーケンス制御部171aは、例えば、ICFOが−2ppmよりも小さい場合、コード変換テーブル170aを選択し、ICFOが2ppmよりも大きい場合、コード変換テーブル170cを選択する。そして、選択したコード変換テーブルに応じたリファレンス電圧範囲を決定する。

[ステップS16]リファレンス電圧制御部171bは、上記ステップS15で選択したリファレンス電圧範囲に基づいて、DAC172のリファレンス電圧の上下限を変更する。

[ステップS17]FCFO検出部160は、ベースバンド信号に含まれるCPを用いた自己相関演算により受信信号の位相回転量を算出する。
[ステップS18]FCFO検出部160は、上記ステップS18の演算結果に基づいて、FCFOを検出する。FCFO検出部160は、検出したFCFOを電圧制御部170に出力する。

[ステップS19]シーケンス制御部171aは、取得したICFOおよびFCFOに基づいて、CFOを取得する。そして、シーケンス制御部171aは取得したCFOを制御コード生成部171cに出力する。制御コード生成部171cは、シーケンス制御部171aから取得したCFOとコード変換テーブルに基づいて、DAC172に出力する制御コード値を決定する。そして、制御コード生成部171cは、この制御コード値をDAC172に出力する。

[ステップS20]DAC172は、制御コード生成部171cから取得した制御コード値に基づいて、VC−TCXO180に制御電圧を出力する。
なお、上記ステップS17およびステップS18は、ステップS13およびステップS14と並列に実行されても構わないし、ステップS13およびステップS14よりも前に実行されても構わない。

また、上記ステップS11〜ステップS20の手順を繰り返し行うことで、周波数合わせ込みの精度を向上することもできる。
更に具体的に説明するため、以下の説明では、1キャリア周波数間隔は1ppmに換算されるものとし、無線基地局20と移動局100との間のCFOを5.5ppmとする。すなわち、ICFOが5ppm、FCFOが0.5ppmである。

図9は、第1の実施の形態のDACのリファレンス電圧に応じた制御コード値の対応を示す図である。電圧特性201は、初期設定のリファレンス電圧に対して、ICFO検出部150が検出したICFOが5ppmである場合の制御電圧値およびコード値の対応を示している。すなわち、ICFOが5ppmであるのに対して、DAC172の制御電圧値としては2.0Vが選択され、そのためにDAC172への制御コード値を192とすることを示している。

ここで、電圧特性201におけるCFO補正の分解能は、20/256≒0.078(ppm/code)となる。
そして、リファレンス電圧制御部171bは、コード変換テーブル170cを選択し、DAC172のリファレンス電圧を1.5〜2.5Vに設定する。電圧特性202は、この場合のVC−TCXO180の電圧特性を示している。電圧特性202では、ICFOが5ppmに対応するDAC172への制御コード値が128であることを示している。

図10は、CFOに対してDACに入力するコード値を示す図である。図10では、図9の電圧特性202に引き続きDAC172のリファレンス電圧が1.5〜2.5Vに設定されている場合を示している。電圧特性203では、ICFOが5ppm、FCFOが0.5ppm、すなわち、CFOが5.5ppmである場合の制御電圧値およびコード値の対応を示している。制御コード生成部171cは、CFOが5.5ppmに対して、VC−TCXO180への制御電圧値としては2.05Vであり、そのためにDAC172に制御コード値133を入力することを示している。

ここで、電圧特性202,203におけるCFO補正の分解能は、10/256≒0.039(ppm/code)となる。
このように、リファレンス電圧制御部171bは、ICFOから周波数補正に用いるDAC172のリファレンス電圧範囲の絞り込みを行う。そして、制御コード生成部171cは、絞り込み後のリファレンス電圧範囲に対応付けた制御コード値をDAC172に出力する。DAC172は、絞り込まれたリファレンス電圧範囲内で制御コード値に応じた制御電圧をVC−TCXO180に出力する。これにより、制御コードのビット数を変更することなく、DAC172が出力する制御電圧の分解能を向上することができる。また、VC−TCXO180による基準信号の発振周波数の補正分解能を向上することができる。

なお、カバーする電圧範囲を狭めることが可能なコード変換テーブル(例えば、コード変換テーブル170b)については、更に狭いリファレンス電圧範囲におけるコード変換の対応付けを行うことで、この領域における制御電圧の分解能を更に向上することもできる。

また、DAC172の制御電圧の分解能向上に当たって、DAC172に入力するコード値のビット数増大を伴わないため、回路規模の増大を抑止することができる。
[第2の実施の形態]
次に、第2の実施の形態を図面を参照して詳細に説明する。前述の第1の実施の形態との相違点を中心に説明し、同様の事項については説明を省略する。

第2の実施の形態に係る移動通信システムは、図2に示した第1の実施の形態に係る移動通信システムと同様のシステム構成によって実現できる。また、第2の実施の形態に係る移動局は、図3に示した移動局100と同様のモジュール構成によって実現できる。ただし、DACへのリファレンス電圧の制御範囲が異なる。以下、第1の実施の形態で用いた符号と同様の符号を用いて第2の実施の形態を説明する。

図11は、第2の実施の形態のコード変換テーブルのデータ構造例を示す図である。コード変換テーブル170d,170e,170f,170gは、CFOに応じたDAC172への入力コード値が設定される。コード変換テーブル170d,170e,170f,170gは、図7のコード変換テーブル170a,170b,170cに加えて、電圧制御部170が有するメモリに予め格納される。コード変換テーブル170d,170e,170f,170gは、リファレンス電圧制御部171bによって参照され、DAC172へのリファレンス電圧範囲の決定や、DAC172に出力する制御コード値の決定に用いられる。コード変換テーブル170dは、DAC172のリファレンス電圧が、0.5〜1.0Vの場合に参照される。コード変換テーブル170eは、DAC172のリファレンス電圧が、1.0〜1.5Vの場合に参照される。コード変換テーブル170fは、DAC172のリファレンス電圧が、1.5〜2.0Vの場合に参照される。コード変換テーブル170gは、DAC172のリファレンス電圧が、2.0〜2.5Vの場合に参照される。なお、コード変換テーブル170d,170e,170f,170gの構成に関しては、図7のコード変換テーブル170a,170b,170cと同一であるため、説明を省略する。

このように、第2の実施の形態では、リファレンス電圧範囲を更に細かく区分したコード変換テーブルを追加で用意し、ICFOの値に基づいた所定の条件に該当する場合には、追加したコード変換テーブルを選択するようにする。

なお、VC−TCXO180の電圧特性は、第1の実施の形態における図6の電圧特性200と同様である。
更に、以下の説明では、分かり易くするために、第1の実施の形態と同様に1キャリア周波数間隔は1ppmに換算されるものとする。

次に、以上のような構成およびデータ構造を備える移動局100において実行されるVC−TCXO180への制御電圧の決定処理の詳細を説明する。
図12は、第2の実施の形態におけるVC−TCXOへの制御電圧の決定処理の手順を示すフローチャートである。以下、図12に示す処理をステップ番号に沿って説明する。なお、ステップS11〜ステップS14およびステップS17〜ステップS20の処理内容は、図8において同一の符号を付して示した処理の内容と同一であるため、説明を省略する。

[ステップS15a]シーケンス制御部171aは、ICFO検出部150から取得したICFOをリファレンス電圧制御部171bに出力する。リファレンス電圧制御部171bは、取得したICFOに対応する制御電圧値が、リファレンス電圧制御部171bによる抵抗分圧の境界(1.0V、1.5V、2.0V)付近であるか否かを判定する。境界付近である場合、処理がステップS16aに移される。境界付近でない場合、処理がステップS16bに移される。

[ステップS16a]リファレンス電圧制御部171bは、コード変換テーブルとして、広いリファレンス電圧範囲に対応するコード変換テーブル170a,170b,170cのいずれかを選択する。そして、リファレンス電圧制御部171bは、DAC172に対して、選択したコード変換テーブルに応じたリファレンス電圧の上下限を設定する。

[ステップS16b]リファレンス電圧制御部171bは、コード変換テーブルとして、狭いリファレンス電圧範囲に対応するコード変換テーブル170d,170e,170f,170gのいずれかを選択する。そして、リファレンス電圧制御部171bは、DAC172に対して、選択したコード変換テーブルに応じたリファレンス電圧の上下限を設定する。

なお、ステップS15aにおける境界付近であるか否かの判定は、例えば、ICFOを考慮した場合に、選択したリファレンス電圧の範囲で補正可能であるか否かを推定することによって行うことができる。例えば、ICFOが、各境界で±0.1Vの範囲(本例では、±1ppmに相当)を許容範囲として、上記各抵抗分圧付近のこの許容範囲に対応する値であるか否かを判定する。この場合、以下の場合に抵抗分圧の境界付近であると判定される。(1)ICFOが、−6〜−4ppmの場合に制御電圧値1.0V付近であると判定される。(2)ICFOが、−1〜+1ppmの場合に制御電圧値1.5V付近であると判定される。(3)ICFOが、+4〜+6ppmの場合に制御電圧値2.0V付近であると判定される。

このように、リファレンス電圧制御部171bは、DAC172のリファレンス電圧範囲をより狭い範囲に設定するようにする。これにより、所定の条件下では、DAC172が出力する制御電圧の分解能を更に向上することができる。

更に具体的に説明するため、以下の説明では、1キャリア周波数間隔は1ppmに換算されるものとし、無線基地局20と移動局100との間のCFOを7.5ppmとする。すなわち、ICFOが7ppm、FCFOが0.5ppmである。

図13は、第2の実施の形態のDACのリファレンス電圧に応じた制御コード値の対応を示す図である。電圧特性204は、初期設定のリファレンス電圧に対して、ICFO検出部150が検出したICFOが7ppmである場合の制御電圧値およびコード値の対応を示している。すなわち、ICFOが7ppmであるのに対して、DAC172の制御電圧値としては2.2Vが選択され、そのためには、DAC172への制御コード値を218とすることを示している。

ここで、電圧特性204におけるCFO補正の分解能は、20/256≒0.078(ppm/code)となる。
そして、リファレンス電圧制御部171bは、コード変換テーブル170gを選択し、DAC172のリファレンス電圧を2.0〜2.5Vに設定する。電圧特性205は、この場合のVC−TCXO180の電圧特性を示している。電圧特性205では、ICFO7ppmに対応するDAC172への制御コード値が102であることを示している。

図14は、CFOに対してDACに入力するコード値を示す図である。図14では、図13の電圧特性205に引き続きDAC172のリファレンス電圧が2.0〜2.5Vに設定されている場合を示している。電圧特性206では、ICFOが7ppm、FCFOが0.5ppmである場合の制御電圧値およびコード値の対応を示している。制御コード生成部171cは、CFOが7.5ppmに対して、VC−TCXO180への制御電圧値としては2.25Vであり、そのためにDAC172に制御コード値128を入力することを示している。

ここで、電圧特性205,206におけるCFO補正の分解能は、5/256≒0.0195(ppm/code)となる。
このように、リファレンス電圧制御部171bは、ICFOから周波数補正に用いるDAC172のリファレンス電圧範囲の選択の際に、ICFOの値に応じて狭いリファレンス電圧範囲を選択するようにする。そして、制御コード生成部171cは、絞り込み後のリファレンス電圧範囲に制御コード値の対応付けを行い、CFOを補正するための制御コード値をDAC172に出力する。DAC172は、絞り込まれたリファレンス電圧範囲内で制御コード値に応じた制御電圧をVC−TCXO180に出力する。これにより、制御コードのビット数を変更することなく、第1の実施の形態に比べてDAC172が出力する制御電圧の分解能を向上することができる。また、これに伴って、VC−TCXO180による基準信号の発振周波数の補正分解能を向上することができる。

図15は、狭いリファレンス電圧範囲を選択可能なICFOの範囲を示す模式図である。図15では、CFOに関して、より高い分解能を実現することができる範囲を示している。図15には、CFOが−10ppmから10ppmまでの範囲が5ppm刻みで示されている。各CFOを補正するVC−TCXO180への制御電圧値も括弧内に共に示されている。

このように、検出したICFOが抵抗分圧の境界(1.0V、1.5V、2.0V)付近にない場合、すなわち、範囲a〜dのいずれかに存在する場合には、コード変換テーブル170d,170e,170f,170gを用いることで、より高い分解能を実現することができる。ただし、範囲a〜dに関しては、環境や要求精度に応じて任意に設定可能である。

なお、上記の移動局100は、無線基地局20からの受信信号を直接ベースバンド信号に変換するものとしたが、受信信号を段階的に中間周波数帯に変換する無線受信機において基準信号の周波数を補正する場合にも本実施の形態を適用可能である。

以上、本件の発振回路、受信装置および発振制御方法を図示の実施の形態に基づいて説明したが、これらに限定されるものではなく、各部の構成は同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。また、本発明は前述した実施の形態のうちの任意の2以上の構成(特徴)を組み合わせたものであってもよい。

本実施の形態の概要を示す図である。 第1の実施の形態の移動通信システムの構成を示す図である。 第1の実施の形態の移動局の機能を示すブロック図である。 第1の実施の形態の電圧制御部の機能を示すブロック図である。 第1の実施の形態のリファレンス電圧制御部の具体例を示す図である。 第1の実施の形態のVC−TCXOの電圧特性を示す図である。 第1の実施の形態のコード変換テーブルのデータ構造例を示す図である。 第1の実施の形態のVC−TCXOへの制御電圧の決定処理の手順を示すフローチャートである。 第1の実施の形態のDACのリファレンス電圧に応じた制御コード値の対応を示す図である。 CFOに対してDACに入力するコード値を示す図である。 第2の実施の形態のコード変換テーブルのデータ構造例を示す図である。 第2の実施の形態のVC−TCXOへの制御電圧の決定処理の手順を示すフローチャートである。 第2の実施の形態のDACのリファレンス電圧に応じた制御コード値の対応を示す図である。 CFOに対してDACに入力するコード値を示す図である。 狭いリファレンス電圧範囲を選択可能なICFOの範囲を示す模式図である。

符号の説明

10 発振装置
11 検出部
12 電圧制御部
12a コード生成部
12b DAC
13 電圧制御発振器

Claims (8)

  1. 基準信号の入力信号に対する周波数オフセットを検出し、前記周波数オフセットを所定ビット数のコードに変換し、前記所定ビット数のコードを電圧に変換し、前記電圧を電圧制御発振器に印加して発振周波数を制御する発振装置であって、
    前記所定ビット数のコードと前記周波数オフセットとの対応付けを前記電圧の複数の範囲に対して定めた複数パターンのコード変換情報を有し、前記周波数オフセットの検出状況に基づいて使用するコード変換情報を選択し設定することで、前記所定ビット数のコードと前記周波数オフセットおよび前記電圧との対応関係を設定する電圧制御部、
    を有することを特徴とする発振装置。
  2. 前記電圧制御部は、前記所定ビット数のコードに対応付ける前記電圧の範囲を抵抗分圧により設定することを特徴とする請求項1記載の発振装置。
  3. 前記電圧制御部は、前記周波数オフセットの属する範囲に基づいて、前記所定ビット数のコードに対応付ける前記周波数オフセットおよび前記電圧の範囲の幅を決定することを特徴とする請求項1記載の発振装置。
  4. 基準信号の入力信号に対する周波数オフセットを検出し、前記周波数オフセットを所定ビット数のコードに変換し、前記所定ビット数のコードを電圧に変換し、前記電圧を電圧制御発振器に印加して発振周波数を制御する発振装置であって、
    所定の精度で前記周波数オフセットを検出する第1の検出部と、
    前記第1の検出部より高い精度で前記周波数オフセットを検出する第2の検出部と、
    前記第1の検出部の検出結果に基づいて前記所定ビット数のコードと前記周波数オフセットおよび前記電圧との対応関係を設定し、前記対応関係の設定と前記第2の検出部の検出結果とに基づいて印加する前記電圧を得る電圧制御部と、
    を有する発振装置。
  5. 前記第1の検出部は、前記入力信号に含まれる既知信号を周波数軸上で検出することで前記周波数オフセットを検出することを特徴とする請求項4記載の発振装置。
  6. 前記第2の検出部は、前記入力信号に含まれるガードインターバルを用いて位相回転量を時間軸上で特定することで前記周波数オフセットを検出することを特徴とする請求項4記載の発振装置。
  7. 受信信号に基づいて自動周波数制御を行う受信装置であって、
    基準信号の前記受信信号に対する周波数オフセットを検出する検出部と、
    前記検出部で検出された前記周波数オフセットを所定ビット数のコードに変換し、前記所定ビット数のコードを電圧に変換すると共に、前記所定ビット数のコードと前記周波数オフセットとの対応付けを前記電圧の複数の範囲に対して定めた複数パターンのコード変換情報を有し、前記周波数オフセットの検出状況に基づいて使用するコード変換情報を選択し設定することで、前記所定ビット数のコードと前記周波数オフセットおよび前記電圧との対応関係を設定する電圧制御部と、
    前記電圧制御部で得た前記電圧に基づいて発振周波数を制御する電圧制御発振器と、
    を有することを特徴とする受信装置。
  8. 受信信号に基づいて自動周波数制御を行う受信装置であって、
    基準信号の入力信号に対する周波数オフセットを検出し、前記周波数オフセットを所定ビット数のコードに変換し、前記所定ビット数のコードを電圧に変換し、前記電圧を電圧制御発振器に印加して発振周波数を制御する発振装置の発振制御方法であって、
    前記周波数オフセットの検出状況に基づいて、前記所定ビット数のコードと前記周波数オフセットとの対応付けを前記電圧の複数の範囲に対して定めた複数パターンのコード変換情報の中から使用するコード変換情報を選択し設定することで、前記所定ビット数のコードと前記周波数オフセットおよび前記電圧との対応関係を設定する、
    ことを特徴とする発振制御方法。
JP2008148210A 2008-06-05 2008-06-05 発振装置、受信装置および発振制御方法 Expired - Fee Related JP5422924B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008148210A JP5422924B2 (ja) 2008-06-05 2008-06-05 発振装置、受信装置および発振制御方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008148210A JP5422924B2 (ja) 2008-06-05 2008-06-05 発振装置、受信装置および発振制御方法
US12/402,613 US8483332B2 (en) 2008-06-05 2009-03-12 Oscillating apparatus, receiving apparatus, and oscillation control method
EP09155247A EP2131498B1 (en) 2008-06-05 2009-03-16 Oscillating apparatus, receiving apparatus, and oscillation control method

Publications (2)

Publication Number Publication Date
JP2009296341A JP2009296341A (ja) 2009-12-17
JP5422924B2 true JP5422924B2 (ja) 2014-02-19

Family

ID=40933310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008148210A Expired - Fee Related JP5422924B2 (ja) 2008-06-05 2008-06-05 発振装置、受信装置および発振制御方法

Country Status (3)

Country Link
US (1) US8483332B2 (ja)
EP (1) EP2131498B1 (ja)
JP (1) JP5422924B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103603A (ja) * 2009-11-11 2011-05-26 Sony Corp 無線送信装置、無線受信装置、無線通信システム及び無線通信方法
KR102071573B1 (ko) * 2013-06-13 2020-03-02 삼성전자주식회사 외부 클락 신호를 이용하여 오실레이터의 주파수를 조절할 수 있는 디스플레이 드라이버 ic, 이를 포함하는 장치, 및 이들의 동작 방법
JP6511800B2 (ja) * 2014-12-24 2019-05-15 アイコム株式会社 局部発振回路およびそれを用いるヘテロダイン受信機

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169527A (en) * 1986-01-21 1987-07-25 Mitsubishi Electric Corp Digital-analog converter
JPH01293011A (en) * 1988-05-20 1989-11-27 Toshiba Corp Variable gain d/a converter
JPH03119829A (en) * 1989-10-02 1991-05-22 Hitachi Commun Syst Inc D/a converter
JPH0548393A (ja) * 1991-08-20 1993-02-26 Fujitsu Ltd 自動周波数制御回路
US5493700A (en) 1993-10-29 1996-02-20 Motorola Automatic frequency control apparatus
KR100322690B1 (ko) * 1994-06-30 2002-06-20 윤종용 디지탈타이밍복원회로
JPH08154108A (ja) * 1994-11-28 1996-06-11 Fujitsu Ten Ltd 自動周波数制御回路
JP3404276B2 (ja) 1998-01-14 2003-05-06 エヌイーシー東芝スペースシステム株式会社 キャリアオフセット補正回路及びキャリアオフセット補正方法
US6570947B1 (en) 1999-09-24 2003-05-27 Motorola, Inc. Phase lock loop having a robust bandwidth and a calibration method thereof
US6545547B2 (en) 2000-08-18 2003-04-08 Texas Instruments Incorporated Method for tuning a VCO using a phase lock loop
JP2002148460A (ja) 2000-11-13 2002-05-22 Minolta Co Ltd 光導波路デバイスと光源装置
CA2363377C (en) * 2000-11-21 2005-09-27 Research In Motion Limited System and method for inverting automatic frequency control (afc)
US20030114110A1 (en) * 2001-12-19 2003-06-19 Erik Dahlback Automatic frequency control algorithm
US7177602B2 (en) * 2002-09-23 2007-02-13 Telefonaktiebolaget Lm Ericsson (Publ) Electronic devices having automatic frequency control systems and methods and computer program products for operating the same
KR100592902B1 (ko) * 2003-12-27 2006-06-23 한국전자통신연구원 적응형 주파수 제어 장치 및 그 방법
JP3939715B2 (ja) * 2004-08-20 2007-07-04 日本テキサス・インスツルメンツ株式会社 位相同期ループ回路
US20070202928A1 (en) * 2006-02-28 2007-08-30 Landau Uri M Method and apparatus for user equipment (UE) channel acquisition in the presence of large frequency uncertainty in WCDMA signals

Also Published As

Publication number Publication date
US20090304129A1 (en) 2009-12-10
EP2131498A1 (en) 2009-12-09
US8483332B2 (en) 2013-07-09
EP2131498B1 (en) 2011-12-14
JP2009296341A (ja) 2009-12-17

Similar Documents

Publication Publication Date Title
KR101579663B1 (ko) 전압 제어 발진기 이득을 조정하기 위한 장치 및 방법
EP1671422B1 (en) Phase-locked loop bandwidth calibration circuit and method thereof
JP5096416B2 (ja) 無線通信においてローカル発振器の周波数を較正する装置および方法
US7333582B2 (en) Two-point frequency modulation apparatus, wireless transmitting apparatus, and wireless receiving apparatus
US7224237B2 (en) Modulator and correction method thereof
KR100539929B1 (ko) 디지털 주파수 변조기
US7276985B2 (en) Transmission modulation apparatus, communication apparatus and mobile wireless apparatus
JP5290098B2 (ja) 送信機およびそれに使用可能な半導体集積回路
US7579919B1 (en) Method and apparatus for compensating temperature changes in an oscillator-based frequency synthesizer
US8515374B2 (en) PLL circuit, and radio communication apparatus equipped with same
US6933788B2 (en) Reference oscillator
US7116729B2 (en) Trimming of local oscillation in an integrated circuit radio
US9979408B2 (en) Apparatus and methods for phase synchronization of phase-locked loops
KR0166656B1 (ko) 자동 주파수 제어 장치
US7113751B2 (en) Frequency tuning of radio transceivers
US8285508B2 (en) Signal processing apparatus and signal processing method
JP4740905B2 (ja) Adpll周波数シンセサイザ
US7787835B2 (en) Radio receiver and radio transmitter
US8427243B2 (en) Signal generating circuit and signal generating method
US8041310B2 (en) Apparatus and methods for frequency control in a multi-output frequency synthesizer
US20100323643A1 (en) Frequency synthesis
US8750441B2 (en) Signal cancellation to reduce phase noise, period jitter, and other contamination in local oscillator, frequency timing, or other timing generators or signal sources
US7333789B2 (en) Wide-band modulation PLL, timing error correction system of wide-band modulation PLL, modulation timing error correction method and method for adjusting radio communication apparatus having wide-band modulation PLL
JP2006517365A (ja) 移動無線装置内で基準発振器周波数を調整するための方法及び装置
JP2006506832A (ja) 通信測位装置における周波数管理

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5422924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees