JP5422924B2 - 発振装置、受信装置および発振制御方法 - Google Patents
発振装置、受信装置および発振制御方法 Download PDFInfo
- Publication number
- JP5422924B2 JP5422924B2 JP2008148210A JP2008148210A JP5422924B2 JP 5422924 B2 JP5422924 B2 JP 5422924B2 JP 2008148210 A JP2008148210 A JP 2008148210A JP 2008148210 A JP2008148210 A JP 2008148210A JP 5422924 B2 JP5422924 B2 JP 5422924B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- code
- frequency offset
- bits
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
- H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
また、上記課題を解決するために、基準信号の入力信号に対する周波数オフセットを検出し、周波数オフセットを所定ビット数のコードに変換し、所定ビット数のコードを電圧に変換し、電圧を電圧制御発振器に印加して発振周波数を制御する発振装置が提供される。この発振装置は、第1の検出部、第2の検出部および電圧制御部を有する。第1の検出部は、所定の精度で周波数オフセットを検出する。第2の検出部は、第1の検出部より高い精度で周波数オフセットを検出する。電圧制御部は、第1の検出部の検出結果に基づいて所定ビット数のコードと周波数オフセットおよび電圧との対応関係を設定し、対応関係の設定と第2の検出部の検出結果とに基づいて印加する電圧を得る。
このような発振装置によれば、第1の検出部により、所定の精度で周波数オフセットが検出される。第2の検出部により、第1の検出部より高い精度で周波数オフセットが検出される。電圧制御部により、第1の検出部の検出結果に基づいて所定ビット数のコードと周波数オフセットおよび電圧との対応関係が設定され、対応関係の設定と第2の検出部の検出結果とに基づいて印加する電圧が得られる。
図1は、本実施の形態の概要を示す図である。図1に示す発振装置10は、電圧制御発振器が出力する発振信号を入力信号に周波数同期させる。
検出部11は、基準信号の受信信号に対する周波数オフセットを検出する。検出部11は、周波数オフセットの検出をデジタル処理により行う。検出部11は、検出した周波数オフセットを電圧制御部12に出力する。
コード生成部12aは、検出部11から周波数オフセットを取得すると、DAC12bが出力する電圧範囲と所定ビットのコードとの対応関係を設定する。また、コード生成部12aは、周波数オフセットに対応する所定ビットのコードを生成する。コード生成部12aは、生成したコードをDAC12bに出力する。
電圧制御発振器13は、DAC12bにより印加された電圧に基づいて発振周波数を制御して、発振信号を出力する。なお、この発振信号は、検出部11にフィードバックされ、基準信号として用いられる。
以下、第1の実施の形態を図面を参照して詳細に説明する。
図2は、第1の実施の形態の移動通信システムの構成を示す図である。図2に示す移動通信システムは、無線基地局と移動局とが無線通信を行うシステムである。この移動通信システムは、無線基地局20および移動局100を有する。
移動局100は、無線基地局20と無線通信が可能な無線端末装置である。
無線基地局20と移動局100との間のデータ伝送方式には、例えば、直交周波数分割多重(OFDM:Orthogonal Frequency Division Multiplexing)方式が用いられる。この方式では、無線基地局20は、移動局100を含む複数の移動局の周波数リソースを管理しており、移動局100との通信に利用する周波数を割り当てる。そして、無線基地局20は、割り当てた周波数を用いて移動局100と通信を行う。
移動局100は、上記第1の方法と第2の方法とを組み合わせてAFCを行うことで、局部発振器の発振周波数を受信信号の周波数に同調する。
図3は、第1の実施の形態の移動局の機能を示すブロック図である。移動局100は、アンテナ110、受信部120、ミキサ130、LPF(Low Pass Filter)140、ICFO検出部150、FCFO検出部160、電圧制御部170、VC−TCXO180および高周波変換PLL190を有する。
受信部120は、アンテナ110から受信信号を取得する。受信部120は、RF帯の帯域フィルタで所望の帯域外からの干渉波の抑制や所望信号の増幅処理等を行い、所望RF帯域の信号をミキサ130に出力する。
ICFO検出部150は、取得したベースバンド信号に含まれるPreamble信号の周波数リファレンス領域をフーリエ変換し、既知の周波数と周波数軸上でパターンマッチングすることでICFOを検出する。ICFO検出部150は、検出したICFOを電圧制御部170に出力する。
図4は、第1の実施の形態の電圧制御部の機能を示すブロック図である。制御部171は、シーケンス制御部171a、リファレンス電圧制御部171b、制御コード生成部171cおよびDAC172を有する。図3における制御部171は、シーケンス制御部171a、リファレンス電圧制御部171bおよび制御コード生成部171cを含む。
図5は、第1の実施の形態のリファレンス電圧制御部の具体例を示す図である。リファレンス電圧制御部171bは、抵抗分圧により上限電圧(High)と下限電圧(Low)とをDAC172に印加することでリファレンス電圧を調整する。本実施の形態では、リファレンス電圧制御部171bはDAC172へのリファレンス電圧範囲を、更に、0.5〜1.5V、1.0〜2.0Vおよび1.5〜2.5Vの3つの範囲のいずれかに調整可能とする。
図7は、第1の実施の形態のコード変換テーブルのデータ構造例を示す図である。コード変換テーブル170a,170b,170cは、CFOに応じたDAC172への制御コード値が設定される。コード変換テーブル170a,170b,170cは、電圧制御部170が有するメモリ(図3では図示せず)に予め格納される。コード変換テーブル170a,170b,170cは、リファレンス電圧制御部171bおよび制御コード生成部171cによって参照され、DAC172へのリファレンス電圧範囲の決定や、DAC172に出力する制御コード値の決定に用いられる。コード変換テーブル170aは、DAC172のリファレンス電圧が、0.5〜1.5Vの場合に参照される。コード変換テーブル170bは、DAC172のリファレンス電圧が、1.0〜2.0Vの場合に参照される。コード変換テーブル170cは、DAC172のリファレンス電圧が、1.5〜2.5Vの場合に参照される。
なお、以下の説明では、分かり易くするために、1キャリア周波数間隔は1ppmに換算されるものとする。
[ステップS11]リファレンス電圧制御部171bは、DAC172へ印加するリファレンス電圧の初期値として、その下限を0.5V、上限を2.5Vに設定する。
[ステップS18]FCFO検出部160は、上記ステップS18の演算結果に基づいて、FCFOを検出する。FCFO検出部160は、検出したFCFOを電圧制御部170に出力する。
なお、上記ステップS17およびステップS18は、ステップS13およびステップS14と並列に実行されても構わないし、ステップS13およびステップS14よりも前に実行されても構わない。
更に具体的に説明するため、以下の説明では、1キャリア周波数間隔は1ppmに換算されるものとし、無線基地局20と移動局100との間のCFOを5.5ppmとする。すなわち、ICFOが5ppm、FCFOが0.5ppmである。
そして、リファレンス電圧制御部171bは、コード変換テーブル170cを選択し、DAC172のリファレンス電圧を1.5〜2.5Vに設定する。電圧特性202は、この場合のVC−TCXO180の電圧特性を示している。電圧特性202では、ICFOが5ppmに対応するDAC172への制御コード値が128であることを示している。
このように、リファレンス電圧制御部171bは、ICFOから周波数補正に用いるDAC172のリファレンス電圧範囲の絞り込みを行う。そして、制御コード生成部171cは、絞り込み後のリファレンス電圧範囲に対応付けた制御コード値をDAC172に出力する。DAC172は、絞り込まれたリファレンス電圧範囲内で制御コード値に応じた制御電圧をVC−TCXO180に出力する。これにより、制御コードのビット数を変更することなく、DAC172が出力する制御電圧の分解能を向上することができる。また、VC−TCXO180による基準信号の発振周波数の補正分解能を向上することができる。
[第2の実施の形態]
次に、第2の実施の形態を図面を参照して詳細に説明する。前述の第1の実施の形態との相違点を中心に説明し、同様の事項については説明を省略する。
更に、以下の説明では、分かり易くするために、第1の実施の形態と同様に1キャリア周波数間隔は1ppmに換算されるものとする。
図12は、第2の実施の形態におけるVC−TCXOへの制御電圧の決定処理の手順を示すフローチャートである。以下、図12に示す処理をステップ番号に沿って説明する。なお、ステップS11〜ステップS14およびステップS17〜ステップS20の処理内容は、図8において同一の符号を付して示した処理の内容と同一であるため、説明を省略する。
そして、リファレンス電圧制御部171bは、コード変換テーブル170gを選択し、DAC172のリファレンス電圧を2.0〜2.5Vに設定する。電圧特性205は、この場合のVC−TCXO180の電圧特性を示している。電圧特性205では、ICFO7ppmに対応するDAC172への制御コード値が102であることを示している。
このように、リファレンス電圧制御部171bは、ICFOから周波数補正に用いるDAC172のリファレンス電圧範囲の選択の際に、ICFOの値に応じて狭いリファレンス電圧範囲を選択するようにする。そして、制御コード生成部171cは、絞り込み後のリファレンス電圧範囲に制御コード値の対応付けを行い、CFOを補正するための制御コード値をDAC172に出力する。DAC172は、絞り込まれたリファレンス電圧範囲内で制御コード値に応じた制御電圧をVC−TCXO180に出力する。これにより、制御コードのビット数を変更することなく、第1の実施の形態に比べてDAC172が出力する制御電圧の分解能を向上することができる。また、これに伴って、VC−TCXO180による基準信号の発振周波数の補正分解能を向上することができる。
11 検出部
12 電圧制御部
12a コード生成部
12b DAC
13 電圧制御発振器
Claims (8)
- 基準信号の入力信号に対する周波数オフセットを検出し、前記周波数オフセットを所定ビット数のコードに変換し、前記所定ビット数のコードを電圧に変換し、前記電圧を電圧制御発振器に印加して発振周波数を制御する発振装置であって、
前記所定ビット数のコードと前記周波数オフセットとの対応付けを前記電圧の複数の範囲に対して定めた複数パターンのコード変換情報を有し、前記周波数オフセットの検出状況に基づいて使用するコード変換情報を選択し設定することで、前記所定ビット数のコードと前記周波数オフセットおよび前記電圧との対応関係を設定する電圧制御部、
を有することを特徴とする発振装置。 - 前記電圧制御部は、前記所定ビット数のコードに対応付ける前記電圧の範囲を抵抗分圧により設定することを特徴とする請求項1記載の発振装置。
- 前記電圧制御部は、前記周波数オフセットの属する範囲に基づいて、前記所定ビット数のコードに対応付ける前記周波数オフセットおよび前記電圧の範囲の幅を決定することを特徴とする請求項1記載の発振装置。
- 基準信号の入力信号に対する周波数オフセットを検出し、前記周波数オフセットを所定ビット数のコードに変換し、前記所定ビット数のコードを電圧に変換し、前記電圧を電圧制御発振器に印加して発振周波数を制御する発振装置であって、
所定の精度で前記周波数オフセットを検出する第1の検出部と、
前記第1の検出部より高い精度で前記周波数オフセットを検出する第2の検出部と、
前記第1の検出部の検出結果に基づいて前記所定ビット数のコードと前記周波数オフセットおよび前記電圧との対応関係を設定し、前記対応関係の設定と前記第2の検出部の検出結果とに基づいて印加する前記電圧を得る電圧制御部と、
を有する発振装置。 - 前記第1の検出部は、前記入力信号に含まれる既知信号を周波数軸上で検出することで前記周波数オフセットを検出することを特徴とする請求項4記載の発振装置。
- 前記第2の検出部は、前記入力信号に含まれるガードインターバルを用いて位相回転量を時間軸上で特定することで前記周波数オフセットを検出することを特徴とする請求項4記載の発振装置。
- 受信信号に基づいて自動周波数制御を行う受信装置であって、
基準信号の前記受信信号に対する周波数オフセットを検出する検出部と、
前記検出部で検出された前記周波数オフセットを所定ビット数のコードに変換し、前記所定ビット数のコードを電圧に変換すると共に、前記所定ビット数のコードと前記周波数オフセットとの対応付けを前記電圧の複数の範囲に対して定めた複数パターンのコード変換情報を有し、前記周波数オフセットの検出状況に基づいて使用するコード変換情報を選択し設定することで、前記所定ビット数のコードと前記周波数オフセットおよび前記電圧との対応関係を設定する電圧制御部と、
前記電圧制御部で得た前記電圧に基づいて発振周波数を制御する電圧制御発振器と、
を有することを特徴とする受信装置。 - 受信信号に基づいて自動周波数制御を行う受信装置であって、
基準信号の入力信号に対する周波数オフセットを検出し、前記周波数オフセットを所定ビット数のコードに変換し、前記所定ビット数のコードを電圧に変換し、前記電圧を電圧制御発振器に印加して発振周波数を制御する発振装置の発振制御方法であって、
前記周波数オフセットの検出状況に基づいて、前記所定ビット数のコードと前記周波数オフセットとの対応付けを前記電圧の複数の範囲に対して定めた複数パターンのコード変換情報の中から使用するコード変換情報を選択し設定することで、前記所定ビット数のコードと前記周波数オフセットおよび前記電圧との対応関係を設定する、
ことを特徴とする発振制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008148210A JP5422924B2 (ja) | 2008-06-05 | 2008-06-05 | 発振装置、受信装置および発振制御方法 |
US12/402,613 US8483332B2 (en) | 2008-06-05 | 2009-03-12 | Oscillating apparatus, receiving apparatus, and oscillation control method |
EP09155247A EP2131498B1 (en) | 2008-06-05 | 2009-03-16 | Oscillating apparatus, receiving apparatus, and oscillation control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008148210A JP5422924B2 (ja) | 2008-06-05 | 2008-06-05 | 発振装置、受信装置および発振制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009296341A JP2009296341A (ja) | 2009-12-17 |
JP5422924B2 true JP5422924B2 (ja) | 2014-02-19 |
Family
ID=40933310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008148210A Expired - Fee Related JP5422924B2 (ja) | 2008-06-05 | 2008-06-05 | 発振装置、受信装置および発振制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8483332B2 (ja) |
EP (1) | EP2131498B1 (ja) |
JP (1) | JP5422924B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011103603A (ja) * | 2009-11-11 | 2011-05-26 | Sony Corp | 無線送信装置、無線受信装置、無線通信システム及び無線通信方法 |
KR102071573B1 (ko) | 2013-06-13 | 2020-03-02 | 삼성전자주식회사 | 외부 클락 신호를 이용하여 오실레이터의 주파수를 조절할 수 있는 디스플레이 드라이버 ic, 이를 포함하는 장치, 및 이들의 동작 방법 |
JP6511800B2 (ja) * | 2014-12-24 | 2019-05-15 | アイコム株式会社 | 局部発振回路およびそれを用いるヘテロダイン受信機 |
KR102447315B1 (ko) * | 2020-08-06 | 2022-09-23 | 인천대학교 산학협력단 | 디지털 주파수 고정 장치 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62169527A (ja) * | 1986-01-21 | 1987-07-25 | Mitsubishi Electric Corp | D/a変換装置 |
JPH01293011A (ja) * | 1988-05-20 | 1989-11-27 | Toshiba Corp | ゲイン可変d/a変換装置 |
JPH03119829A (ja) * | 1989-10-02 | 1991-05-22 | Hitachi Ltd | Da変換器 |
JPH0548393A (ja) * | 1991-08-20 | 1993-02-26 | Fujitsu Ltd | 自動周波数制御回路 |
US5493700A (en) | 1993-10-29 | 1996-02-20 | Motorola | Automatic frequency control apparatus |
KR100322690B1 (ko) * | 1994-06-30 | 2002-06-20 | 윤종용 | 디지탈타이밍복원회로 |
JPH08154108A (ja) * | 1994-11-28 | 1996-06-11 | Fujitsu Ten Ltd | 自動周波数制御回路 |
JP3404276B2 (ja) | 1998-01-14 | 2003-05-06 | エヌイーシー東芝スペースシステム株式会社 | キャリアオフセット補正回路及びキャリアオフセット補正方法 |
US6570947B1 (en) * | 1999-09-24 | 2003-05-27 | Motorola, Inc. | Phase lock loop having a robust bandwidth and a calibration method thereof |
US6545547B2 (en) | 2000-08-18 | 2003-04-08 | Texas Instruments Incorporated | Method for tuning a VCO using a phase lock loop |
JP2002148460A (ja) | 2000-11-13 | 2002-05-22 | Minolta Co Ltd | 光導波路デバイスと光源装置 |
US6920190B2 (en) * | 2000-11-21 | 2005-07-19 | Research In Motion Limited | System and method for inverting automatic frequency control (AFC) |
US20030114110A1 (en) * | 2001-12-19 | 2003-06-19 | Erik Dahlback | Automatic frequency control algorithm |
US7177602B2 (en) | 2002-09-23 | 2007-02-13 | Telefonaktiebolaget Lm Ericsson (Publ) | Electronic devices having automatic frequency control systems and methods and computer program products for operating the same |
KR100592902B1 (ko) * | 2003-12-27 | 2006-06-23 | 한국전자통신연구원 | 적응형 주파수 제어 장치 및 그 방법 |
JP3939715B2 (ja) * | 2004-08-20 | 2007-07-04 | 日本テキサス・インスツルメンツ株式会社 | 位相同期ループ回路 |
US20070202928A1 (en) * | 2006-02-28 | 2007-08-30 | Landau Uri M | Method and apparatus for user equipment (UE) channel acquisition in the presence of large frequency uncertainty in WCDMA signals |
-
2008
- 2008-06-05 JP JP2008148210A patent/JP5422924B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-12 US US12/402,613 patent/US8483332B2/en not_active Expired - Fee Related
- 2009-03-16 EP EP09155247A patent/EP2131498B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090304129A1 (en) | 2009-12-10 |
EP2131498A1 (en) | 2009-12-09 |
US8483332B2 (en) | 2013-07-09 |
JP2009296341A (ja) | 2009-12-17 |
EP2131498B1 (en) | 2011-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7157985B2 (en) | PLL modulation circuit and polar modulation apparatus | |
US7062240B2 (en) | Automatic frequency control processing in multi-channel receivers | |
EP1900138A1 (en) | Synchronization scheme with adaptive reference frequency correction | |
JP3934585B2 (ja) | 広帯域変調pll、広帯域変調pllのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調pllを備えた無線通信装置の調整方法 | |
JP5422924B2 (ja) | 発振装置、受信装置および発振制御方法 | |
JP2007037123A (ja) | 自動周波数制御ループ回路 | |
US7248658B2 (en) | Method and circuit for deriving a second clock signal from a first clock signal | |
EP1988634B1 (en) | Pll circuit | |
US8666012B2 (en) | Operating a frequency synthesizer | |
JP2005304007A (ja) | 位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置 | |
JP4252605B2 (ja) | Pll回路 | |
JP5272893B2 (ja) | デジタル無線機のafc回路及びafc制御方法 | |
US9973226B2 (en) | Reception device and method for adjusting reception device | |
US10868548B2 (en) | PLL device | |
US10790835B2 (en) | System for phase calibration of phase locked loop | |
US5317600A (en) | Coarse tuning of the channel frequency | |
US11489656B2 (en) | Wireless station and method of correcting frequency error | |
JP2024028022A (ja) | 無線局および周波数誤差補償方法 | |
JP2024028033A (ja) | 無線局および周波数誤差補償方法 | |
KR101099837B1 (ko) | 다중 경로 수신기에서 자동 주파수 제어 장치 | |
JPH09326752A (ja) | 移動体通信端末装置 | |
JP2018191133A (ja) | 無線受信回路、受信用rfフロントエンド回路及び携帯型無線通信端末装置 | |
JP2003046398A (ja) | 受信システム及び送受信システム | |
JPH06261089A (ja) | 周波数安定化機能を有する移動無線機 | |
JP2004229045A (ja) | 携帯型無線機における発振周波数補正回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5422924 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |