JPS62169527A - D/a変換装置 - Google Patents
D/a変換装置Info
- Publication number
- JPS62169527A JPS62169527A JP1064586A JP1064586A JPS62169527A JP S62169527 A JPS62169527 A JP S62169527A JP 1064586 A JP1064586 A JP 1064586A JP 1064586 A JP1064586 A JP 1064586A JP S62169527 A JPS62169527 A JP S62169527A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- resolution
- converter
- signal
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、デジタル/アナログ(D/A)1換装置の
基準電圧発生部に関する。
基準電圧発生部に関する。
第3図は、従来のD/A変換装面のブロック構成図であ
る。同図において、1はマイクロコンピュータ等の例え
ば機器制御用のデジタル信号を送出するデジタル信号発
生部である。2はD/A変換部、3はD/A変換部の3
ビツトのデジタル信号入力部、4はD/A変換部2の基
準電圧■1を供給する基準電圧発生部であって、基準電
圧V1はD/A変換部2の基準電圧入力点5に供給され
る。6はアナログ信号線、7はアナログ信号によって制
御される例えばプランh ta器である。
る。同図において、1はマイクロコンピュータ等の例え
ば機器制御用のデジタル信号を送出するデジタル信号発
生部である。2はD/A変換部、3はD/A変換部の3
ビツトのデジタル信号入力部、4はD/A変換部2の基
準電圧■1を供給する基準電圧発生部であって、基準電
圧V1はD/A変換部2の基準電圧入力点5に供給され
る。6はアナログ信号線、7はアナログ信号によって制
御される例えばプランh ta器である。
周知のように、デジタル信号はOレベルとルベルとから
なる2准将号で構成され、3ビツトの場合、〔2准将号
の値〕と(10進符号の数値)との間は次のように関係
づけられる。即ち、(000)= (0)、(001)
−(1)(010) = (2)、(OL 1) =
(3)(100) = (4)、(l O1) −(
5)(110)=(6) (111)=(7)この
デジタル信号がデジタル信号人力部3に供給された場合
、D/A変換部2は、基準電圧■1−8ボルト(V)で
あると、各デジタル信号に対して、8VXO/8=OV
、8vxl/8=:v、8VX2/8=2v、8 v
X 3 / 8 = 3 v、8vX4/8=4v、8
vX5/8=5v、8vX 6 / 8 = 6 v、
8vX7/8=7vのアナログ信号(第4図)を作成し
、アナログ信号線6を通してプラント機器7に供給する
。
なる2准将号で構成され、3ビツトの場合、〔2准将号
の値〕と(10進符号の数値)との間は次のように関係
づけられる。即ち、(000)= (0)、(001)
−(1)(010) = (2)、(OL 1) =
(3)(100) = (4)、(l O1) −(
5)(110)=(6) (111)=(7)この
デジタル信号がデジタル信号人力部3に供給された場合
、D/A変換部2は、基準電圧■1−8ボルト(V)で
あると、各デジタル信号に対して、8VXO/8=OV
、8vxl/8=:v、8VX2/8=2v、8 v
X 3 / 8 = 3 v、8vX4/8=4v、8
vX5/8=5v、8vX 6 / 8 = 6 v、
8vX7/8=7vのアナログ信号(第4図)を作成し
、アナログ信号線6を通してプラント機器7に供給する
。
このように、従来のD/A変換装置では、基準電圧■1
の大きさにより、分解能(デジタル信号1ビツト当たり
の重み)が一義的に決り固定されているので、ある制御
区間だけ、分解能を高めることが必要な場合、従来は、
D/A変換装置そのものを変換するようにしており、倍
分解能を持つD/A変化装置は高価であるので、不経済
になるという問題があった。
の大きさにより、分解能(デジタル信号1ビツト当たり
の重み)が一義的に決り固定されているので、ある制御
区間だけ、分解能を高めることが必要な場合、従来は、
D/A変換装置そのものを変換するようにしており、倍
分解能を持つD/A変化装置は高価であるので、不経済
になるという問題があった。
この発明は上記した問題を解消するためになされたもの
で、1台のD/A変換部で複数の分解能を得ることがで
きるD/A変換装置を得ることを目的とする。
で、1台のD/A変換部で複数の分解能を得ることがで
きるD/A変換装置を得ることを目的とする。
〔問題を解決するための手段〕
この発明は上記目的を達成するため、基準電圧発生部を
、第1基準電圧を発生する基準電圧源と該第1基準電圧
より低い電圧レベルの第2基準電圧を発生する基準電圧
源から構成し両店準電圧源を所要分解能に応じて切換え
る構成としたものである。
、第1基準電圧を発生する基準電圧源と該第1基準電圧
より低い電圧レベルの第2基準電圧を発生する基準電圧
源から構成し両店準電圧源を所要分解能に応じて切換え
る構成としたものである。
この発明では、基準電圧が異なる複数台の基準電圧源を
有しており、倍分解能が必要な場合には該分解能が得ら
れる基準電圧源を選択すればよいので、経済的である。
有しており、倍分解能が必要な場合には該分解能が得ら
れる基準電圧源を選択すればよいので、経済的である。
第1図はこの発明の一実施例を示したものである。図に
おいて、4a、4bは基準電圧源であって、両者により
基準電圧発生部を構成しており、基準電圧発生源4aは
基準電圧■1 (8ボルトとする)を、基準電圧発生源
4bは、例えば、■1の3/4の基準電圧v2を発生す
る。9はアナログ切換スイッチであって、基準電圧源4
aに接続される入力接点10、基準電圧源4bに接続さ
れる入力接点11、出力接点12を有し、分解能切換指
令信号8がLレベル(基準分解指令)である場合に入力
接点lOを選択して基準電圧v1を、Hレベル(倍分解
能指令)である場合に入力接点11を選択して基準電圧
■2を、出力接点12を介し、D/A変換部2の基準電
圧入力点5に供給する。上記倍分解能指令はデジタル信
号発生部1で作成される。
おいて、4a、4bは基準電圧源であって、両者により
基準電圧発生部を構成しており、基準電圧発生源4aは
基準電圧■1 (8ボルトとする)を、基準電圧発生源
4bは、例えば、■1の3/4の基準電圧v2を発生す
る。9はアナログ切換スイッチであって、基準電圧源4
aに接続される入力接点10、基準電圧源4bに接続さ
れる入力接点11、出力接点12を有し、分解能切換指
令信号8がLレベル(基準分解指令)である場合に入力
接点lOを選択して基準電圧v1を、Hレベル(倍分解
能指令)である場合に入力接点11を選択して基準電圧
■2を、出力接点12を介し、D/A変換部2の基準電
圧入力点5に供給する。上記倍分解能指令はデジタル信
号発生部1で作成される。
この構成において、分解能切換指令信号8が基準分解能
指令しである場合には、基準電圧V1=8ポル) (v
)がD/A変換部2に供給されるので、アナログ出力信
号線6に送出されるアナログ信号は下記のようになる。
指令しである場合には、基準電圧V1=8ポル) (v
)がD/A変換部2に供給されるので、アナログ出力信
号線6に送出されるアナログ信号は下記のようになる。
(000)=Ov 、(001)=1v(010)=
2v 、(01L)=3v(100)=4v 、(
101)=5v(110)=6v 、[111)=7
v7v能切換指令信号8が倍分解能指令Hになると、基
準電圧■2=6ボルト(V)がD/A変換部2に供給さ
れるので、アナログ出力信号線6に送出されるアナログ
信号は下記のようになる。
2v 、(01L)=3v(100)=4v 、(
101)=5v(110)=6v 、[111)=7
v7v能切換指令信号8が倍分解能指令Hになると、基
準電圧■2=6ボルト(V)がD/A変換部2に供給さ
れるので、アナログ出力信号線6に送出されるアナログ
信号は下記のようになる。
(000)=6vxO/8=Ov、(001)=6vx
l/8=0.75v、以下、同様にして、(010)=
1.5v、 (011)=2.25v(100)
=3.Ov、 (101) =3.75 v(11
0) =4.5 v、 (111) =5.25
vとなる。以上の入出力関係を第2図に示す。
l/8=0.75v、以下、同様にして、(010)=
1.5v、 (011)=2.25v(100)
=3.Ov、 (101) =3.75 v(11
0) =4.5 v、 (111) =5.25
vとなる。以上の入出力関係を第2図に示す。
このように本実施例では、分解能切換指令信号8により
アナログ切換スイッチ9を切換えてD/A変換部2の分
解能を変更することができるので、所定の制御区間の間
、倍分解能のアナログ信号を得たい場合は、該制御区間
に分解能切換指令信号8が倍分解能指令信号となるよう
にデジタル信号発生部1をプログラムしておけば良い。
アナログ切換スイッチ9を切換えてD/A変換部2の分
解能を変更することができるので、所定の制御区間の間
、倍分解能のアナログ信号を得たい場合は、該制御区間
に分解能切換指令信号8が倍分解能指令信号となるよう
にデジタル信号発生部1をプログラムしておけば良い。
なお、デジタル信号のビット数、基準電圧■1、v2の
数値は例示であってこれられに限定されるものではない
。
数値は例示であってこれられに限定されるものではない
。
また、上記実施例では、2つの基準電圧源を設けている
が、基準電圧源の数はこれに限定されるものではない。
が、基準電圧源の数はこれに限定されるものではない。
この発明は以上説明した通り、D/A変換部に供給する
基準電圧を可変、任意に選択できる構成としたことによ
り、D/A変換部をそのままにして、倍分解能のアナロ
グ信号を得ることができるので、高価な費用をかけるこ
となくしかも精度良く倍分解能のアナログ信号を得るこ
とができる。
基準電圧を可変、任意に選択できる構成としたことによ
り、D/A変換部をそのままにして、倍分解能のアナロ
グ信号を得ることができるので、高価な費用をかけるこ
となくしかも精度良く倍分解能のアナログ信号を得るこ
とができる。
第1図はこの発明の実施例を示すブロック構成図、第2
図は上記実施例におけるD/A変換部の入出力関係図、
第3図は従来のD/A変換装置を示すブロック構成図、
第4図は上記従来におけるD/A変換部の人出関係図で
ある。 図において、2−D / A変換部、4a、4b−基準
電圧源、9−アナログ切換スイッチ。 なお、図中、同一符号は同一または相当部分を示す。
図は上記実施例におけるD/A変換部の入出力関係図、
第3図は従来のD/A変換装置を示すブロック構成図、
第4図は上記従来におけるD/A変換部の人出関係図で
ある。 図において、2−D / A変換部、4a、4b−基準
電圧源、9−アナログ切換スイッチ。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 入力デジタル信号を出力アナログ信号に変換するD/A
変換部と該D/A変換部に基準電圧を供給する基準電圧
発生部とを有するD/A変換装置において、基準電圧発
生部が第1基準電圧を発生する基準電圧源と該第1基準
電圧より低い電圧レベルの第2基準電圧を発生する基準
電圧源からなり、両基準電圧源が所要分解能に応じて切
換えられることを特徴とするD/A変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1064586A JPS62169527A (ja) | 1986-01-21 | 1986-01-21 | D/a変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1064586A JPS62169527A (ja) | 1986-01-21 | 1986-01-21 | D/a変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62169527A true JPS62169527A (ja) | 1987-07-25 |
Family
ID=11755950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1064586A Pending JPS62169527A (ja) | 1986-01-21 | 1986-01-21 | D/a変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62169527A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0590966A (ja) * | 1991-09-30 | 1993-04-09 | Mitsubishi Electric Corp | D−a変換器 |
JP2009296341A (ja) * | 2008-06-05 | 2009-12-17 | Fujitsu Ltd | 発振装置、受信装置および発振制御方法 |
JP2010283876A (ja) * | 2002-09-27 | 2010-12-16 | Thomson Licensing | テレビジョン信号チューナ用の電子的整合システム |
-
1986
- 1986-01-21 JP JP1064586A patent/JPS62169527A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0590966A (ja) * | 1991-09-30 | 1993-04-09 | Mitsubishi Electric Corp | D−a変換器 |
JP2010283876A (ja) * | 2002-09-27 | 2010-12-16 | Thomson Licensing | テレビジョン信号チューナ用の電子的整合システム |
JP2009296341A (ja) * | 2008-06-05 | 2009-12-17 | Fujitsu Ltd | 発振装置、受信装置および発振制御方法 |
US8483332B2 (en) | 2008-06-05 | 2013-07-09 | Fujitsu Limited | Oscillating apparatus, receiving apparatus, and oscillation control method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0137475B1 (ko) | 전류-소스 장치 | |
US20020050970A1 (en) | Tone display voltage generating device and tone display device including the same | |
JPH10319368A (ja) | 表示パネルの駆動装置 | |
KR100297087B1 (ko) | 아날로그/디지털 변환기의 제어 방법 및 장치 | |
JPH11296147A (ja) | 液晶駆動回路 | |
JPS60259023A (ja) | D/a変換器 | |
JPS62169527A (ja) | D/a変換装置 | |
EP0354552A3 (en) | Analog to digital converter | |
JPH0769671B2 (ja) | ディジタル−アナログ変換装置 | |
Roldán et al. | Programmable microcomputer-controlled ramp generator for use in electrochemical experiments | |
DE3268857D1 (en) | Method of operating an intermediate circuit inverter, and circuit arrangement for carrying out the method | |
EP0952672A3 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
AU7202387A (en) | Apparatus for converting an analogue balanced signal to a digital signal | |
JP3088343B2 (ja) | 逐次比較型adコンバ−タ | |
JPH0291687A (ja) | 表示装置 | |
JPS54152953A (en) | Digital-to-analog converter circuit | |
JPS61170281A (ja) | パルス幅変調インバ−タの制御装置 | |
SU1631683A1 (ru) | Устройство дл формировани квазисинусоидального напр жени | |
SU773643A1 (ru) | Устройство дл воспроизведени функций времени | |
SU989743A1 (ru) | Цифровое устройство дл управлени тиристорным преобразователем | |
SU1001436A1 (ru) | Задающий генератор многоступенчатого трехфазного напр жени | |
JP3215558B2 (ja) | アクチュエータ装置 | |
JPH04326625A (ja) | A/d変換回路 | |
KR100866509B1 (ko) | 아날로그-디지털 신호 변환장치 및 변환방법 | |
SU1363407A1 (ru) | Способ управлени двухмостовым каскадным преобразователем |