JP2010283876A

JP2010283876A - テレビジョン信号チューナ用の電子的整合システム

Info

Publication number: JP2010283876A
Application number: JP2010183938A
Authority: JP
Inventors: Michael A Pugel; アンソニープーゲルマイケル
Original assignee: Thomson Licensing SAS
Current assignee: Thomson Licensing SAS
Priority date: 2002-09-27
Filing date: 2010-08-19
Publication date: 2010-12-16
Also published as: US20040063410A1; EP1411636A1; MXPA03008707A; JP2004120759A; CN100389604C; US6925291B2; KR101014613B1; CN1497961A; KR20040027417A; MY136765A; EP1411636B1

Abstract

【課題】テレビジョン信号チューナ用の電子的整合システムを提供すること。
【解決手段】第１および第２のコントローラを利用して、信号処理装置のそれぞれの第１および第２の信号処理回路に向けたそれぞれの第１および第２の制御信号を生成する。第１および第２の信号処理回路は、それぞれの第１および第２の制御信号に応答するそれぞれの第１および第２の可同調要素を有する。第１の制御信号の偏移範囲は、第２の制御信号の偏移範囲よりも高い。
【選択図】図６

Description

本発明は、テレビジョン信号チューナに関し、より詳細には、テレビジョン信号チューナ用の電子的整合（ｅｌｅｃｔｏｒｏｎｉｃａｌｉｇｎｍｅｎｔ）システムに関する。

すべてではないにしても大半のテレビジョン信号受信機は、特定のテレビジョン信号（チャンネル）を選択するためのチューナを備えている。選択されたチャンネルに基づいて電圧信号を利用する、テレビジョン信号チューナ用の電子的整合システムが開発されてきた。本質的に、同調させようとする選択されたチャンネルが、チャンネル選択信号を同調電圧コントローラに供給する。

電子的整合は、これまでは常に、テレビジョン信号チューナの無線周波数同調回路（ＲＦｔｕｎｉｇｃｉｒｃｕｉｔｒｙ）とテレビジョン信号チューナの局部発振器回路（ｌｏｃａｌｏｓｃｉｌｌａｔｏｒｃｉｒｃｕｉｔｒｙ）とが同じ電圧コントローラ／電圧源上で稼動する必要があった。

しかし、電子的整合システムは、無線周波数同調回路と局部発振器回路の両方を稼動させるために、高電圧バラクタ・ダイオード（ｖａｒａｃｔｏｒｄｉｏｄｅ）を利用して、電圧コントローラにより発生される高電圧を受け取って利用する。

従って、少なくとも回路の一部では低電圧バラクタ・ダイオードを利用する、テレビジョン信号受信機用の電子的整合システムを有することが望ましい。

更に、独立して制御される無線周波数同調回路と局部発振器回路とを有する電子的整合システムを有することが望ましい。

本発明によれば、同調装置が提供される。この同調装置は、無線周波数（ＲＦ）信号受信手段と、信号出力手段と、無線周波数（ＲＦ）信号受信手段と信号出力手段との間に結合された無線周波数（ＲＦ）信号処理手段とを含み、無線周波数（ＲＦ）信号処理手段は、第１の無線周波数（ＲＦ）信号処理手段および第２の無線周波数（ＲＦ）信号処理手段をそれぞれ含んでいる。第１および第２の無線周波数（ＲＦ）信号処理手段は、それぞれの第１および第２の無線周波数（ＲＦ）信号同調手段を含んでいる。この同調装置は更に、第１の同調手段に結合された、第１の制御信号を生成するための第１の制御手段と、第２の同調手段に結合された、第２の制御信号を生成するための第２の制御手段とを含んでいる。第１の制御手段の偏移範囲は、第２の制御手段の偏移範囲よりも高い。

各図において、対応する参照符号は対応する部分を示す。

本発明の原理によるディジタル・アナログ変換器システムを簡単化したブロック図である。図１のディジタル・アナログ変換器システムのブロック図であって、特にモード・コントローラのブロック図を示す図である。図１のディジタル・アナログ変換器システムを表す図であって、モード・コントローラの回路図を示す図である。ディジタル・アナログ変換器システムの他の実施例を示す図である。モード・コントローラを備えるかまたは備えない３ビット・ディジタル・アナログ変換器の出力電圧とそれに対する入力コードのグラフである。ディジタル・アナログ変換器システムを使用することのできる、テレビジョン信号チューナ用の電子的整合システムのブロック図である。図６の電子的整合システムの例示的な回路図である。

一形態として、特にテレビジョン信号チューナ用である同調装置が、第１および第２のコントローラを利用して、信号処理装置のそれぞれの第１および第２の信号処理回路に向けたそれぞれの第１および第２の制御信号を生成する。第１および第２の信号処理回路は、それぞれの第１および第２の制御信号に応答するそれぞれの第１および第２の可同調要素を有する。第１の制御信号の偏移範囲（ｄｅｖｉａｔｉｏｎｒａｎｇｅ）は、第２の制御信号の偏移範囲（ｄｅｖｉａｔｉｏｎｒａｎｇｅ）よりも高い。一形態として、第１および第２の信号処理回路は、異なる周波数帯域（ｆｒｅｑｕｅｎｃｙｂａｎｄ）に応答する。第１および第２のコントローラは、第１および第２の電圧コントローラとすることができ、一形態として、第１および第２の電圧コントローラは、同調コントローラおよびディジタル・アナログ変換器とすることができる。第１および第２の信号処理回路は、無線周波数同調回路、および無線周波数同調回路のための局部発振器回路とすることができる。無線周波数回路は、第１の可同調要素の一部として、低電圧ディジタル・アナログ変換器から提供される第１の電圧範囲（ｖｏｌｔａｇｅｒａｎｇｅ）（偏移範囲）にわたって動作する低電圧バラクタを利用することができる。局部発振器回路は、第２の可同調要素の一部として、第１の電圧範囲よりも高く、位相ロック・ループから提供される第２の電圧範囲（ｖｏｌｔａｇｅｒａｎｇｅ）（偏移範囲）にわたって動作する、より高い電圧のバラクタを利用することができる。

ここで図面、特に図１を参照すると、本発明の一態様による、１３０で全体を示すディジタル・アナログ変換器システムの簡単化ブロック図表現が示されている。ディジタル・アナログ変換器システム１３０は、ディジタル・アナログ変換器（ＤＡＣ：ＤｉｇｉｔａｌｔｏＡｎａｌｏｇＣｏｎｖｅｒｔｅｒ）１００およびモード・コントローラ（ｍｃ：ｍｏｄｅｃｏｎｔｒｏｌｌｅｒ）１３２を備えている。ディジタル・アナログ変換器（ＤＡＣ）１００は、任意のタイプのディジタル・アナログ変換器（ＤＡＣ）を表す。通常は、ディジタル・アナログ変換器（ＤＡＣ）１００は、集積回路（ＩＣ）であるが、必ずしもＩＣである必要はない。更に、モード・コントローラ１３２は、ＤＡＣ１００と別個に示してあるが、ＤＡＣ１００と統合してもよい。従って、ディジタル・アナログ変換器（ＤＡＣ）システム１３０すべてを、ＩＣの一部とすることもできる。

ディジタル・アナログ変換器（ＤＡＣ）１００は、ＤＡＣ１００の動作を可能にするのに適した動作電圧または電圧供給を受け取るように動作する電圧供給入力（Ｖ_cc）１０２を有する。ＤＡＣ１００の電圧供給入力１０２に供給される供給電圧は、ＩＣの性質により異なることがある。ただし、通常は、このような電圧は５ボルトと１２ボルトの何れかである。当然、ＤＡＣ１００（またはＤＡＣシステム１３０が統合型ＩＣ型式の場合は、ＤＡＣシステム１３０）は、異なることがある。

また、ディジタル・アナログ変換器（ＤＡＣ）１００は、基準電圧（Ｖ_ref）を受け取るように動作する電圧基準入力（Ｖ_ref）１０４も有する。基準電圧（Ｖ_ref）は、ＤＡＣ１００が出力することになる最大電圧を設定する。データ入力（ＤＡＴＡＩＮ）１０６が設けられており、これは、Ｎビット・ディジタル・ワード（データ）を受け取るように動作する。Ｎビット・ディジタル・ワードは、特定のアナログ電圧に変換される。異なるＮビット・ワードはそれぞれ、異なるアナログ電圧を供給する。ＤＡＣ１００は、所定のＮビット・ディジタル・ワードのセットを受け取るように構成されている。例えば、ＤＡＣ１００は、３ビット・ディジタル・アナログ変換器とすることができ、このことは、ＤＡＣ１００が、０００〜１１１の３ビット・ディジタル・ワード（即ち、Ｎ＝３）だけしか受け付けないことを意味する。入力データは、直列に入力することができ、その場合には、単一のデータ入力１０６がある。あるいは、入力データは、並列で入力することもできる。並列入力の場合、各データ・ビットにつき別個のライン（線）があることになる。例えば、３ビット・ディジタル・アナログ変換器（３ビット・ワードまたはデータを受け付ける）は、３つの別々のデータ入力１０６を有することになる。一般に、ビット数が、ＤＡＣの分解能（ｒｅｓｏｌｕｔｉｏｎ）を決定する。通常の分解能は、１／（２^N−１）と表すことができる。

また、ディジタル・アナログ変換器（ＤＡＣ）１００は、電圧基準入力１０４を介して入力された（最大値としての）基準電圧と、データ入力１０６を介した入力データ（Ｎビット・ディジタル・ワード）とに依存するアナログ出力電圧を供給するアナログ出力１１０も有する。ＤＡＣ１００は、アナログ出力電圧をアナログ出力（ＡｎａｌｏｇＶ_out）１１０上に供給すると、このアナログ出力電圧は、ディジタル入力ワードが０から２^N−１まで変化するのに伴って、直線的に０から最大基準電圧まで変化する。ＤＡＣ１００は、複式（ｍｕｌｔｉｐｌｙｉｎｇ）ＤＡＣとすることもでき、その場合、アナログ出力の大きさは、何らかのアナログ入力にも比例する。ＤＡＣ１００は、クロック信号を受け取るように動作するクロック入力（ＣＬＫ）１２４も有する。また、ＤＡＣ１００は、大地接続（ＧＮＤ）１２６を介して大地に接続または結合されている。

本発明の一態様によれば、モード・コントローラ１３２は、電圧基準入力１０４と基準電圧（Ｖ_cc）との間に接続されている。モード・コントローラ１３２は、基準電圧入力（Ｖ_cc）１３４を有し、図ではこの基準電圧入力１３４が、基準電圧（Ｖ_cc）に接続されている。モード・コントローラ１３２は、２つの状態またはモードで動作する。一方の状態では、モード・コントローラ１３２は、基準電圧（Ｖ_cc）に対応する最大出力電圧までの第１の分解能で、ＤＡＣ１００が動作できるようにする。第２の状態では、モード・コントローラは、最大出力電圧を低減し（即ち、Ｖ_ccの何割かに）、ＤＡＣ１００の分解能を増加させる。モード・コントローラ１３２もまた大地に結合されている。

次に、図２を参照すると、モード・コントローラ１３２の様々な要素をブロック形式で示したディジタル・アナログ変換器（ＤＡＣ）システム１３０が、示されている。具体的には、一形態でモード・コントローラ１３２は、分圧回路／論理（ＶｏｌｔａｇｅＤｉｖｉｓｉｏｎＣｉｒｃｕｉｔｒｙ／Ｌｏｇｉｃ）１３６と、スイッチ／切り換え回路／論理（Ｓｗｉｔｃｈ／ＳｗｉｔｃｈｉｎｇＣｉｒｃｕｉｔｒｙ／Ｌｏｇｉｃ）１３８を備えている。分圧回路／論理１３６は、電圧基準入力（Ｖ_cc）１３４を介して電圧基準源（Ｖ_cc）に接続されている。スイッチ／切り換え回路／論理１３８は、大地に接続され、２つの状態またはモードで動作する。第１の状態またはモードは開回路状態であり、第２の状態またはモードは閉回路状態である。

分圧回路／論理（ｌｏｇｉｃ）１３６は、スイッチ／切り換え回路／論理１３８と共に動作し、それにより、スイッチ／切り換え回路／論理１３８が第１の状態（開回路）にあるときは、分圧回路／論理１３６は、第１の分解能で、アナログ電圧出力（ＡＶ_out）１１０におけるアナログ出力電圧として基準電圧入力（Ｖ_ref）１０４に供給される最大基準電圧（Ｖ_cc）の１００％を供給するように動作する。更に、分圧回路／論理１３６は、スイッチ／切り換え回路／論理１３８と共に動作し、それにより、スイッチ／切り換え回路／論理１３８が第２の状態（閉回路）にあるときは、分圧回路／論理１３６は、第１の分解能よりも大きい第２の分解能で、アナログ電圧出力１１０におけるアナログ出力電圧として基準電圧入力１０４に供給される最大基準電圧（Ｖ_cc）の何割かを供給するように動作する。

分圧回路／論理１３６が、ディジタル・アナログ変換器（ＤＡＣ）１００に（具体的には、電圧基準入力（Ｖ_ref）１０４に）供給する最大基準電圧（Ｖ_cc）の割合は、分圧回路／論理１３６の回路により決定される。第１の分解能は以下の式で計算される。
１／（２^N−１）
第２の分解能は、以下の式で計算される。
１／（２^N+1−１）

この２つの式から、分解能が２倍になることがわかる。実のところ、第２の分解能は、ＤＡＣ１００に対する入力データ・ワードの所定のビット・サイズに応じて、実際には第１の分解能の２倍よりもわずかに大きい。例えば、ＤＡＣ１００が３ビットＤＡＣの場合、第１の分解能は１／７であり（即ち、０から最大基準電圧まで７段階ある）、従って、第２の分解能は１／１５である（即ち、０から最大基準電圧の何割かまで１５段階ある）。後述するように、最大アナログ出力電圧として供給される基準電圧（最大基準電圧）の割合は、回路構成要素の値により決定される。これは、制御点（ｃｏｎｔｒｏｌｐｏｉｎｔ）または切り換え点（ｓｗｉｔｃｈｏｖｅｒｐｏｉｎｔ）と呼ぶことができる。本発明を１つの制御点に関して述べると、多くの制御点があってもよく、あるいは絶えず変化する制御点があってもよい。

このディジタル・アナログ変換器（ＤＡＣ）システムは、効果的に増加した第２の分解能を提供することに留意されたい。従って、効果的な、一部をなす、および／または部分的な分解能という用語を適用して、分解能の増加を示すことができる。従って、このＤＡＣシステムは、ＤＡＣ、ＤＡＣ構造、またはＤＡＣシステムの、部分的なまたは何割かの範囲にわたって効果的な分解能増加をもたらす。別の言い方をすれば、本発明は、全動作範囲にわたってＤＡＣ、ＤＡＣ構造、またはＤＡＣシステムに対して半ビットの分解能を提供し、あるいは何割かまたは部分的な動作範囲にわたって１ビットの分解能を提供することに似ている。

図３を参照すると、モード・コントローラ１３２の例示的な回路図を表したものが示されている。具体的には、分圧回路／論理１３６が、分圧器１４０として示されている。例示的な一実施例では、分圧器１４０は、第１の抵抗器Ｒ１および第２の抵抗器Ｒ２からなる。第１の抵抗器Ｒ１は、基準電圧（Ｖ_cc）に結合されている。基準電圧（Ｖ_cc）は、例えば、１０ボルトとすることができる。第２の抵抗器Ｒ２は、切り換え回路１３８に結合されており、切り換え回路１３８は、ここではスイッチＳＷ１を含んでいる。スイッチＳＷ１は、スイッチ制御（ｓｗｉｔｃｈｃｏｎｔｒｏｌ）ライン１４８上に供給されるスイッチ制御信号により制御される。スイッチＳＷ１は、大地に接続されている。スイッチ制御信号は、スイッチＳＷ１を開閉する。

分圧器１４０は、ディジタル・アナログ変換器（ＤＡＣ）１００の基準電圧（Ｖ_ref）入力１０４にも接続されている。具体的には、ＤＡＣ１００の基準電圧（Ｖ_ref）入力１０４は、第１の抵抗器Ｒ１と第２の抵抗器Ｒ２との間に接続されている。動作を説明すると、図３に示すようにスイッチＳＷ１が開いた位置（開回路）にある場合は、ＤＡＣ１００の基準電圧（Ｖ_ref）入力１０４に供給される電圧は、第１の抵抗器Ｒ１の両端の電圧である。第１の抵抗器Ｒ１の両端の電圧は、基準電圧供給（Ｖ_cc）であり、従って、基準電圧（Ｖ_ref）は、Ｖ_ccと等しい。スイッチＳＷ１が閉じた位置（閉回路）にある場合は、ＤＡＣ１００の基準電圧（Ｖ_ref）入力１０４に供給される電圧は、第１の抵抗器Ｒ１および第２の抵抗器Ｒ２にわたって分割された電圧であり、これは、以下の式により与えられる。
Ｒ１／（Ｒ１＋Ｒ２）

従って、ＤＡＣ１００に供給される基準電圧は、抵抗器Ｒ１およびＲ２の値に依存する。このため、スイッチＳＷ１が閉じているとき、最大アナログ出力電圧はＲ１およびＲ２の値に依存する。

Ｒ１＝Ｒ２のとき、分母の項Ｒ１＋Ｒ２は、Ｒ１＋Ｒ１に変えることができ、これは即ち２Ｒ１である。従って、式Ｒ１／（Ｒ１＋Ｒ２）は、Ｒ１／２Ｒ１と書き換えることができ、これを簡単化すると１／２になる。このため、Ｒ１＝Ｒ２のとき、ＤＡＣ１００に供給される最大基準電圧、即ち制御点（および最大アナログ出力電圧）は、基準電圧供給Ｖ_ccの１／２、即ち５０％である。一般に、Ｒ１＜Ｒ２のときは、制御点は１／２Ｖ_ccまたは５０％Ｖ_ccよりも小さい（＜）。Ｒ１＞Ｒ２のときは、制御点は１／２Ｖ_ccまたは５０％Ｖ_ccよりも大きい（＞）。

通常、抵抗器Ｒ１およびＲ２の値（オーム）は、固定値だが、望むなら、両方とも可変としてもよく、一方を、固定とし他方を可変としてもよい。このようにすれば、ＤＡＣ１００に供給される基準電圧の制御点は、抵抗器Ｒ１および抵抗器Ｒ２が固定値の場合に固定されるのとは異なり、制御することができる。従って、ＤＡＣ１００に供給される最大基準電圧は、０をちょうど過ぎた値から基準電圧供給の１００％までとすることができる。

図４を参照すると、１５０で全体を示す、他の実施例のディジタル・アナログ変換器（ＤＡＣ）システムが示されている。この実施例で、モード・コントローラ（ｍｃ）１３２が場合によりＤＡＣ１００と統合されるのが破線で示されている。ただし、モード・コントローラ１３２は、ＤＡＣ１００と統合してもしなくてもよい。ＤＡＣシステム１５０は、前述のＤＡＣシステム１３０と同様にして動作すると、例外として、ＤＡＣ１００は、第１のデータ・アウト１アナログ電圧出力（ＤＡＴＡＯＵＴ１）１１０₁、第２のデータ・アウト２アナログ電圧出力（ＤＡＴＡＯＵＴ２）１１０₂、および第３のデータ・アウト３アナログ電圧出力（ＤＡＴＡＯＵＴ３）１１０₃を有する。各アナログ電圧出力１１０₁、１１０₂、１１０₃は、ディジタル入力ワードに対して個別に同様のアナログ電圧出力を供給する。更に、ＤＡＣシステム１５０は、電圧Ｖ_ccをＤＡＣ１００のための基準電圧および動作電圧に利用する。

図５は、３ビット・ディジタル・アナログ変換器（ＤＡＣ）を有するこのＤＡＣシステムのグラフであって、３ビット・ディジタル入力データに応じた出力電圧を示すグラフ１４２を提供する。出力電圧は、最小値０ボルトから最大値Ｖ_maxまでの範囲にわたる。Ｖ_maxは、任意の電圧とすることができるが、ディジタル入力ワードが、０００から１１１に変化するのに伴ってモード・コントローラ１３２に供給される基準電圧に対応する。また、Ｖ_maxは、スイッチＳＷ１が開いた状態のときにＤＡＣ１００に供給される基準電圧にも対応する。グラフ１４２で、電圧Ｖ_ref1は、スイッチＳＷ１が閉じており分圧器１４０が機能しているときの、制御点、即ち、最大基準電圧の割合（ｐｅｒｃｅｎｔａｇｅ）に対応する。

グラフ１４２に示す例では、線１４４は、スイッチＳＷ１が開いた位置にあるときのアナログ出力電圧を表す。ディジタル入力ワードが０００の場合、アナログ電圧出力は０ボルトである。ディジタル入力ワードが１１１へと進むにつれて、アナログ出力電圧は最大値Ｖ_max（即ち、基準電圧の１００％）まで増加する。線１４４の分解能（ｒｅｓｏｌｕｔｉｏｎ）は、「Ｘ」で表すことができる。

線１４６は、スイッチＳＷ１が閉じた位置にあるときのアナログ出力電圧を表す。ディジタル入力ワードが０００の場合、アナログ電圧出力は０ボルトである。ディジタル入力ワードが１１１へと進むにつれて、アナログ出力電圧は最大値Ｖ_ref1（即ち、式Ｒ１／（Ｒ１＋Ｒ２）に従った、基準電圧の何割か）まで増加する。線１４６の分解能は、「２Ｘ」と表すことができる。線１４６の傾斜は、線１４４の傾斜よりも小さいことがわかり、このことは、０ボルトと最大アナログ出力電圧Ｖ_maxとの間よりも、０ボルトと最大アナログ出力電圧Ｖ_ref1との間の方が、段階またはディジタル入力ワード（分解能）ごとの電圧増分が少ないことを示す。

従って、このＤＡＣシステムは、ＮビットＤＡＣの分解能の切り換えを提供する。具体的には、このＤＡＣシステムは、既存のＮビットＤＡＣを利用するかまたはＮビット用ＤＡＣ構造を提供しながら、Ｎ＋１ビットの分解能をＤＡＣの電圧範囲の何割かにわたって実現できるようにする。３ビットの例を用いると、Ｒ２Ｒはしご形回路網ＤＡＣが、端点を含めた８個の離散はしご点（ｄｉｓｃｒｅｔｅｌａｄｄｅｒｐｏｉｎｔ）を形成する（離散はしご点のように働く）。４ビット分解能のＤＡＣが必要な場合、はしご点の数を１６個にすることが必要になる。本発明では、３ビットＤＡＣ構造を使用して、特定のまたは所定の範囲にわたって４ビット性能を実現することができる。

次に図６を参照すると、２００で全体を示す、テレビジョン信号受信機（テレビジョン信号）チューナ用の例示的な電子的整合システムのブロック図が示されている。このシステム中で、前述のディジタル・アナログ変換器（ＤＡＣ）システムを使用することができる。ただし、本明細書で述べるＤＡＣシステムは、必ずしも電子的整合システム２００中で使用する必要はない。電子的整合システム２００は、無線周波数（ＲＦ）テレビジョン信号（ＲＦ信号または入力）を無線周波数（ＲＦ）テレビジョン信号源から受信し、中間周波数（ＩＦ）出力を供給するように動作する。具体的には、電子的整合システム２００は、ＶＨＦ（より具体的には２つのＶＨＦ帯域、即ち、帯域１および帯域２）やＵＨＦテレビジョン信号など、無線周波数（ＲＦ）テレビジョン信号の幾つかの帯域を受信し、選択されたテレビジョン・チャンネルに従って、中間周波数（ＩＦ）テレビジョン・チャンネル信号を供給するように動作する。

無線周波数（ＲＦ）信号は、無線周波数（ＲＦ）入力スイッチまたはスプリッタ（ｓｐｌｉｔｔｅｒ）を介して供給される有線テレビジョンやアンテナなどの無線周波数（ＲＦ）信号源から受信される。受信された無線周波数（ＲＦ）信号は、ＶＨＦ帯域からＵＨＦ帯域を分離するように動作するＵ／Ｖ（ＵＨＦ／ＶＨＦ）スプリッタ２０２に入力される。Ｕ／Ｖスプリッタ２０２は、選択されたチャンネルがＶＨＦ帯域テレビジョン信号のとき、制御信号ＢＳＶ（ＢＳＶ：ＢａｎｄＳｅｌｅｃｔＶＨＦ。帯域選択ＶＨＦ）を受け取る。制御信号ＢＳＶは、位相ロック・ループ（ＰＬＬ：ＰｈａｓｅＬｏｃｋＬｏｏｐ）２２２により生成され、ここでは、ＰＬＬ２２２は、ＰＬＬＩＣの形式で示されている。制御信号ＢＳＶは、チャンネル選択信号に応答してＰＬＬ２２２により生成される電圧である。

電子的整合システム２００は、ＵＨＦ処理部２０４、ＶＨＦ処理部２０６、ミクサー／発振器部２１４、ＰＬＬ２２２、ディジタル・アナログ変換器（ＤＡＣ）２２４を有する。ＵＨＦ処理部２０４は、チャンネル選択に応答して特定のＵＨＦチャンネル（特定のテレビジョン信号）に同調するように動作する。ＶＨＦ処理部２０６は、チャンネル選択に応答して、特定のＶＨＦ帯域（ここでは、２つのＶＨＦ帯域のうちの一方）内の特定のＶＨＦチャンネル（特定のテレビジョン信号）に同調するように動作する。

ＵＨＦ処理部２０４は、Ｕ／Ｖスプリッタ２０２の出力を受け取るようにＵ／Ｖスプリッタ２０２に接続された単同調（ＳＴ：ＳｉｎｇｌｅＴｕｎｅｄ）フィルタ２０８を備えている。具体的には、ＵＨＦ信号は、単同調フィルタ２０８によりＵ／Ｖスプリッタ２０２から受け取られる。本発明の一態様によれば、単同調フィルタ２０８は、０〜５ボルトの範囲にわたって動作する。具体的には、単同調フィルタ２０８は、０〜５ボルトの連続的なアナログ電圧にわたって動作する。ＳＴで示す０〜５ボルト信号をＤＡＣ２２４から受け取る。ＤＡＣ２２４は、チャンネル選択信号に応答して、０〜５ボルト信号（即ち、連続的なアナログ０〜５ボルト信号）ＳＴを生成する。電圧信号ＳＴは、選択されたチャンネルに単同調フィルタ２０８が同調するようにする。

単同調フィルタ２０８の出力は、無線周波数（ＲＦ）増幅器（ａｍｐ）２１０に供給される。無線周波数（ＲＦ）増幅器２１０は、テレビジョン信号受信機により生成される無線周波数（ＲＦ）自動利得制御（ＡＧＣ）信号に従って、単同調フィルタ２０８からの無線周波数（ＲＦ）ＵＨＦ信号を増幅するように動作する。無線周波数（ＲＦ）増幅器２１０はまた、ＰＬＬ２２２により生成され供給されるＵＨＦ帯域選択信号（ＢＳＵ：ＢａｎｄＳｅｌｅｃｔＵＨＦ）も受け取るように動作する。ＵＨＦ帯域選択信号ＢＳＵは、チャンネル選択信号に応答して位相ロック・ループ（ＰＬＬ）により生成される。本質的に、帯域選択信号ＢＳＵは、無線周波数（ＲＦ）増幅器２１０のためのオン／オフ信号である。

無線周波数（ＲＦ）増幅器２１０の出力は、複同調（ＤＴ：ＤｏｕｂｌｅＴｕｎｅｄ）フィルタ２１２に供給される。本発明の一態様によれば、複同調フィルタ２１２は、０〜５ボルトの範囲にわたって動作する。具体的には、複同調フィルタ２１２は、０〜５ボルトの連続的なアナログ電圧にわたって動作する。ＰＲＩ（Ｐ_ri）で示す０〜５ボルト信号を、ＤＡＣ２２４から受け取る。ＤＡＣ２２４は、チャンネル選択信号に応答して、０〜５ボルト信号（即ち、連続的なアナログ０〜５ボルト信号）ＰＲＩを生成する。ＰＲＩ電圧信号は、選択されたチャンネルに複同調フィルタ２１２の第１の部分が同調するようにする。ＳＥＣ（Ｓ_ec）で示す０〜５ボルト信号も、ＤＡＣ２２４から受け取る。ＤＡＣ２２４は、チャンネル選択信号に応答して、０〜５ボルト信号（即ち、連続的なアナログ０〜５ボルト信号）ＳＥＣを生成する。ＳＥＣ電圧信号は、選択されたチャンネルに複同調フィルタ２１２の第２の部分が同調するようにする。

複同調フィルタ２１２の出力は、ＩＣの形式で示すミクサー／発振器（ｍｉｘｅｒ／ｏｓｃｉｌｌａｔｏｒ）２１４に供給される。ミクサー部と発振器部は、別々としてもよいが、図示の例では結合されている。具体的には、複同調フィルタ２１２の出力は、ミクサー２２８に供給される。ＵＨＦ局部発振器（ＬＯ：ＬｏｃａｌＯｓｃｉｌｌａｔｏｒ）２２６の出力が、ミクサー２２８に接続されている。ＵＨＦ局部発信機（ＬＯ）２２６は、局部発振器（ＬＯ）同調電圧信号をＰＬＬ２２２から受け取り、同調された局部発振器信号を生成するように動作する。ＬＯ同調電圧信号は、チャンネル選択信号に応答してＰＬＬにより生成される。ＬＯ同調電圧信号は、０〜３０ボルトのアナログ電圧信号である。また、ＵＨＦ局部発振器（ＬＯ）２２６は、ＬＯ駆動信号の形式でＰＬＬ２２２にフィードバックを与える。

ＵＨＦミクサー２２８は、ＵＨＦ局部発振器（ＬＯ）２２６からの同調されたＵＨＦ局部発振器信号を、複同調フィルタ２１２の出力信号（選択されたチャンネル）と合成またはミクシング（ｍｉｘｉｎｇ）する。ミクサー２２８の出力は、複同調中間周波数（ＩＦ）フィルタ２３４に供給される。複同調中間周波数（ＩＦ）フィルタ２３４は、その出力を中間周波数（ＩＦ）増幅器（ａｍｐ）２３６に供給する。中間周波数（ＩＦ）増幅器２３６からの増幅された中間周波数（ＩＦ）信号（選択されたテレビジョン・チャンネル）は、次いで、テレビジョン信号受信機または他の構成要素の、様々なディジタルおよびアナログ中間周波数（ＩＦ）構成要素（図示せず）に中間周波（ＩＦ）出力として供給される。

ＶＨＦ処理部２０６は、Ｕ／Ｖスプリッタ２０２の出力を受け取るようにＵ／Ｖスプリッタ２０２に接続された単（一）同調（ＳＴ）フィルタ２１６を備えている。具体的には、ＶＨＦ信号は、単同調フィルタ２１６によりＵ／Ｖスプリッタ２０２から受け取られる。本発明の一態様によれば、単同調フィルタ２１６は、０〜５ボルトの範囲にわたって動作する。具体的には、単同調フィルタ２１６は、０〜５ボルトの連続的なアナログ電圧にわたって動作する。ＳＴで示す０〜５ボルト信号をＤＡＣ２２４から受け取る。ＤＡＣ２２４は、チャンネル選択信号に応答して、０〜５ボルト信号（即ち、連続的なアナログ０〜５ボルト信号）ＳＴを生成する。電圧信号ＳＴは、選択されたチャンネルに単同調フィルタ２１６が同調するようにする。

更に、単同調フィルタ２１６は、ＰＬＬ２２２により生成されたＰＬＬ２２２からの帯域選択（ＢａｎｄＳｅｌｅｃｔ）信号（ＢＳ１／２）を受け取るように動作する。帯域選択信号（ＢＳ１／２）は、２つのＶＨＦ帯域のうちの一方を選択する。具体的には、帯域選択信号（ＢＳ１／２）は、チャンネル選択信号から得られるオン／オフ電圧信号である。

単同調フィルタ２１６の出力は、無線周波数（ＲＦ）増幅器（ａｍｐ）２１８に供給される。無線周波数（ＲＦ）増幅器２１８は、テレビジョン信号受信機により生成される無線周波数（ＲＦ）自動利得制御（ＡＧＣ）信号に従って、単同調フィルタ２１６からの無線周波数（ＲＦ）ＶＨＦ信号を増幅するように動作する。また、無線周波数（ＲＦ）増幅器２１８は、ＰＬＬ２２２により生成され供給されるＶＨＦ帯域選択信号（ＢＳＶ）も受け取るように動作する。ＶＨＦ帯域選択信号ＢＳＶは、チャンネル選択信号に応答してＰＬＬにより生成される。本質的に、帯域選択信号ＢＳＶは、無線周波数（ＲＦ）増幅器２１８のためのオン／オフ信号である。

無線周波数（ＲＦ）増幅器２１８の出力は、複同調（ＤＴ）フィルタ２２０に供給される。本発明の一態様によれば、複同調フィルタ２２０は、０〜５ボルトの範囲にわたって動作する。具体的には、複同調フィルタ２２０は、０〜５ボルトの連続的なアナログ電圧にわたって動作する。ＰＲＩ（Ｐ_ri）で示す０〜５ボルト信号をＤＡＣ２２４から受け取る。ＤＡＣ２２４は、チャンネル選択信号に応答して、０〜５ボルト信号（即ち、連続的なアナログ０〜５ボルト信号）ＰＲＩを生成する。ＰＲＩ電圧信号は、選択されたチャンネルに複同調フィルタ２２０の第１の部分が同調するようにする。ＳＥＣ（Ｓ_ec）で示す０〜５ボルト信号もＤＡＣ２２４から受け取る。ＤＡＣ２２４は、チャンネル選択信号に応答して、０〜５ボルト信号（即ち、連続的なアナログ０〜５ボルト信号）ＳＥＣを生成する。ＳＥＣ電圧信号は、選択されたチャンネルに複同調フィルタ２２０の第２の部分が同調するようにする。

更に、複同調フィルタ２２０は、ＰＬＬ２２２により生成されたＰＬＬ２２２からの帯域選択信号（ＢＳ１／２）を受け取るように動作する。帯域選択信号（ＢＳ１／２）は、２つのＶＨＦ帯域のうちの一方を選択する。具体的には、帯域選択信号（ＢＳ１／２）は、チャンネル選択信号から得られるオン／オフ電圧信号である。帯域選択信号（ＢＳ１／２）は、単同調フィルタ２１６に供給されるものと同じである。

複同調フィルタ２２０の出力は、ＩＣの形式で示すミクサー／発振器２１４に供給される。ミクサー部と発振器部は別々としてもよいが、図では合成されている。具体的には、複同調フィルタ２２０の出力は、ミクサー２３２に供給される。ＶＨＦ局部発振器（ＬＯ）２３０の出力が、ミクサー２３２に接続されている。ＶＨＦ局部発振器（ＬＯ）２３０は、局部発振器（ＬＯ）同調電圧信号をＰＬＬ２２２から受け取り、同調された局部発振器信号を生成するように動作する。ＬＯ同調電圧信号は、チャンネル選択信号に応答してＰＬＬにより生成される。ＬＯ同調電圧信号は、０〜３０ボルトのアナログ電圧信号である。また、ＶＨＦ局部発振器（ＬＯ）２３０は、ＬＯ駆動信号の形式でＰＬＬ２２２にフィードバックを供給する。

ＶＨＦミクサー２３２は、ＶＨＦ局部発振器（ＬＯ）２３０からの同調されたＶＨＦ局部発振器信号を、複同調フィルタ２２０の出力信号（選択されたチャンネル）と合成またはミクシングする。ミクサー２３２の出力は、複同調中間周波数（ＩＦ）フィルタ２３４に供給される。複同調ＩＦフィルタ２３４は、その出力を中間周波数（ＩＦ）増幅器（ａｍｐ）２３６に供給する。中間周波数（ＩＦ）増幅器２３６からの増幅された中間周波数（ＩＦ）信号（選択されたテレビジョン・チャンネル）は、次いでテレビジョン信号受信機または他の構成要素の、様々なディジタルおよびアナログ中間周波数（ＩＦ）構成要素（図示せず）に、中間周波（ＩＦ）出力として供給される。

チャンネル選択信号は、必ずしもそうとは限らないが通常、電子的整合システム２００を有するテレビジョン信号受信機によりユーザー入力に応答して生成される。チャンネル選択信号は、ＤＡＣ２２４およびＰＬＬ２２２に供給される。チャンネル選択信号を提供するための他の方式も考えられるが、図示の電子的整合システム２００では、Ｉ²Ｃ（またはＩＩＣ）構成／プロトコルを利用する。従って、図では、Ｉ²Ｃクロック・ラインおよびＩ²Ｃデータ・ラインがＤＡＣ２２４およびＰＬＬ２２２に接続されている。ＰＬＬ２２２もＤＡＣ２２４も両方とも、０から最大電圧までの範囲で連続的に変動するアナログ電圧信号を生成し、最大電圧は、ＤＡＣ２２４の場合は５ボルトであり、ＰＬＬ２２２の場合は３０ボルトである。

更に、本明細書に開示する電子的整合システムまたは電子チューナは、無線周波数（ＲＦ）セクションでは、５ボルト・バラクタを使用しＬＯ（局部発振器）セクションでは、３０ボルト・バラクタを使用するものとして述べているが、他の電圧のバラクタを使用することもできる点に留意されたい。本発明の原理によれば、無線周波数（ＲＦ）セクションのための電圧供給（従って、バラクタ）と局部発振器（ＬＯ）セクションのための電圧供給（従って、バラクタ）とが単に異なっている。このような差は、無線周波数（ＲＦ）セクションのための電圧供給およびバラクタ（即ち、バラクタ電圧容量）が、局部発振器（ＬＯ）セクションのための電圧供給およびバラクタ（即ち、バラクタ電圧容量）よりも低いこととして表れることが好ましい。従って、例えば、無線周波数（ＲＦ）セクションは、１２ボルトの供給／バラクタを使用し、局部発振器（ＬＯ）セクションは、３３ボルトの供給／バラクタを使用することもできる。更に、供給電圧および／またはバラクタ電圧は、相関関係にあっても無くてもよい。

図７を参照すると、図６の電子的整合システム２００のブロック図に関する例示的な回路図が示されている。図７の回路は、図６に関連して述べたように動作することを理解されたい。従って、回路２００の幾つかの部分だけについて詳細に述べる。最初に、スプリッタ２０２により、具体的にはコンデンサＣ０およびインダクタＬ０により、無線周波数入力（ＲＦＩＮ）が分割される。ＵＨＦ部が、コンデンサＣ０を介して分岐し、ＶＨＦ部が、インダクタＬ０を介して分岐する。抵抗器Ｒ０が、電荷増強保護／除去、および／または避雷を提供する。抵抗器Ｒ０は、インダクタＬ０および大地に結合されている。

先に示したように、ＵＨＦセクション２０４は、バラクタ電圧制御される単同調フィルタ２０８を有する。単同調フィルタ２０８は、直列のインダクタＬ８およびＬ９を備えており、これらは低電圧（即ち、０〜５ボルト）バラクタ（バラクタ・ダイオード）ＶＲ７およびコンデンサＣ７と並列である。直列のインダクタＬ８およびＬ９と、それらと並列のバラクタＶＲ７およびコンデンサＣ７は、大地に接続されている。同調電圧信号ＳＴが、抵抗器Ｒ４を介して、バラクタＶＲ７とコンデンサＣ７との間のノード（ｎｏｄｅ：接点）に供給される。単同調フィルタ２０８は、バラクタＶＲ７に印加される電圧に基づいて電気特性が変化する。このようにして、単同調フィルタ２０８は、入力電圧信号ＳＴに基づいて特定のＵＨＦチャンネルに同調することができる。

単同調フィルタ２０８は、コンデンサＣ９を介して無線周波数（ＲＦ）増幅器２１０に結合されている。増幅器２１０は、デュアル・ゲートＮチャネル金属酸化物半導体（ＭＯＳ）電界効果トランジスタ（ＦＥＴ）Ｔ２を備えている。トランジスタＴ２の一方のゲートにはコンデンサＣ９が結合され、トランジスタＴ２の他方のゲートは無線周波数（ＲＦ）ＡＧＣ信号を受け取る。トランジスタＴ２のソースは、大地に接続されている。トランジスタＴ２のドレインには、インダクタＬ１０が結合されている。インダクタＬ１０は、ＵＨＦ帯域選択（ＢＳＵ）信号を適時に受け取るためにＰＬＬ２２２に結合されている。ＢＳＵ信号を加えるあるいは加えないことにより、増幅器が機能し、あるいは機能せず、その結果、信号を通すための伝導または信号を通さないための非伝導がもたらされる。無線周波数（ＲＦ）増幅器２１０は、コンデンサＣ１０を介して複同調フィルタ２１２に結合されている。

複同調フィルタ２１２は、第１の段（ｆｉｒｓｔｓｔａｇｅ）２５０を備えており、この第１の段２５０は、第２の段（ｓｅｃｏｎｄｓｔａｇｅ）２５２に対し、それぞれのインダクタＬ１１およびＬ１２を介して相互伝導関係にある。第１の段２５０は、低電圧（０〜５ボルト）バラクタＶＲ８を備えている。このバラクタＶＲ８は、一方の端でコンデンサＣ１０に結合され、他方の端でコンデンサＣ１１に結合され、それによりバラクタＶＲ８とコンデンサＣ１１とは直列である。直列のバラクタＶＲ８およびコンデンサＣ１１は、インダクタＬ１１と並列である。同調電圧信号ＰＲＩが、抵抗器Ｒ５を介して、バラクタＶＲ８とコンデンサＣ１１との間のノード（接点）に供給される。第１の段２５０は、バラクタＶＲ８に印加される電圧に基づいて電気特性が変化する。

複同調フィルタ２１２は第２の段２５２を備えており、この第２の段２５２は、第１の段２５０に対し、それぞれのインダクタＬ１１およびＬ１２を介して相互伝導関係にある。第２の段２５２は、低電圧（０〜５ボルト）バラクタＶＲ９を備えている。このバラクタＶＲ９は、一方の端でインダクタＬ１２に結合され、他方の端でコンデンサＣ１２に結合され、それにより、バラクタＶＲ９とコンデンサＣ１２とは直列であり、バラクタＶＲ９およびコンデンサＣ１２はインダクタＬ１２と並列である。同調電圧信号ＳＥＣが、抵抗器Ｒ６を介して、バラクタＶＲ９とコンデンサＣ１２との間のノードに供給される。第２の段２５２は、バラクタＶＲ９に印加される電圧に基づいて電気特性が変化する。このようにして、複同調フィルタ２１２は、入力電圧信号ＰＲＩおよびＳＥＣに基づいて特定のＵＨＦチャンネルに同調することができる。複同調フィルタ２１２の出力は、コンデンサＣ１３を介してミクサー／発振器ＩＣ２１４に供給される。

先に示したように、ＶＨＦセクション２０６は、バラクタ電圧制御される単同調フィルタ２１６を有する。単同調フィルタ２１６はインダクタＬ１を備えている。低電圧（即ち０〜５ボルト）バラクタ（バラクタ・ダイオード）ＶＲ１が、一方の端でインダクタＬ１に結合され、他方の端でコンデンサＣ１に結合され、それによりバラクタＶＲ１とコンデンサＣ１は直列である。直列のバラクタＶＲ１およびコンデンサＣ１は、直列のインダクタＬ２およびＬ３と並列である。コンデンサＣ１およびインダクタＬ３は、大地に接続されている。同調電圧信号ＳＴが、抵抗器Ｒ１を介して、バラクタＶＲ１とコンデンサＣ１との間のノード（接点）に供給される。単同調フィルタ２１６は、バラクタＶＲ１に印加される電圧に基づいて電気特性が変化する。このようにして、単同調フィルタ２１６は、入力電圧信号ＳＴに基づいて特定のＶＨＦチャンネルに同調することができる。

単同調フィルタ２１６は更に、帯域選択信号ＢＳ１に応答して、単同調フィルタ２１６の帯域同調を変更する。単同調フィルタ２１６は更に、コンデンサＣ２と直列の低電圧（０〜５ボルト）バラクタＶＲ２も備えている。信号ＢＳ１は、バラクタＶＲ２とコンデンサＣ２との間に加えられる。直列のバラクタＶＲ２およびコンデンサＣ２は、インダクタＬ３と並列に配置されている。

単同調フィルタ２１６は、コンデンサＣ８を介して無線周波数（ＲＦ）増幅器２１８に結合されている。増幅器２１８は、デュアル・ゲートＮチャネル金属酸化物半導体（ＭＯＳ）電界効果トランジスタ（ＦＥＴ）Ｔ１を備えている。トランジスタＴ１の一方のゲートにはコンデンサＣ８が結合され、トランジスタＴ１の他方のゲートは無線周波数（ＲＦ）ＡＧＣ信号を受け取る。トランジスタＴ１のソースは大地に接続されている。トランジスタＴ１のドレインには、インダクタＬ４が結合されている。インダクタＬ４は、ＶＨＦ帯域選択（ＢＳＶ）信号を適時に受け取るためにＰＬＬ２２２に結合されている。ＢＳＶ信号を加えるまたは加えないことにより増幅器が機能しまたは機能せず、その結果、信号を通すための伝導または信号を通さないための非伝導がもたらされる。無線周波数（ＲＦ）増幅器２１８は、複同調フィルタ２２０に結合されている。

複同調フィルタ２２０は第１の段２５４を備えており、この第１の段２５４は、第２の段２５６に対し、それぞれの２組のインダクタＬ４およびＬ６、Ｌ５およびＬ７を介して相互伝導関係にある。第１の段２５４は、低電圧（０〜５ボルト）バラクタＶＲ３を備えている。このバラクタＶＲ３は、一方の端で増幅器２１８に結合され、他方の端でコンデンサＣ３に結合され、それによりバラクタＶＲ３とコンデンサＣ３とは直列である。直列のバラクタＶＲ３およびコンデンサＣ３は、直列のインダクタＬ４およびＬ５と並列である。同調電圧信号ＰＲＩが、抵抗器Ｒ２を介して、バラクタＶＲ３とコンデンサＣ３との間のノードに供給される。第１の段２５４は、バラクタＶＲ３に印加される電圧に基づいて電気特性が変化する。

複同調フィルタ２２０の第１の段２５４は更に、帯域選択信号ＢＳ１に応答して、複同調フィルタ２２０の第１の段２５４の帯域同調を変更する。第１の段２５４は更に、コンデンサＣ４と直列の低電圧（０〜５ボルト）バラクタＶＲ４も備えている。信号ＢＳ１は、バラクタＶＲ４とコンデンサＣ４との間に加えられる。直列のバラクタＶＲ４およびコンデンサＣ４は、インダクタＬ５と並列に配置されている。

複同調フィルタ２２０は第２の段２５６を備えており、この第２の段２５６は、第１の段２５４に対し、それぞれのインダクタの対Ｌ４およびＬ６、Ｌ５およびＬ７を介して相互伝導関係にある。第２の段２５６は、低電圧（０〜５ボルト）バラクタＶＲ６を備えている。このバラクタＶＲ６は、一方の端でインダクタＬ６に結合され、他方の端でコンデンサＣ６に結合され、それにより、バラクタＶＲ６とコンデンサＣ６とは直列であり、バラクタＶＲ６およびコンデンサＣ６はインダクタＬ６およびＬ７と並列である。同調電圧信号ＳＥＣが、抵抗器Ｒ３を介して、バラクタＶＲ６とコンデンサＣ６との間のノードに供給される。第２の段２５６は、バラクタＶＲ６に印加される電圧に基づいて電気特性が変化する。

複同調フィルタ２２０の第２の段２５６は更に、帯域選択信号ＢＳ１に応答して、複同調フィルタ２２０の第２の段２５６の帯域同調を変更する。第２の段２５６は更に、コンデンサＣ５と直列の低電圧（０〜５ボルト）バラクタＶＲ５も備えている。信号ＢＳ１は、バラクタＶＲ５とコンデンサＣ５との間に加えられる。直列のバラクタＶＲ５およびコンデンサＣ５は、インダクタＬ７と並列に配置されている。このようにして、複同調フィルタ２２０は、入力電圧信号ＰＲＩおよびＳＥＣ、並びに帯域選択信号ＢＳ１に基づいて、特定の帯域の特定のＶＨＦチャンネルに同調することができる。複同調フィルタ２２０の出力は、コンデンサＣ７を介してミクサー／発振器ＩＣ２１４に供給される。

ミクサー／発振器２１４は、ＢＳＶとＢＳＵの何れかの制御信号を受け取って、どちらの局部発振器を利用するかを選択する。更に、ＰＬＬ２２２がミクサー発振器２１４に結合されており、それにより、チャンネル選択信号から得られた同調電圧がＵＨＦ局部発振器（ＬＯ）同調セクション２３８およびＶＨＦ局部発振器（ＬＯ）同調セクション２４０に供給される。ＵＨＦ局部発振器（ＬＯ）同調セクション２３８は、チャンネル選択に基づいて同調をもたらすように動作する。ＶＨＦ局部発振器（ＬＯ）同調セクション２４０は、チャンネル選択に基づいて同調をもたらすように動作する。

ＵＨＦ局部発振器（ＬＯ）同調セクション２３８は、コンデンサＣ１４と直列する高電圧（０〜３０ボルト）バラクタＶＲ１０を備えている。直列のバラクタＶＲ１０およびコンデンサＣ１４は、インダクタＬ１３と並列に配置されている。ＰＬＬ２２２からの０〜３０ボルト同調信号は、抵抗器Ｒ９を介して、バラクタＶＲ１０とコンデンサＣ１４との間のノードに供給される。これにより、ＵＨＦ同調のための同調された信号がミクサー／発振器２１４に供給される。

ＶＨＦ局部発振器（ＬＯ）同調セクション２４０は、コンデンサＣ１５と直列する高電圧（０〜３０ボルト）バラクタＶＲ１１を備えている。直列のバラクタＶＲ１１およびコンデンサＣ１５は、インダクタの対Ｌ１４およびＬ１５と並列に配置されている。ＰＬＬ２２２からの０〜３０ボルト同調信号は、抵抗器Ｒ１０を介して、バラクタＶＲ１１とコンデンサＣ１５との間のノード（接点）に供給される。インダクタの対Ｌ１４とＬ１５の間には、帯域選択信号ＢＳ１に応答して動作する帯域選択回路がタップされている。帯域選択信号が、バラクタＶＲ１２とコンデンサＣ１６との間に供給される。これにより、ＶＨＦ同調のための同調された信号がミクサー／発振器２１４に供給される。

本明細書に示すように、上述したこのＤＡＣシステムは、バラクタ・ダイオード（バラクタ）の同調特性により、テレビジョン信号受信機（テレビジョン信号）チューナ用のこの例示的な電子的整合システム中で使用することが望ましい。具体的には、バラクタ・ダイオードの同調特性は、下側の電圧範囲でより高速なキャパシタンス（および周波数）の変化を有するものである。その結果、このより高速な変化により、必要な分解能（即ち、より大きい分解能）が設定される。しかし、上側の電圧範囲では、変化はずっと遅く、分解能はより低くなる。より高い分解能のＤＡＣ（即ち、より多くのビット）を使用することもできるが、より高い分解能のＤＡＣはより高価である。更に、その場合、より高い分解能のＤＡＣは、より高い電圧では分解能（および同調帯域内の周波数）を浪費することになる。従って、この切り換え式分解能のＤＡＣでは、より低い分解能のＤＡＣを使用して、必要な範囲内だけでより高い分解能の利点を得ることができる。

好ましい設計を有するものとして本発明を述べたが、本発明は、本開示の趣旨および範囲の内で更に変更することもできる。従って、本明細書は、本発明の一般原理を用いた本発明のどんな変形、使用、適応も包含するものである。更に、本明細書は、本発明が関係しており特許請求の範囲に含まれるなら、当技術分野における周知のまたは慣例の実施に含まれる本開示からの逸脱も包含するものである。

以下に他の実施例を例示する。
（１）無線周波数（ＲＦ）信号源と、
信号出力点と、
前記無線周波数（ＲＦ）信号源と前記信号出力点との間に結合され、第１および第２の信号処理回路をそれぞれ備える信号処理装置とを含む同調装置であって、
前記第１および第２の信号処理回路が、それぞれの第１および第２の可同調要素を備え、同調装置は更に
前記第１の可同調要素に結合された、第１の制御信号を生成するための第１のコントローラと、
前記第２の可同調要素に結合された、第２の制御信号を生成するための第２のコントローラとを含み、
前記第１の制御信号の偏移範囲が前記第２の制御信号の偏移範囲よりも高い同調装置。
（２）前記第２の信号処理回路が、第１の周波数帯域信号処理回路および第２の周波数帯域処理回路を含む、（１）に記載の同調装置。
（３）前記第１の信号処理回路が発振器回路を含み、前記第２の信号処理回路が無線周波数（ＲＦ）同調回路を備える、（１）に記載の同調装置。
（４）前記第１のコントローラが位相ロック・ループを含み、前記第２のコントローラがディジタル・アナログ変換器を含む、（１）に記載の同調装置。
（５）前記第１の可同調要素が、前記第１の制御信号に応答する第１および第２の局部発振器回路を含み、前記第２の可同調要素が、前記第２の制御信号に応答する第１および第２の可同調フィルタ要素を含む、（１）に記載の同調装置。
（６）前記第１の可同調フィルタ要素が、選択された周波数を前記第２の制御信号の前記偏移範囲に応答して通過させる第１の単同調の可同調フィルタおよび第１の複同調の可同調フィルタを含み、前記第２の可同調フィルタ要素が、選択された周波数を前記第２の制御信号の前記偏移範囲に応答して通過させる第２の単同調の可同調フィルタおよび第２の複同調の可同調フィルタを含む、（５）に記載の同調装置。
（７）前記第１および第２の単同調の可同調フィルタがそれぞれ、前記第２の制御信号の前記偏移範囲に応答するバラクタを含み、前記第１および第２の複同調の可同調フィルタがそれぞれ、前記第２の制御信号の前記偏移範囲にそれぞれ別々に応答する２つのバラクタを含む、（６）に記載の同調装置。
（８）無線周波数（ＲＦ）信号受信手段と、
信号出力手段と、
前記無線周波数（ＲＦ）信号受信手段と前記信号出力手段との間に結合された無線周波数（ＲＦ）信号処理手段とを含む同調装置であって、前記無線周波数（ＲＦ）信号処理手段が、無線周波数（ＲＦ）信号を処理するための第１の無線周波数（ＲＦ）信号処理手段および無線周波数（ＲＦ）信号を処理するための第２の無線周波数（ＲＦ）信号処理手段をそれぞれ備え、
前記第１の無線周波数（ＲＦ）信号処理手段が第１の無線周波数（ＲＦ）信号同調手段を備え、
前記第２の無線周波数（ＲＦ）信号処理手段が第２の無線周波数（ＲＦ）信号同調手段を備え、同調装置は更に、
前記第１の同調手段に結合された、第１の制御信号を生成するための第１の制御手段と、
前記第２の同調手段に結合された、第２の制御信号を生成するための第２の制御手段とを含み、
前記第２の制御手段の偏移範囲が前記第１の制御手段の偏移範囲よりも高い同調装置。
（９）前記無線周波数（ＲＦ）信号を処理するための第１の無線周波数（ＲＦ）信号処理手段が、第１の周波数帯域信号を処理する手段および第２の周波数帯域信号を処理する手段を含む、（８）に記載の同調装置。
（１０）前記第２の無線周波数（ＲＦ）信号処理手段がミクシング手段を含む、（８）に記載の同調装置。
（１１）前記第２の制御手段が位相ロック・ループ手段を含み、前記第１の制御手段がディジタル・アナログ変換器を含む、（８）に記載の同調装置。
（１２）前記第２の同調手段が、前記第２の制御信号に応答して局部発振器信号を生成する第１および第２の手段を含み、前記第１の同調手段が、無線周波数（ＲＦ）信号を可同調濾波する第１および第２の手段を含む、（８）に記載の同調装置。
（１３）前記無線周波数（ＲＦ）信号を可同調濾波する前記第１の手段が、選択された周波数を前記第１の制御信号の前記偏移範囲に応答して通過させる第１の単同調の可同調フィルタ手段および第１の複同調の可同調フィルタ手段を含み、前記無線周波数（ＲＦ）信号を可同調濾波する前記第２の手段が、選択された周波数を前記第１の制御信号の前記偏移範囲に応答して通過させる第２の単同調の可同調フィルタ手段および第２の複同調の可同調フィルタ手段を含む、（１２）に記載の同調装置。
（１４）前記第１および第２の単同調の可同調フィルタ手段がそれぞれ、前記第１の制御信号の前記偏移範囲に応答するバラクタを含み、前記第１および第２の複同調の可同調フィルタ手段がそれぞれ、前記第１の制御信号の前記偏移範囲にそれぞれ別々に応答する２つのバラクタを含む、（１３）に記載の同調装置。
（１５）テレビジョン信号受信機における同調方法であって、
複数の無線周波数（ＲＦ）信号を受信するステップと、
第１の偏移範囲を有する第１の制御信号を第１のコントローラにより生成するステップと、
前記複数の無線周波数（ＲＦ）信号に前記第１の制御信号に従って同調して、前記無線周波数（ＲＦ）信号のうちの選択された１つを得るステップと、
前記第１の偏移範囲よりも高い第２の偏移範囲を有する第２の制御信号を第２のコントローラにより生成するステップと、
前記第２の制御信号に従って局部発振器信号を生成するステップと、
前記局部発振器信号を前記無線周波数（ＲＦ）信号のうちの前記選択された１つとミクシングして、ＩＦ信号を生成するステップとを含む方法。
（１６）第１の偏移範囲を有する第１の制御信号を第１のコントローラにより生成する前記ステップが、ディジタル・アナログ変換器を含む第１のコントローラにより、第１の偏移範囲を有する第１の制御信号を生成するステップを含む、（１５）に記載の方法。
（１７）第２の偏移範囲を有する第２の制御信号を第２のコントローラにより生成する前記ステップが、位相ロック・ループを含む第２のコントローラにより、第２の偏移範囲を有する第２の制御信号を生成するステップを含む、（１５）に記載の方法。
（１８）前記複数の無線周波数（ＲＦ）信号に前記第１の制御信号に従って同調するステップが、単同調の可同調フィルタと複同調の可同調フィルタの第１と第２の対のうちの一方を介して、前記第１の制御信号に従って前記無線周波数（ＲＦ）信号のうちの１つを選択するステップを含む、（１５）に記載の方法。
（１９）単同調の可同調フィルタと複同調の可同調フィルタの第１と第２の対のうちの一方を介して、前記第１の制御信号に従って前記無線周波数（ＲＦ）信号のうちの１つを選択するステップが、バラクタ・ダイオードを介した単同調の可同調フィルタとデュアル・バラクタ・ダイオードを介した複同調の可同調フィルタの第１と第２の対のうちの一方を介して、前記第１の制御信号に従って前記無線周波数（ＲＦ）信号のうちの１つを選択するステップを含む、（１８）に記載の方法。

１００ディジタル・アナログ変換器（ＤＡＣ）
１０２電圧供給入力
１０４電圧基準入力
１０６データ入力
１１０アナログ出力
１２４クロック入力
１２６大地接続
１３０ディジタル・アナログ変換器システム
１３２モード・コントローラ
１３４基準電圧入力
１３６分圧回路／論理（ロジック）
１３８スイッチ／切り換え回路／論理
１４０分圧器
１４８スイッチ制御ライン
１５０ＤＡＣシステム
２００電子的整合システム
２０２Ｕ／Ｖスプリッタ
２０４ＵＨＦ処理部
２０６ＶＨＦ処理部
２０８単同調（ＳＴ）フィルタ
２１０無線周波数（ＲＦ）増幅器
２１２複同調（ＤＴ）フィルタ
２１４ミクサー／発振器部
２１６単同調（ＳＴ）フィルタ
２１８無線周波数（ＲＦ）増幅器
２２０複同調（ＤＴ）フィルタ
２２２位相ロック・ループ（ＰＬＬ）
２２４ディジタル・アナログ変換器（ＤＡＣ）
２２６ＵＨＦ局部発振器（ＬＯ）
２２８ミクサー
２３０ＶＨＦ局部発振器（ＬＯ）
２３２ミクサー
２３４複同調ＩＦフィルタ
２３６中間周波数（ＩＦ）増幅器
２３８ＵＨＦ局部発振器（ＬＯ）同調セクション
２４０ＶＨＦ局部発振器（ＬＯ）同調セクション
２５０複同調フィルタの第１の段
２５２複同調フィルタの第２の段
２５４複同調フィルタの第１の段
２５６複同調フィルタの第２の段
Ｃ０〜Ｃ１６コンデンサ
Ｌ０〜Ｌ１５インダクタ
Ｒ０〜Ｒ１０抵抗器
ＶＲ１〜ＶＲ１２バラクタ
Ｔ１トランジスタ
Ｔ２トランジスタ
ＢＳＶＶＨＦ帯域選択信号
ＢＳＵＵＨＦ帯域選択信号
ＰＲＩ同調電圧信号
ＳＥＣ同調電圧信号
ＳＴ同調電圧信号
ＢＳ１帯域選択信号
ＢＳ１／２帯域選択信号

Claims

無線周波数（ＲＦ）信号源（２０２）、
信号出力点（２３６）、
前記無線周波数（ＲＦ）信号源（２０２）と前記信号出力点（２３６）との間に結合された信号処理装置であって、第１の可同調要素（２０８）を含む第１の信号処理回路（２０４）と第２の可同調要素（２２６）を含む第２の信号処理回路（２１４）とが縦続接続されてなる信号処理装置、
前記第１の可同調要素（２０８）に結合された、第１の制御信号を生成するための第１のコントローラ（２２４）、および、
前記第２の可同調要素（２２６）に結合された、前記第１の制御信号に依存しない第２の制御信号を生成するための第２のコントローラ（２２２）を備え、
前記第２の制御信号の偏移範囲が前記第１の制御信号の偏移範囲よりも高い同調装置。
前記第１の信号処理回路が、第１の周波数帯域信号処理回路および第２の周波数帯域信号処理回路を含む、請求項１に記載の同調装置。
前記第１の信号処理回路が無線周波数（ＲＦ）同調回路を含み、前記第２の信号処理回路が発振器回路を備える、請求項１に記載の同調装置。
前記第１のコントローラがディジタル・アナログ変換器を含み、前記第２のコントローラが位相ロック・ループを含む、請求項１に記載の同調装置。
前記第１の信号処理回路が、前記第１の制御信号に応答する第１および第２の可同調フィルタ要素を含み、前記第２の信号処理回路が、前記第２の制御信号に応答する第１および第２の局部発振器回路を含む、請求項１に記載の同調装置。
前記第１の可同調フィルタ要素が、選択された周波数を前記第１の制御信号の前記偏移範囲に応答して通過させる第１の単同調の可同調フィルタおよび第１の複同調の可同調フィルタを含み、前記第２の可同調フィルタ要素が、選択された周波数を前記第２の制御信号の前記偏移範囲に応答して通過させる第２の単同調の可同調フィルタおよび第２の複同調の可同調フィルタを含む、請求項５に記載の同調装置。
前記第１および第２の単同調の可同調フィルタがそれぞれ、前記第１の制御信号の前記偏移範囲に応答するバラクタを含み、前記第１および第２の複同調の可同調フィルタがそれぞれ、前記第１の制御信号の前記偏移範囲にそれぞれ別々に応答する２つのバラクタを含む、請求項６に記載の同調装置。
テレビジョン信号受信機における同調方法であって、
複数の無線周波数（ＲＦ）信号を受信するステップ、
第１の偏移範囲を有する第１の制御信号を第１のコントローラにより生成するステップ、
前記複数の無線周波数（ＲＦ）信号に前記第１の制御信号に従って同調して、前記無線周波数（ＲＦ）信号のうちの選択された１つを得るステップ、
前記第１の偏移範囲よりも高い第２の偏移範囲を有する、前記第１の制御信号に依存しない第２の制御信号を第２のコントローラにより生成するステップ、
前記第２の制御信号に従って局部発振器信号を生成するステップ、及び、
前記局部発振器信号を前記無線周波数（ＲＦ）信号のうちの前記選択された１つとミクシングして、ＩＦ信号を生成するステップを含む方法。
第１の偏移範囲を有する第１の制御信号を第１のコントローラにより生成する前記ステップが、ディジタル・アナログ変換器を含む第１のコントローラにより、第１の偏移範囲を有する第１の制御信号を生成するステップを含む、請求項８に記載の方法。
第２の偏移範囲を有する第２の制御信号を第２のコントローラにより生成する前記ステップが、位相ロック・ループを含む第２のコントローラにより、第２の偏移範囲を有する第２の制御信号を生成するステップを含む、請求項８に記載の方法。
前記複数の無線周波数（ＲＦ）信号に前記第１の制御信号に従って同調するステップが、単同調の可同調フィルタと複同調の可同調フィルタの第２と第２の対のうちの一方を介して、前記第１の制御信号に従って前記無線周波数（ＲＦ）信号のうちの１つを選択するステップを含む、請求項８に記載の方法。
単同調の可同調フィルタと複同調の可同調フィルタの第２と第２の対のうちの一方を介して、前記第１の制御信号に従って前記無線周波数（ＲＦ）信号のうちの１つを選択するステップが、バラクタ・ダイオードを介した単同調の可同調フィルタとデュアル・バラクタ・ダイオードを介した複同調の可同調フィルタの第２と第２の対のうちの一方を介して、前記第１の制御信号に従って前記無線周波数（ＲＦ）信号のうちの１つを選択するステップを含む、請求項１１に記載の方法。