JP2002261298A - 可変容量ダイオード装置 - Google Patents
可変容量ダイオード装置Info
- Publication number
- JP2002261298A JP2002261298A JP2001057726A JP2001057726A JP2002261298A JP 2002261298 A JP2002261298 A JP 2002261298A JP 2001057726 A JP2001057726 A JP 2001057726A JP 2001057726 A JP2001057726 A JP 2001057726A JP 2002261298 A JP2002261298 A JP 2002261298A
- Authority
- JP
- Japan
- Prior art keywords
- capacitance diode
- variable capacitance
- diode element
- vcd
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 トラッキングエラーを減少させることのでき
る可変容量ダイオード装置を提供する。 【解決手段】 基材１とエピタキシャル層２からなる半
導体基板上に、第１の可変容量ダイオード素子ＶＣＤ
（Ａ）と第２の可変容量ダイオード素子ＶＣＤ（Ｂ）を
形成する。ここで、第１の可変容量ダイオード素子ＶＣ
Ｄ（Ａ）の少なくとも一つの部分の実効面積を、第２の
可変容量ダイオード素子ＶＣＤ（Ｂ）の対応する部分の
実効面積よりも小さく形成する。レベルが格段に違うＲ
Ｆ信号とＯＳＣ信号が直流バイアス電圧に重畳して印加
されると、局部発振回路側の第１の可変容量ダイオード
素子ＶＣＤ（Ａ）のＣ−Ｖ特性は高周波回路側の第２の
可変容量ダイオード素子ＶＣＤ（Ｂ）のＣ−Ｖ特性に接
近し、トラッキングエラーが減少する。
る可変容量ダイオード装置を提供する。 【解決手段】 基材１とエピタキシャル層２からなる半
導体基板上に、第１の可変容量ダイオード素子ＶＣＤ
（Ａ）と第２の可変容量ダイオード素子ＶＣＤ（Ｂ）を
形成する。ここで、第１の可変容量ダイオード素子ＶＣ
Ｄ（Ａ）の少なくとも一つの部分の実効面積を、第２の
可変容量ダイオード素子ＶＣＤ（Ｂ）の対応する部分の
実効面積よりも小さく形成する。レベルが格段に違うＲ
Ｆ信号とＯＳＣ信号が直流バイアス電圧に重畳して印加
されると、局部発振回路側の第１の可変容量ダイオード
素子ＶＣＤ（Ａ）のＣ−Ｖ特性は高周波回路側の第２の
可変容量ダイオード素子ＶＣＤ（Ｂ）のＣ−Ｖ特性に接
近し、トラッキングエラーが減少する。
Description
【０００１】
【発明の属する技術分野】本発明は、スーパーヘテロダ
イン方式を採用した受信機の電子同調回路部分に使用さ
れる可変容量ダイオード装置に係り、電子同調回路のト
ラッキングエラーを少くするための可変容量ダイオード
装置の改良技術に関するものである。
イン方式を採用した受信機の電子同調回路部分に使用さ
れる可変容量ダイオード装置に係り、電子同調回路のト
ラッキングエラーを少くするための可変容量ダイオード
装置の改良技術に関するものである。
【０００２】
【従来の技術】近年のスーパーヘテロダイン方式を採用
した受信機では、同調回路の高周波回路と局部発振回路
の双方に可変容量ダイオード素子が使用されている。ス
ーパーヘテロダイン方式では、動作上、高周波回路の選
択周波数に応じて局部発振回路の発振周波数を変化させ
る必要が有る。このため、高周波回路と局部発振回路に
それぞれ適用される可変容量ダイオード素子には特性が
揃っているということが要求される。特性の揃った２つ
の可変容量ダイオード素子を得るに当たって最も簡単で
有効な方法は、１つの半導体基板上に２つの可変容量ダ
イオード素子を同時に形成することである。図４には、
このようにして特性の揃った可変容量ダイオード素子を
得る可変容量ダイオード装置の従来の一例を示した。な
お、図４上側の（イ）は装置の横断面、図４下側の
（ロ）は装置上面を表わしている。
した受信機では、同調回路の高周波回路と局部発振回路
の双方に可変容量ダイオード素子が使用されている。ス
ーパーヘテロダイン方式では、動作上、高周波回路の選
択周波数に応じて局部発振回路の発振周波数を変化させ
る必要が有る。このため、高周波回路と局部発振回路に
それぞれ適用される可変容量ダイオード素子には特性が
揃っているということが要求される。特性の揃った２つ
の可変容量ダイオード素子を得るに当たって最も簡単で
有効な方法は、１つの半導体基板上に２つの可変容量ダ
イオード素子を同時に形成することである。図４には、
このようにして特性の揃った可変容量ダイオード素子を
得る可変容量ダイオード装置の従来の一例を示した。な
お、図４上側の（イ）は装置の横断面、図４下側の
（ロ）は装置上面を表わしている。
【０００３】図４に示す可変容量ダイオード装置は、先
ず、基材１上にエピタキシャル層２を積層形成して半導
体基板本体を構成する。エピタキシャル層２の所定位置
にＮ型領域３Ｃを拡散形成し、Ｎ型領域３Ｃの隣にＮ型
領域３Ｄを拡散形成する。Ｎ型領域３ＣおよびＮ型領域
３Ｄの垂直方向上側に、それぞれＰ型領域４ＣおよびＰ
型領域４Ｄをその上面が露出するように拡散形成する。
Ｐ型領域４ＣとＰ型領域４Ｄの上面の一部を含むエピタ
キシャル層２の上面に酸化膜６を形成する。そして、Ｐ
型領域４ＣとＰ型領域４Ｄが露出する酸化膜６に開いた
窓状の部分（コンタクト窓と呼ばれる）に、それぞれ電
極５Ｃ、５Ｄを蒸着形成した構成となっている。
ず、基材１上にエピタキシャル層２を積層形成して半導
体基板本体を構成する。エピタキシャル層２の所定位置
にＮ型領域３Ｃを拡散形成し、Ｎ型領域３Ｃの隣にＮ型
領域３Ｄを拡散形成する。Ｎ型領域３ＣおよびＮ型領域
３Ｄの垂直方向上側に、それぞれＰ型領域４ＣおよびＰ
型領域４Ｄをその上面が露出するように拡散形成する。
Ｐ型領域４ＣとＰ型領域４Ｄの上面の一部を含むエピタ
キシャル層２の上面に酸化膜６を形成する。そして、Ｐ
型領域４ＣとＰ型領域４Ｄが露出する酸化膜６に開いた
窓状の部分（コンタクト窓と呼ばれる）に、それぞれ電
極５Ｃ、５Ｄを蒸着形成した構成となっている。
【０００４】このような構成において、エピタキシャル
層２、Ｎ型領域３Ｃ、Ｐ型領域４Ｃおよび電極５Ｃが第
１のダイオード素子ＶＣＤ（Ｃ）を形成し、エピタキシ
ャル層２はダイオード素子ＶＣＤ（Ｃ）のカソード、電
極５Ｃはダイオード素子ＶＣＤ（Ｃ）のアノードとなっ
ている。また、エピタキシャル層２、Ｎ型領域３Ｄ、Ｐ
型領域４Ｄ、電極５Ｄが第２のダイオード素子ＶＣＤ
（Ｄ）を形成し、エピタキシャル層２はダイオード素子
ＶＣＤ（Ｄ）のカソード、電極５Ｄはダイオード素子Ｖ
ＣＤ（Ｄ）のアノードとなっている。
層２、Ｎ型領域３Ｃ、Ｐ型領域４Ｃおよび電極５Ｃが第
１のダイオード素子ＶＣＤ（Ｃ）を形成し、エピタキシ
ャル層２はダイオード素子ＶＣＤ（Ｃ）のカソード、電
極５Ｃはダイオード素子ＶＣＤ（Ｃ）のアノードとなっ
ている。また、エピタキシャル層２、Ｎ型領域３Ｄ、Ｐ
型領域４Ｄ、電極５Ｄが第２のダイオード素子ＶＣＤ
（Ｄ）を形成し、エピタキシャル層２はダイオード素子
ＶＣＤ（Ｄ）のカソード、電極５Ｄはダイオード素子Ｖ
ＣＤ（Ｄ）のアノードとなっている。
【０００５】ここで、Ｎ型領域３ＣとＮ型領域３Ｄは、
大きさと形状をほぼ同じとし、製造時において双方同時
に拡散形成する。また、Ｐ型領域４ＣとＰ型領域４Ｄ、
電極５Ｃと電極５Ｄについても、大きさと形状をほぼ同
じとし、製造時において双方同時に形成する。すると、
第１と第２のダイオード素子ＶＣＤ（Ｃ）、ＶＣＤ
（Ｄ）の対応する各部分の物理的性質はほぼ同じとな
り、特性の揃った２つのダイオード素子を得ることがで
きる。
大きさと形状をほぼ同じとし、製造時において双方同時
に拡散形成する。また、Ｐ型領域４ＣとＰ型領域４Ｄ、
電極５Ｃと電極５Ｄについても、大きさと形状をほぼ同
じとし、製造時において双方同時に形成する。すると、
第１と第２のダイオード素子ＶＣＤ（Ｃ）、ＶＣＤ
（Ｄ）の対応する各部分の物理的性質はほぼ同じとな
り、特性の揃った２つのダイオード素子を得ることがで
きる。
【０００６】ところで、携帯型の受信機に使用される電
子部品に対しては、近年、小型化、軽量化、低価格化に
加えて、低電圧化の要求が増してきている。可変容量ダ
イオード装置に関しては、最近、動作電圧１０Ｖクラス
の装置に代わって、動作電圧が５Ｖ以下のクラスの装置
の需要が拡大してきている。動作電圧１０Ｖクラスの可
変容量ダイオード素子と動作電圧３Ｖクラスの可変容量
ダイオード素子の概略の特性（Ｃ−Ｖ特性）の例を図５
に示した。なお、図５において、線Ｌ３が動作電圧３Ｖ
クラスの可変容量ダイオード素子のＣ−Ｖ特性を示し、
線Ｌ１０が動作電圧１０Ｖクラスの可変容量ダイオード
素子のＣ−Ｖ特性を示している。図５を見て分かるよう
に、動作電圧３Ｖクラスの素子の特性は、狭い電圧の変
化範囲の中で容量値を大きく変化させるため、動作電圧
１０Ｖクラスの素子の特性よりも傾きが急峻となってい
る。
子部品に対しては、近年、小型化、軽量化、低価格化に
加えて、低電圧化の要求が増してきている。可変容量ダ
イオード装置に関しては、最近、動作電圧１０Ｖクラス
の装置に代わって、動作電圧が５Ｖ以下のクラスの装置
の需要が拡大してきている。動作電圧１０Ｖクラスの可
変容量ダイオード素子と動作電圧３Ｖクラスの可変容量
ダイオード素子の概略の特性（Ｃ−Ｖ特性）の例を図５
に示した。なお、図５において、線Ｌ３が動作電圧３Ｖ
クラスの可変容量ダイオード素子のＣ−Ｖ特性を示し、
線Ｌ１０が動作電圧１０Ｖクラスの可変容量ダイオード
素子のＣ−Ｖ特性を示している。図５を見て分かるよう
に、動作電圧３Ｖクラスの素子の特性は、狭い電圧の変
化範囲の中で容量値を大きく変化させるため、動作電圧
１０Ｖクラスの素子の特性よりも傾きが急峻となってい
る。
【０００７】直流のバイアス電圧（駆動電圧）に重畳し
て高周波信号が可変容量ダイオード素子に印加されたと
き、可変容量ダイオード素子のＣ−Ｖ特性は、その高周
波信号のレベルの大小によって変移することが知られて
いる。具体的に、ダイオード素子に印加する高周波信号
のレベルを大きくすると、図５中に示す各特性、線Ｌ
３、Ｌ１０は、それぞれ実線から点線のように変移す
る。特性の傾きが急峻であるほど、この特性変移の影響
は相対的に大きく現れる。このため、動作電圧３Ｖクラ
スの可変容量ダイオード素子では、動作電圧１０Ｖクラ
スの可変容量ダイオード素子に比べて、高周波信号を印
加した時の容量値の変化率が大きくなるという現象が現
れる。
て高周波信号が可変容量ダイオード素子に印加されたと
き、可変容量ダイオード素子のＣ−Ｖ特性は、その高周
波信号のレベルの大小によって変移することが知られて
いる。具体的に、ダイオード素子に印加する高周波信号
のレベルを大きくすると、図５中に示す各特性、線Ｌ
３、Ｌ１０は、それぞれ実線から点線のように変移す
る。特性の傾きが急峻であるほど、この特性変移の影響
は相対的に大きく現れる。このため、動作電圧３Ｖクラ
スの可変容量ダイオード素子では、動作電圧１０Ｖクラ
スの可変容量ダイオード素子に比べて、高周波信号を印
加した時の容量値の変化率が大きくなるという現象が現
れる。
【０００８】
【発明が解決しようとする課題】同調回路の局部発振回
路から出力されるＯＳＣ信号のレベルはほぼ一定で、一
般には数百ｍＶである。一方、同調回路の高周波回路に
入力されるＲＦ信号のレベルは、送信器と受信機との距
離や障害物の有無などの条件に応じて数ｍＶから数百ｍ
Ｖの範囲で変化する。ここで、図４に示す可変容量ダイ
オード装置の第１のダイオード素子ＶＣＤ（Ｃ）を局部
発振回路に適用し、第２のダイオード素子ＶＣＤ（Ｄ）
を高周波回路に適用したとする。もしＲＦ信号とＯＳＣ
信号のレベルがほぼ同じであれば、第１と第２のダイオ
ード素子ＶＣＤ（Ｃ）、ＶＣＤ（Ｄ）の特性の変移量も
ほぼ同じになり、両者の特性は一致したままとなる。
路から出力されるＯＳＣ信号のレベルはほぼ一定で、一
般には数百ｍＶである。一方、同調回路の高周波回路に
入力されるＲＦ信号のレベルは、送信器と受信機との距
離や障害物の有無などの条件に応じて数ｍＶから数百ｍ
Ｖの範囲で変化する。ここで、図４に示す可変容量ダイ
オード装置の第１のダイオード素子ＶＣＤ（Ｃ）を局部
発振回路に適用し、第２のダイオード素子ＶＣＤ（Ｄ）
を高周波回路に適用したとする。もしＲＦ信号とＯＳＣ
信号のレベルがほぼ同じであれば、第１と第２のダイオ
ード素子ＶＣＤ（Ｃ）、ＶＣＤ（Ｄ）の特性の変移量も
ほぼ同じになり、両者の特性は一致したままとなる。
【０００９】しかし現実には、ＲＦ信号のレベルはＯＳ
Ｃ信号のレベルよりも格段に小さいことの方がはるかに
多い。このような場合、図６に示すように、第２のダイ
オード素子ＶＣＤ（Ｄ）の特性（線ＬＤ）がほとんど変
移しないのに対し、第１のダイオード素子ＶＣＤ（Ｃ）
の特性は線ＬＣ１から線ＬＣ２へと大きく変移してしま
う。このため、直流バイアス電圧のみを印加した時にお
ける２つのダイオード素子ＶＣＤ（Ｃ）、ＶＣＤ（Ｄ）
のＣ−Ｖ特性が線ＬＣ１と線ＬＤのように揃っていたと
しても、レベルが格段に違うＲＦ信号とＯＳＣ信号が印
加された時点で、２つのダイオード素子ＶＣＤ（Ｃ）、
ＶＣＤ（Ｄ）の特性は線ＬＣ２と線ＬＤのようにかい離
し、実質的に不揃いの状態と同じになってしまう。
Ｃ信号のレベルよりも格段に小さいことの方がはるかに
多い。このような場合、図６に示すように、第２のダイ
オード素子ＶＣＤ（Ｄ）の特性（線ＬＤ）がほとんど変
移しないのに対し、第１のダイオード素子ＶＣＤ（Ｃ）
の特性は線ＬＣ１から線ＬＣ２へと大きく変移してしま
う。このため、直流バイアス電圧のみを印加した時にお
ける２つのダイオード素子ＶＣＤ（Ｃ）、ＶＣＤ（Ｄ）
のＣ−Ｖ特性が線ＬＣ１と線ＬＤのように揃っていたと
しても、レベルが格段に違うＲＦ信号とＯＳＣ信号が印
加された時点で、２つのダイオード素子ＶＣＤ（Ｃ）、
ＶＣＤ（Ｄ）の特性は線ＬＣ２と線ＬＤのようにかい離
し、実質的に不揃いの状態と同じになってしまう。
【００１０】具体的に、可変容量ダイオード装置内の２
つの可変容量ダイオード素子に対してレベルが数ｍＶの
ＲＦ信号と６００ｍＶのＯＳＣ信号をそれぞれ供給した
とする。すると、動作電圧が１０Ｖクラスの可変容量ダ
イオード装置の場合、第１の可変容量ダイオード素子の
容量値と第２の可変容量素子の容量値の差の相対的な大
きさは、最大でも数％程度となるという実験結果が得ら
れている。ところが動作電圧５Ｖクラスの可変容量ダイ
オード装置になると、第１の可変容量ダイオード素子の
容量値と第２の可変容量素子の容量値の差の相対的な大
きさは最大で３０％になり、動作電圧３Ｖクラスの装置
に至っては容量値の差の相対的な大きさは最大で６０％
にもなるという実験結果が得られている。
つの可変容量ダイオード素子に対してレベルが数ｍＶの
ＲＦ信号と６００ｍＶのＯＳＣ信号をそれぞれ供給した
とする。すると、動作電圧が１０Ｖクラスの可変容量ダ
イオード装置の場合、第１の可変容量ダイオード素子の
容量値と第２の可変容量素子の容量値の差の相対的な大
きさは、最大でも数％程度となるという実験結果が得ら
れている。ところが動作電圧５Ｖクラスの可変容量ダイ
オード装置になると、第１の可変容量ダイオード素子の
容量値と第２の可変容量素子の容量値の差の相対的な大
きさは最大で３０％になり、動作電圧３Ｖクラスの装置
に至っては容量値の差の相対的な大きさは最大で６０％
にもなるという実験結果が得られている。
【００１１】このように、従来の動作電圧の高い可変容
量ダイオード装置では高周波信号の印加によって特性変
移が生じても、各可変容量ダイオード素子の容量値の差
はほとんど無視できた。しかし、動作電圧の低い可変容
量ダイオード装置を使用すると、高周波信号を印加した
時に生じる特性変移の影響が大きく現れるため、各可変
容量ダイオード素子の容量値の差が無視できない大きさ
になる。その結果、動作電圧の低い可変容量ダイオード
装置を使用した場合、図７に示すように、同調周波数と
発振周波数のトラッキングエラーが予期しない大きさに
なるという問題を生じていた。そこで本発明は、トラッ
キングエラーを減少させることのできる可変容量ダイオ
ード装置を提供することを目的とする。
量ダイオード装置では高周波信号の印加によって特性変
移が生じても、各可変容量ダイオード素子の容量値の差
はほとんど無視できた。しかし、動作電圧の低い可変容
量ダイオード装置を使用すると、高周波信号を印加した
時に生じる特性変移の影響が大きく現れるため、各可変
容量ダイオード素子の容量値の差が無視できない大きさ
になる。その結果、動作電圧の低い可変容量ダイオード
装置を使用した場合、図７に示すように、同調周波数と
発振周波数のトラッキングエラーが予期しない大きさに
なるという問題を生じていた。そこで本発明は、トラッ
キングエラーを減少させることのできる可変容量ダイオ
ード装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
の本発明は、同一の半導体基板上に形成され、一端が半
導体基板内の所定の領域を介して共通接続された一対の
第１と第２の可変容量ダイオード素子を具備し、第１の
可変容量ダイオード素子の静電容量を決定する少なくと
も一つの実効面積を第２の可変容量ダイオード素子の対
応する個所の実効面積よりも小さくする構成を特徴とす
る。具体的に、第１の可変容量ダイオード素子の実効面
積を第２の可変容量ダイオード素子の実効面積よりも小
さくするに当たっては、Ｐ型領域とＮ型領域の間の接合
面積を変える。そして使用時には、第１の可変容量ダイ
オード素子を電子同調回路の局部発振回路部分、第２の
可変容量ダイオード素子を電子同調回路の高周波回路部
分にそれぞれ適用する。
の本発明は、同一の半導体基板上に形成され、一端が半
導体基板内の所定の領域を介して共通接続された一対の
第１と第２の可変容量ダイオード素子を具備し、第１の
可変容量ダイオード素子の静電容量を決定する少なくと
も一つの実効面積を第２の可変容量ダイオード素子の対
応する個所の実効面積よりも小さくする構成を特徴とす
る。具体的に、第１の可変容量ダイオード素子の実効面
積を第２の可変容量ダイオード素子の実効面積よりも小
さくするに当たっては、Ｐ型領域とＮ型領域の間の接合
面積を変える。そして使用時には、第１の可変容量ダイ
オード素子を電子同調回路の局部発振回路部分、第２の
可変容量ダイオード素子を電子同調回路の高周波回路部
分にそれぞれ適用する。
【００１３】
【発明の実施の形態】半導体基板のエピタキシャル層内
に第１のＮ型領域と第２のＮ型領域を同時に拡散形成
し、各Ｎ型領域の垂直方向にそれぞれ第１のＰ型領域と
第２のＰ型領域を同時に拡散形成する。第１のＮ型領域
あるいは第１のＰ型領域の露出した上面に第１の電極を
蒸着形成し、このエピタキシャル層、第１のＮ型領域、
第１のＰ型領域および第１の電極により第１の可変容量
ダイオード素子を形成する。同様に、第２のＮ型領域あ
るいは第２のＰ型領域の露出した上面に第２の電極を蒸
着形成し、このエピタキシャル層、第２のＮ型領域、第
２のＰ型領域および第２の電極により第２の可変容量ダ
イオード素子を形成する。
に第１のＮ型領域と第２のＮ型領域を同時に拡散形成
し、各Ｎ型領域の垂直方向にそれぞれ第１のＰ型領域と
第２のＰ型領域を同時に拡散形成する。第１のＮ型領域
あるいは第１のＰ型領域の露出した上面に第１の電極を
蒸着形成し、このエピタキシャル層、第１のＮ型領域、
第１のＰ型領域および第１の電極により第１の可変容量
ダイオード素子を形成する。同様に、第２のＮ型領域あ
るいは第２のＰ型領域の露出した上面に第２の電極を蒸
着形成し、このエピタキシャル層、第２のＮ型領域、第
２のＰ型領域および第２の電極により第２の可変容量ダ
イオード素子を形成する。
【００１４】ここで、第１の可変容量ダイオード素子を
構成する少なくとも１つの部分の実効面積を、第２の可
変容量ダイオード素子を構成する対応部分の実効面積よ
りも小さくなるように形成する。このような構成とする
と、直流バイアス電圧のみを印加した時の第１の可変容
量ダイオード素子のＣ−Ｖ特性は第２の可変容量ダイオ
ード素子のＣ−Ｖ特性よりも容量値が小さい側に位置す
る。しかし、レベルが格段に違うＲＦ信号とＯＳＣ信号
が直流バイアス電圧に重畳して印加されると、局部発振
回路側の第１の可変容量ダイオード素子のＣ−Ｖ特性は
高周波回路側の第２の可変容量ダイオード素子のＣ−Ｖ
特性に接近するよう変移する。
構成する少なくとも１つの部分の実効面積を、第２の可
変容量ダイオード素子を構成する対応部分の実効面積よ
りも小さくなるように形成する。このような構成とする
と、直流バイアス電圧のみを印加した時の第１の可変容
量ダイオード素子のＣ−Ｖ特性は第２の可変容量ダイオ
ード素子のＣ−Ｖ特性よりも容量値が小さい側に位置す
る。しかし、レベルが格段に違うＲＦ信号とＯＳＣ信号
が直流バイアス電圧に重畳して印加されると、局部発振
回路側の第１の可変容量ダイオード素子のＣ−Ｖ特性は
高周波回路側の第２の可変容量ダイオード素子のＣ−Ｖ
特性に接近するよう変移する。
【００１５】
【実施例】トラッキングエラーを減少させることのでき
る本発明による可変容量ダイオード装置の実施例を図１
に示した。図１に示す可変容量ダイオード装置は、先
ず、基材１上にエピタキシャル層２を積層形成して半導
体基板本体を構成する。エピタキシャル層２の所定位置
にＮ型領域３Ａを拡散形成し、Ｎ型領域３Ａの隣にＮ型
領域３Ｂを拡散形成する。Ｎ型領域３ＡおよびＮ型領域
３Ｂの垂直方向上側に、それぞれＰ型領域４ＡおよびＰ
型領域４Ｂをその上面が露出するように拡散形成する。
Ｐ型領域４ＡとＰ型領域４Ｂの上面の一部を含むエピタ
キシャル層２の上面には酸化膜６を形成する。そして、
Ｐ型領域４ＡとＰ型領域４Ｂの上面が露出する酸化膜６
に開いたコンタクト窓において、それぞれＰ型領域４Ａ
とＰ型領域４Ｂの露出面と接合するように電極５Ａ、５
Ｂを蒸着形成した構成となっている。
る本発明による可変容量ダイオード装置の実施例を図１
に示した。図１に示す可変容量ダイオード装置は、先
ず、基材１上にエピタキシャル層２を積層形成して半導
体基板本体を構成する。エピタキシャル層２の所定位置
にＮ型領域３Ａを拡散形成し、Ｎ型領域３Ａの隣にＮ型
領域３Ｂを拡散形成する。Ｎ型領域３ＡおよびＮ型領域
３Ｂの垂直方向上側に、それぞれＰ型領域４ＡおよびＰ
型領域４Ｂをその上面が露出するように拡散形成する。
Ｐ型領域４ＡとＰ型領域４Ｂの上面の一部を含むエピタ
キシャル層２の上面には酸化膜６を形成する。そして、
Ｐ型領域４ＡとＰ型領域４Ｂの上面が露出する酸化膜６
に開いたコンタクト窓において、それぞれＰ型領域４Ａ
とＰ型領域４Ｂの露出面と接合するように電極５Ａ、５
Ｂを蒸着形成した構成となっている。
【００１６】ここで、エピタキシャル層２、Ｎ型領域３
Ａ、Ｐ型領域４Ａ、電極５Ａが第１のダイオード素子Ｖ
ＣＤ（Ａ）を形成し、エピタキシャル層２、Ｎ型領域３
Ｂ、Ｐ型領域４Ｂ、電極５Ｂが第２のダイオード素子Ｖ
ＣＤ（Ｂ）を形成している。図４の可変容量ダイオード
装置は、第１と第２の各ダイオード素子を構成するＮ型
領域（３Ｃ、３Ｄ）とＰ型領域（４Ｃ、４Ｄ）の各部位
を、それぞれの大きさと形状がほぼ同一になるように形
成している。これに対して図１の可変容量ダイオード装
置は、Ｎ型領域３Ａの大きさと形状をＮ型領域３Ｂより
も小さく形成し、Ｐ型領域４Ａの大きさと形状をＰ型領
域４Ｂよりも小さく形成している。この点で両者は異な
っている。
Ａ、Ｐ型領域４Ａ、電極５Ａが第１のダイオード素子Ｖ
ＣＤ（Ａ）を形成し、エピタキシャル層２、Ｎ型領域３
Ｂ、Ｐ型領域４Ｂ、電極５Ｂが第２のダイオード素子Ｖ
ＣＤ（Ｂ）を形成している。図４の可変容量ダイオード
装置は、第１と第２の各ダイオード素子を構成するＮ型
領域（３Ｃ、３Ｄ）とＰ型領域（４Ｃ、４Ｄ）の各部位
を、それぞれの大きさと形状がほぼ同一になるように形
成している。これに対して図１の可変容量ダイオード装
置は、Ｎ型領域３Ａの大きさと形状をＮ型領域３Ｂより
も小さく形成し、Ｐ型領域４Ａの大きさと形状をＰ型領
域４Ｂよりも小さく形成している。この点で両者は異な
っている。
【００１７】このような構成では、第１の可変容量ダイ
オード素子ＶＣＤ（Ａ）のＰＮ接合の面積は第２の可変
容量ダイオード素子ＶＣＤ（Ｂ）のＰＮ接合の面積より
も小さくなる。すると、第１の可変容量ダイオード素子
ＶＣＤ（Ａ）の静電容量は第２の可変容量ダイオード素
子ＶＣＤ（Ｂ）の静電容量よりも小さくなり、各ダイオ
ード素子ＶＣＤ（Ａ）、ＶＣＤ（Ｂ）のＣ−Ｖ特性は図
２に示すようになる。なお、図２において線ＬＡ１が第
１の可変容量ダイオード素子ＶＣＤ（Ａ）のＣ−Ｖ特性
であり、線ＬＢが第２の可変容量ダイオード素子ＶＣＤ
（Ｂ）のＣ−Ｖ特性である。
オード素子ＶＣＤ（Ａ）のＰＮ接合の面積は第２の可変
容量ダイオード素子ＶＣＤ（Ｂ）のＰＮ接合の面積より
も小さくなる。すると、第１の可変容量ダイオード素子
ＶＣＤ（Ａ）の静電容量は第２の可変容量ダイオード素
子ＶＣＤ（Ｂ）の静電容量よりも小さくなり、各ダイオ
ード素子ＶＣＤ（Ａ）、ＶＣＤ（Ｂ）のＣ−Ｖ特性は図
２に示すようになる。なお、図２において線ＬＡ１が第
１の可変容量ダイオード素子ＶＣＤ（Ａ）のＣ−Ｖ特性
であり、線ＬＢが第２の可変容量ダイオード素子ＶＣＤ
（Ｂ）のＣ−Ｖ特性である。
【００１８】ここで、図１に示す可変容量ダイオード装
置の第１のダイオード素子ＶＣＤ（Ａ）を局部発振回路
に適用し、第２のダイオード素子ＶＣＤ（Ｂ）を高周波
回路に適用したとする。その他の条件として、現実の受
信状態を想定してＲＦ信号のレベルはＯＳＣ信号のレベ
ルよりも格段に小さいものとする。すると、第２のダイ
オード素子ＶＣＤ（Ｂ）の特性（線ＬＢ）はほとんど変
移しないのに対し、第１のダイオード素子ＶＣＤ（Ａ）
の特性は線ＬＡ１から線ＬＡ２へ変移する。これによ
り、当初かけ離れていた２つの可変容量ダイオード素子
ＶＣＤ（Ａ）、ＶＣＤ（Ｂ）のＣ−Ｖ特性は、レベルが
格段に違うＲＦ信号とＯＳＣ信号が印加されることで接
近し、その特性がほぼ揃うようになる。
置の第１のダイオード素子ＶＣＤ（Ａ）を局部発振回路
に適用し、第２のダイオード素子ＶＣＤ（Ｂ）を高周波
回路に適用したとする。その他の条件として、現実の受
信状態を想定してＲＦ信号のレベルはＯＳＣ信号のレベ
ルよりも格段に小さいものとする。すると、第２のダイ
オード素子ＶＣＤ（Ｂ）の特性（線ＬＢ）はほとんど変
移しないのに対し、第１のダイオード素子ＶＣＤ（Ａ）
の特性は線ＬＡ１から線ＬＡ２へ変移する。これによ
り、当初かけ離れていた２つの可変容量ダイオード素子
ＶＣＤ（Ａ）、ＶＣＤ（Ｂ）のＣ−Ｖ特性は、レベルが
格段に違うＲＦ信号とＯＳＣ信号が印加されることで接
近し、その特性がほぼ揃うようになる。
【００１９】その結果、第１のダイオード素子ＶＣＤ
（Ａ）を適用した局部発振回路と、第２のダイオード素
子ＶＣＤ（Ｂ）を適用した高周波回路のトラッキングエ
ラーは図３に示すような軌跡を描く。この図３と図７の
トラッキングエラーの軌跡を比較すると分かるように、
図１のように構成した可変容量ダイオード装置によれ
ば、トラッキングエラーを減少させることができる。
（Ａ）を適用した局部発振回路と、第２のダイオード素
子ＶＣＤ（Ｂ）を適用した高周波回路のトラッキングエ
ラーは図３に示すような軌跡を描く。この図３と図７の
トラッキングエラーの軌跡を比較すると分かるように、
図１のように構成した可変容量ダイオード装置によれ
ば、トラッキングエラーを減少させることができる。
【００２０】ただし、特殊な状況下、例えば送信器と受
信機が非常に接近した位置に有る場合などでは、ＲＦ信
号のレベルがＯＳＣ信号よりも大きくなることも有り得
る。このような状況下においては、本発明の可変容量ダ
イオード装置では逆にトラッキングエラーを大きくして
しまう。しかし、このような状況下ではＲＦ信号のレベ
ルは同じ周波数帯に有るノイズ性信号のレベルよりも格
段に高くなるはずである。また、動作電圧の低い可変容
量ダイオード素子は一般に電気抵抗が高いため、高周波
回路、局部発振回路のＱ値は低くなる。これらの理由か
ら、トラッキングエラーが多少大きくなっても受信機の
受信感度が極端に低下するということは無く、本発明に
よる可変容量ダイオード装置の使用上、大した問題とは
ならない。
信機が非常に接近した位置に有る場合などでは、ＲＦ信
号のレベルがＯＳＣ信号よりも大きくなることも有り得
る。このような状況下においては、本発明の可変容量ダ
イオード装置では逆にトラッキングエラーを大きくして
しまう。しかし、このような状況下ではＲＦ信号のレベ
ルは同じ周波数帯に有るノイズ性信号のレベルよりも格
段に高くなるはずである。また、動作電圧の低い可変容
量ダイオード素子は一般に電気抵抗が高いため、高周波
回路、局部発振回路のＱ値は低くなる。これらの理由か
ら、トラッキングエラーが多少大きくなっても受信機の
受信感度が極端に低下するということは無く、本発明に
よる可変容量ダイオード装置の使用上、大した問題とは
ならない。
【００２１】図１の可変容量ダイオード装置では、２つ
のダイオード素子のＰＮ接合の面積を異ならせ、予想さ
れる変移分だけかい離するように２つのＣ−Ｖ特性を調
整している。しかしＣ−Ｖ特性の調整は、ＰＮ接合の面
積だけでなく、可変容量ダイオード素子の静電容量を決
定する他の要因でも調整することができる。ただし、半
導体中の不純物濃度やＮ型／Ｐ型の各領域の形成深さに
ついてはプロセス毎に厳密に条件を設定するのは困難で
あるため、これらによるＣ−Ｖ特性の調整は事実上不可
能である。このためＣ−Ｖ特性の調整は、静電容量に関
係するダイオード素子各部の実効面積を変化させること
で行う。ちなみに、静電容量に関係するダイオード素子
各部の実効面積としては、ＰＮ接合の面積、アノード面
積、カソード面積、電極面積、コンタクト窓の面積など
が有る。これらの面積の少なくとも一つを変えると、接
合容量あるいは浮遊容量の大きさが変化し、Ｃ−Ｖ特性
の調整を行うことができる。
のダイオード素子のＰＮ接合の面積を異ならせ、予想さ
れる変移分だけかい離するように２つのＣ−Ｖ特性を調
整している。しかしＣ−Ｖ特性の調整は、ＰＮ接合の面
積だけでなく、可変容量ダイオード素子の静電容量を決
定する他の要因でも調整することができる。ただし、半
導体中の不純物濃度やＮ型／Ｐ型の各領域の形成深さに
ついてはプロセス毎に厳密に条件を設定するのは困難で
あるため、これらによるＣ−Ｖ特性の調整は事実上不可
能である。このためＣ−Ｖ特性の調整は、静電容量に関
係するダイオード素子各部の実効面積を変化させること
で行う。ちなみに、静電容量に関係するダイオード素子
各部の実効面積としては、ＰＮ接合の面積、アノード面
積、カソード面積、電極面積、コンタクト窓の面積など
が有る。これらの面積の少なくとも一つを変えると、接
合容量あるいは浮遊容量の大きさが変化し、Ｃ−Ｖ特性
の調整を行うことができる。
【００２２】なお、以上の本発明の実施例の説明におい
て、１つの半導体基板上に２つの可変容量ダイオード素
子を構成した場合について説明したが、本発明は３以上
の複数の可変容量ダイオード素子を構成するものにも適
用できる。また、図１の装置は２つの可変容量素子のカ
ソードを共通にした構成となっているが、半導体基板の
各領域の極性（Ｐ型とＮ型）を反対にし、アノードを共
通にした構成としても構わない。
て、１つの半導体基板上に２つの可変容量ダイオード素
子を構成した場合について説明したが、本発明は３以上
の複数の可変容量ダイオード素子を構成するものにも適
用できる。また、図１の装置は２つの可変容量素子のカ
ソードを共通にした構成となっているが、半導体基板の
各領域の極性（Ｐ型とＮ型）を反対にし、アノードを共
通にした構成としても構わない。
【００２３】
【発明の効果】以上に説明したように本発明による可変
容量ダイオード装置は、同一の半導体基板上に複数の可
変容量ダイオード素子を形成した可変容量ダイオード装
置において、一対で使用される第１と第２の可変容量ダ
イオード素子について、静電容量を決定する第１の可変
容量ダイオード素子の実効面積の少なくとも一つを、第
２の可変容量ダイオード素子の対応する実行面積よりも
小さくする構成を特徴としている。ここで、可変容量ダ
イオード装置の使用時には、第１の可変容量ダイオード
素子を電子同調回路の局部発振回路部分に適用し、第２
の可変容量ダイオード素子を電子同調回路の高周波回路
部分に適用する。
容量ダイオード装置は、同一の半導体基板上に複数の可
変容量ダイオード素子を形成した可変容量ダイオード装
置において、一対で使用される第１と第２の可変容量ダ
イオード素子について、静電容量を決定する第１の可変
容量ダイオード素子の実効面積の少なくとも一つを、第
２の可変容量ダイオード素子の対応する実行面積よりも
小さくする構成を特徴としている。ここで、可変容量ダ
イオード装置の使用時には、第１の可変容量ダイオード
素子を電子同調回路の局部発振回路部分に適用し、第２
の可変容量ダイオード素子を電子同調回路の高周波回路
部分に適用する。
【００２４】このような構成とすると、局部発振回路と
高周波回路にそれぞれ適用された一対の可変容量ダイオ
ード素子の各Ｃ−Ｖ特性は、レベルが格段に違うＲＦ信
号とＯＳＣ信号が印加されることで接近する。その結
果、本発明による可変容量ダイオード装置によれば、局
部発振回路と高周波回路のトラッキングエラーを減少さ
せることができるようになる。
高周波回路にそれぞれ適用された一対の可変容量ダイオ
ード素子の各Ｃ−Ｖ特性は、レベルが格段に違うＲＦ信
号とＯＳＣ信号が印加されることで接近する。その結
果、本発明による可変容量ダイオード装置によれば、局
部発振回路と高周波回路のトラッキングエラーを減少さ
せることができるようになる。
【図面の簡単な説明】
【図１】 本発明による可変容量ダイオード装置の実施
例の横断面図および上面図。
例の横断面図および上面図。
【図２】 図１の構成とした可変容量ダイオード装置の
Ｃ−Ｖ特性図。
Ｃ−Ｖ特性図。
【図３】 図１の構成とした可変容量ダイオード装置を
電子同調回路に適用した時のトラッキングエラーの特性
図。
電子同調回路に適用した時のトラッキングエラーの特性
図。
【図４】 従来の可変容量ダイオード装置の横断面図お
よび上面図。
よび上面図。
【図５】 動作電圧１０Ｖクラスと動作電圧３Ｖクラス
の可変容量ダイオードのＣ−Ｖ特性図。
の可変容量ダイオードのＣ−Ｖ特性図。
【図６】 従来の可変容量ダイオード装置のＣ−Ｖ特性
図。
図。
【図７】 従来の可変容量ダイオード装置を電子同調回
路に適用した時のトラッキングエラーの特性図。
路に適用した時のトラッキングエラーの特性図。
１：基材 ２：エピタキシャル層 ３Ａ、３
Ｂ：Ｎ型領域 ４Ａ、４Ｂ：Ｐ型領域 ５Ａ、
５Ｂ：電極 ６：酸化膜
Ｂ：Ｎ型領域 ４Ａ、４Ｂ：Ｐ型領域 ５Ａ、
５Ｂ：電極 ６：酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三鍋 真介 埼玉県鶴ヶ島市大字五味ヶ谷18番地 東光 株式会社埼玉事業所内 Ｆターム(参考） 5K020 DD11 HH02
Claims (5)
- 【請求項１】 同一の半導体基板上に形成され、一端が
該半導体基板内の所定の領域を介して共通接続された一
対の第１と第２の可変容量ダイオード素子を具備し、該
第１の可変容量ダイオード素子の静電容量を決定する少
なくとも一つの実効面積を該第２の可変容量ダイオード
素子の対応する個所の実効面積よりも小さくしたことを
特徴とする可変容量ダイオード装置。 - 【請求項２】 前記第１と第２の可変容量ダイオード素
子が、同一のエピタキシャル領域中に、該エピタキシャ
ル領域を共通のカソードとして形成されていることを特
徴とする、請求項１に記載した可変容量ダイオード装
置。 - 【請求項３】 前記実効面積がＰ型領域、Ｎ型領域間の
接合面積であることを特徴とする、請求項１に記載した
可変容量ダイオード装置。 - 【請求項４】 前記第１の可変容量ダイオード素子が電
子同調回路の局部発振回路部分に、前記第２の可変容量
ダイオード素子が該電子同調回路の高周波回路部分にそ
れぞれ適用されることを特徴とする、請求項１から請求
項３のいずれかに記載した可変容量ダイオード装置。 - 【請求項５】 電圧の適用範囲が５Ｖ以下であることを
特徴とする、請求項４に記載した可変容量ダイオード装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001057726A JP2002261298A (ja) | 2001-03-02 | 2001-03-02 | 可変容量ダイオード装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001057726A JP2002261298A (ja) | 2001-03-02 | 2001-03-02 | 可変容量ダイオード装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002261298A true JP2002261298A (ja) | 2002-09-13 |
Family
ID=18917558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001057726A Pending JP2002261298A (ja) | 2001-03-02 | 2001-03-02 | 可変容量ダイオード装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002261298A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7211876B2 (en) | 2004-07-01 | 2007-05-01 | Oki Electric Industry, Co., Ltd. | Semiconductor device utilizing multiple capacitors each having an insulating layer having a different thickness |
| JP2010283876A (ja) * | 2002-09-27 | 2010-12-16 | Thomson Licensing | テレビジョン信号チューナ用の電子的整合システム |
-
2001
- 2001-03-02 JP JP2001057726A patent/JP2002261298A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283876A (ja) * | 2002-09-27 | 2010-12-16 | Thomson Licensing | テレビジョン信号チューナ用の電子的整合システム |
| US7211876B2 (en) | 2004-07-01 | 2007-05-01 | Oki Electric Industry, Co., Ltd. | Semiconductor device utilizing multiple capacitors each having an insulating layer having a different thickness |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6703863B2 (en) | Level shift circuit | |
| US8148219B2 (en) | Thick oxide P-gate NMOS capacitor for use in a low-pass filter of a circuit and method of making same | |
| US9800204B2 (en) | Integrated circuit capacitor including dual gate silicon-on-insulator transistor | |
| US6667203B2 (en) | Method of fabricating a MOS capacitor | |
| US8963289B2 (en) | Digital semiconductor variable capacitor | |
| US6320474B1 (en) | MOS-type capacitor and integrated circuit VCO using same | |
| US20050206465A1 (en) | Voltage control oscillator | |
| US7247918B2 (en) | MOS capacitor type semiconductor device and crystal oscillation device using the same | |
| US7098751B1 (en) | Tunable capacitance circuit for voltage control oscillator | |
| JP2002158291A (ja) | 基板への降伏電圧が高い低電圧トランジスタ | |
| JP2002261298A (ja) | 可変容量ダイオード装置 | |
| US4651178A (en) | Dual inverse zener diode with buried junctions | |
| JP4107362B2 (ja) | Ｍｏｓ型キャパシタ及び半導体集積回路装置 | |
| JP2003318417A (ja) | Ｍｏｓ型可変容量および半導体集積回路 | |
| KR20010062843A (ko) | 개선된 ｃ-ｖ 선형성을 갖는 전압 가변 커패시터 | |
| US20070013026A1 (en) | Varactor structure and method for fabricating the same | |
| US5764106A (en) | Gain-controlled amplifier and automatic gain control amplifier using GCLBT | |
| US4005466A (en) | Planar voltage variable tuning capacitors | |
| US5714797A (en) | Variable capacitance semiconductor diode | |
| KR100517289B1 (ko) | 바렉터 및 그 제조 방법 | |
| JP2001345637A (ja) | 可変周波数発振装置 | |
| US20060012009A1 (en) | Semiconductor device | |
| US7071811B2 (en) | High performance voltage control diffusion resistor | |
| US6657421B1 (en) | Voltage variable capacitor with improved C-V linearity | |
| GB2103012A (en) | Variable capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070911 |