JPH07283726A - Ｐｌｌ発振回路 - Google Patents
Ｐｌｌ発振回路Info
- Publication number
- JPH07283726A JPH07283726A JP6073074A JP7307494A JPH07283726A JP H07283726 A JPH07283726 A JP H07283726A JP 6073074 A JP6073074 A JP 6073074A JP 7307494 A JP7307494 A JP 7307494A JP H07283726 A JPH07283726 A JP H07283726A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- frequency
- control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】この発明は、簡易な構成で、広帯域に渡って良
好な位相雑音特性を持つＰＬＬ発振回路を提供すること
を目的としている。 【構成】電圧制御発振回路と、この電圧制御発振回路の
出力を分周して基準周波数信号と位相比較する比較手段
と、この比較手段から出力される位相誤差信号を電圧制
御発振回路の発振周波数を制御するための制御電圧に変
換する第１のフィルタ手段と、この第１のフィルタ手段
から出力される制御電圧から比較手段の比較周波数成分
を除去して電圧制御発振回路に供給する第２のフィルタ
手段とを有するＰＬＬ発振回路において、第２のフィル
タ手段の出力電圧レベルに応じてスイッチング制御され
るスイッチング素子Ｄ１と、このスイッチング素子Ｄ１
の切り換え状態に応じて選択的に接続されることで、第
２のフィルタ手段の電圧利得を変化させる回路素子Ｒ６
とを備えている。
好な位相雑音特性を持つＰＬＬ発振回路を提供すること
を目的としている。 【構成】電圧制御発振回路と、この電圧制御発振回路の
出力を分周して基準周波数信号と位相比較する比較手段
と、この比較手段から出力される位相誤差信号を電圧制
御発振回路の発振周波数を制御するための制御電圧に変
換する第１のフィルタ手段と、この第１のフィルタ手段
から出力される制御電圧から比較手段の比較周波数成分
を除去して電圧制御発振回路に供給する第２のフィルタ
手段とを有するＰＬＬ発振回路において、第２のフィル
タ手段の出力電圧レベルに応じてスイッチング制御され
るスイッチング素子Ｄ１と、このスイッチング素子Ｄ１
の切り換え状態に応じて選択的に接続されることで、第
２のフィルタ手段の電圧利得を変化させる回路素子Ｒ６
とを備えている。
Description
【０００１】
【産業上の利用分野】この発明は、広帯域な周波数範囲
で使用可能なＰＬＬ（位相同期ループ）発振回路に関す
る。
で使用可能なＰＬＬ（位相同期ループ）発振回路に関す
る。
【０００２】
【従来の技術】周知のように、一般に、デジタル通信機
器の周波数変換処理等に使用される高周波発振回路に
は、デジタル信号の誤りを減らすために、より低雑音の
ものが要求されている。また、同時に、この種の高周波
発振回路には、より広い周波数範囲で使用することも要
求される場合が多くなっている。
器の周波数変換処理等に使用される高周波発振回路に
は、デジタル信号の誤りを減らすために、より低雑音の
ものが要求されている。また、同時に、この種の高周波
発振回路には、より広い周波数範囲で使用することも要
求される場合が多くなっている。
【０００３】図２は、このような高周波発振回路として
一般的に使用されているＰＬＬ発振回路を示している。
すなわち、希望する周波数範囲で動作するように設定さ
れたＶＣＯ（電圧制御発振回路）１１の出力信号は、Ｐ
ＬＬＩＣ（集積回路）１２に供給される。このＰＬＬＩ
Ｃ１２は、ＶＣＯ１１の出力信号を所定の分周比Ｎで分
周し、この分周信号と入力端子１３に供給された基準周
波数信号ｆｒとを位相比較して、その位相差成分に対応
した誤差信号を出力している。
一般的に使用されているＰＬＬ発振回路を示している。
すなわち、希望する周波数範囲で動作するように設定さ
れたＶＣＯ（電圧制御発振回路）１１の出力信号は、Ｐ
ＬＬＩＣ（集積回路）１２に供給される。このＰＬＬＩ
Ｃ１２は、ＶＣＯ１１の出力信号を所定の分周比Ｎで分
周し、この分周信号と入力端子１３に供給された基準周
波数信号ｆｒとを位相比較して、その位相差成分に対応
した誤差信号を出力している。
【０００４】そして、ＰＬＬＩＣ１２から出力された誤
差信号が、ＬＰＦ（低域通過フィルタ）１４により制御
電圧に変換されてＶＣＯ１１に帰還されることで、上記
位相差成分がなくなるようにＶＣＯ１１の発振周波数が
制御されるＰＬＬとしてのループが完成される。この場
合、ＰＬＬループの系の動作ゲインは、ＬＰＦ１４によ
って決定されており、ＰＬＬＩＣ１２の分周比Ｎを変え
ることにより、ＶＣＯ１１の発振周波数を可変すること
ができる。なお、上記のように発振周波数が制御された
ＶＣＯ１１の出力信号は、出力端子１５を介して取り出
される。
差信号が、ＬＰＦ（低域通過フィルタ）１４により制御
電圧に変換されてＶＣＯ１１に帰還されることで、上記
位相差成分がなくなるようにＶＣＯ１１の発振周波数が
制御されるＰＬＬとしてのループが完成される。この場
合、ＰＬＬループの系の動作ゲインは、ＬＰＦ１４によ
って決定されており、ＰＬＬＩＣ１２の分周比Ｎを変え
ることにより、ＶＣＯ１１の発振周波数を可変すること
ができる。なお、上記のように発振周波数が制御された
ＶＣＯ１１の出力信号は、出力端子１５を介して取り出
される。
【０００５】ところで、上記のような構成のＰＬＬ発振
回路では、ＰＬＬＩＣ１２に内蔵された位相比較回路の
比較周波数成分がＶＣＯ１１に漏れ込み、これがＶＣＯ
１１のスプリアスとなることがある。このため、従来で
は、図３に示すように、ＬＰＦ１４とＶＣＯ１１との間
に、比較周波数成分抑制のためのＬＰＦ１６を挿入する
ことが良く行なわれている。このＬＰＦ１６のカットオ
フ周波数は、ＰＬＬループの系の動作ゲインを変えない
ために、ＬＰＦ１４のカットオフ周波数の約５倍程度に
設定されることが多い。
回路では、ＰＬＬＩＣ１２に内蔵された位相比較回路の
比較周波数成分がＶＣＯ１１に漏れ込み、これがＶＣＯ
１１のスプリアスとなることがある。このため、従来で
は、図３に示すように、ＬＰＦ１４とＶＣＯ１１との間
に、比較周波数成分抑制のためのＬＰＦ１６を挿入する
ことが良く行なわれている。このＬＰＦ１６のカットオ
フ周波数は、ＰＬＬループの系の動作ゲインを変えない
ために、ＬＰＦ１４のカットオフ周波数の約５倍程度に
設定されることが多い。
【０００６】図４は、ＬＰＦ１４，１６の具体例を示し
ている。すなわち、ＬＰＦ１４は、演算増幅器ＯＰ１，
抵抗Ｒ１，Ｒ２及びコンデンサＣ１，Ｃ２より構成され
ている。また、比較周波数成分抑制用のＬＰＦ１６は、
演算増幅器ＯＰ２，抵抗Ｒ３〜Ｒ５及びコンデンサＣ
３，Ｃ４よりなる、２次のアクティブフィルタとして構
成されている。
ている。すなわち、ＬＰＦ１４は、演算増幅器ＯＰ１，
抵抗Ｒ１，Ｒ２及びコンデンサＣ１，Ｃ２より構成され
ている。また、比較周波数成分抑制用のＬＰＦ１６は、
演算増幅器ＯＰ２，抵抗Ｒ３〜Ｒ５及びコンデンサＣ
３，Ｃ４よりなる、２次のアクティブフィルタとして構
成されている。
【０００７】一般に、広帯域のＶＣＯ１１の制御電圧と
発振周波数との関係は、図５（ａ）に示すように、発振
周波数が高くなるほど制御電圧に対する感度が鈍くなっ
ている。また、発振周波数が高くなるにしたがって、Ｐ
ＬＬＩＣ１２に内蔵された位相比較回路の比較周波数を
一定としたときに、分周比Ｎは大きくなる。
発振周波数との関係は、図５（ａ）に示すように、発振
周波数が高くなるほど制御電圧に対する感度が鈍くなっ
ている。また、発振周波数が高くなるにしたがって、Ｐ
ＬＬＩＣ１２に内蔵された位相比較回路の比較周波数を
一定としたときに、分周比Ｎは大きくなる。
【０００８】ここで、ＬＰＦ１４に使用される各回路素
子の定数により決定される時定数をＴ1 ，Ｔ2 ，Ｔ3 と
し、ＰＬＬＩＣ１２に内蔵された位相比較回路のゲイン
定数をＫｐとし、ＶＣＯ１１のゲイン定数をＫｖとし、
周波数をωとすると、ＰＬＬループのオープンループゲ
インＧ（ｊω）Ｈ（ｊω）は、 Ｇ（ｊω）Ｈ（ｊω）＝（ＫｖＫｐ／ＮＴ1 ω2 ）
［（−ｊωＴ2 ＋１）／（ｊωＴ3 ＋１）］ となる。
子の定数により決定される時定数をＴ1 ，Ｔ2 ，Ｔ3 と
し、ＰＬＬＩＣ１２に内蔵された位相比較回路のゲイン
定数をＫｐとし、ＶＣＯ１１のゲイン定数をＫｖとし、
周波数をωとすると、ＰＬＬループのオープンループゲ
インＧ（ｊω）Ｈ（ｊω）は、 Ｇ（ｊω）Ｈ（ｊω）＝（ＫｖＫｐ／ＮＴ1 ω2 ）
［（−ｊωＴ2 ＋１）／（ｊωＴ3 ＋１）］ となる。
【０００９】上式によれば、ＶＣＯ１１の発振周波数が
変化することにより、図５（ｂ）に示すように、Ｋｖ／
Ｎω2 の項が最も大きく変化するために、オープンルー
プゲインが周波数によって大きく変わってしまうことが
わかる。このため、ＰＬＬ発振回路としての位相雑音が
周波数の変化に応じて変化することが、容易に理解され
ることとなった次第である。
変化することにより、図５（ｂ）に示すように、Ｋｖ／
Ｎω2 の項が最も大きく変化するために、オープンルー
プゲインが周波数によって大きく変わってしまうことが
わかる。このため、ＰＬＬ発振回路としての位相雑音が
周波数の変化に応じて変化することが、容易に理解され
ることとなった次第である。
【００１０】したがって、従来では、ＰＬＬ発振回路の
出力周波数帯域の中心付近で各回路素子の定数を設定
し、その後、カットアンドトライで、位相雑音が全周波
数帯域で最良になるように定数を調整していくしかな
く、設計が非常に困難になっている。しかも、Ｋｖ／Ｎ
ω2 の値は、周波数が高くなるにつれて小さくなるの
で、位相雑音の帯域は周波数が高くなるほど低くなるこ
とになる。
出力周波数帯域の中心付近で各回路素子の定数を設定
し、その後、カットアンドトライで、位相雑音が全周波
数帯域で最良になるように定数を調整していくしかな
く、設計が非常に困難になっている。しかも、Ｋｖ／Ｎ
ω2 の値は、周波数が高くなるにつれて小さくなるの
で、位相雑音の帯域は周波数が高くなるほど低くなるこ
とになる。
【００１１】なお、図６は、このような従来の手法によ
って設計された、１６００ＭＨｚ〜２１００ＭＨｚの出
力周波数帯域を持つＰＬＬ発振回路の、位相雑音の特性
を示している。
って設計された、１６００ＭＨｚ〜２１００ＭＨｚの出
力周波数帯域を持つＰＬＬ発振回路の、位相雑音の特性
を示している。
【００１２】
【発明が解決しようとする課題】以上のように、従来の
ＰＬＬ発振回路では、広帯域に渡って位相雑音が良好に
なるように設計することが非常に困難であるという問題
を有している。そこで、この発明は上記事情を考慮して
なされたもので、簡易な構成で、広帯域に渡って良好な
位相雑音特性を持つＰＬＬ発振回路を提供することを目
的とする。
ＰＬＬ発振回路では、広帯域に渡って位相雑音が良好に
なるように設計することが非常に困難であるという問題
を有している。そこで、この発明は上記事情を考慮して
なされたもので、簡易な構成で、広帯域に渡って良好な
位相雑音特性を持つＰＬＬ発振回路を提供することを目
的とする。
【００１３】
【課題を解決するための手段】この発明に係るＰＬＬ発
振回路は、電圧制御発振回路と、この電圧制御発振回路
の出力を分周して基準周波数信号と位相比較する比較手
段と、この比較手段から出力される位相誤差信号を電圧
制御発振回路の発振周波数を制御するための制御電圧に
変換する第１のフィルタ手段と、この第１のフィルタ手
段から出力される制御電圧から比較手段の比較周波数成
分を除去して電圧制御発振回路に供給する第２のフィル
タ手段とを有するものを対象としている。そして、第２
のフィルタ手段の出力電圧レベルに応じてスイッチング
制御されるスイッチング素子と、このスイッチング素子
の切り換え状態に応じて選択的に接続されることで、第
２のフィルタ手段の電圧利得を変化させる回路素子とを
備えるようにしたものである。
振回路は、電圧制御発振回路と、この電圧制御発振回路
の出力を分周して基準周波数信号と位相比較する比較手
段と、この比較手段から出力される位相誤差信号を電圧
制御発振回路の発振周波数を制御するための制御電圧に
変換する第１のフィルタ手段と、この第１のフィルタ手
段から出力される制御電圧から比較手段の比較周波数成
分を除去して電圧制御発振回路に供給する第２のフィル
タ手段とを有するものを対象としている。そして、第２
のフィルタ手段の出力電圧レベルに応じてスイッチング
制御されるスイッチング素子と、このスイッチング素子
の切り換え状態に応じて選択的に接続されることで、第
２のフィルタ手段の電圧利得を変化させる回路素子とを
備えるようにしたものである。
【００１４】
【作用】上記のような構成によれば、例えば第１のフィ
ルタ手段から出力される制御電圧レベルが低く、電圧制
御発振回路の発振周波数が低く制御されている状態で
は、第２のフィルタ手段の電圧利得が低くなるように制
御し、第１のフィルタ手段から出力される制御電圧レベ
ルが高く、電圧制御発振回路の発振周波数が高く制御さ
れている状態では、第２のフィルタ手段の電圧利得が高
くなるように制御することにより、スイッチング素子と
回路素子とを追加しただけの簡易な構成によって、広帯
域に渡って良好な位相雑音特性を持たせることができる
ようになる。
ルタ手段から出力される制御電圧レベルが低く、電圧制
御発振回路の発振周波数が低く制御されている状態で
は、第２のフィルタ手段の電圧利得が低くなるように制
御し、第１のフィルタ手段から出力される制御電圧レベ
ルが高く、電圧制御発振回路の発振周波数が高く制御さ
れている状態では、第２のフィルタ手段の電圧利得が高
くなるように制御することにより、スイッチング素子と
回路素子とを追加しただけの簡易な構成によって、広帯
域に渡って良好な位相雑音特性を持たせることができる
ようになる。
【００１５】
【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１において、図５と同一部分
には同一符号を付して示している。すなわち、前記ＬＰ
Ｆ１６を構成する抵抗Ｒ５に対して、図示極性のダイオ
ードＤ１と抵抗Ｒ６との直列回路が並列に接続されてい
る。また、前記ＬＰＦ１４を構成する演算増幅器ＯＰ１
の非反転入力端＋には、入力端子１７に印加された定電
圧を、抵抗Ｒ７，Ｒ８で分圧した電圧レベルが印加され
ている。さらに、前記ＬＰＦ１６を構成する演算増幅器
ＯＰ２の非反転入力端＋には、入力端子１８に印加され
た定電圧を、抵抗Ｒ９，Ｒ１０で分圧した電圧レベルが
印加されている。これら演算増幅器ＯＰ１，ＯＰ２の非
反転入力端＋にそれぞれ印加される電圧レベルは、ＶＣ
Ｏ１１に希望する周波数帯域の略中心付近の周波数を有
する発振信号を出力させる制御電圧レベルと等しくなる
ように選定されている。
照して詳細に説明する。図１において、図５と同一部分
には同一符号を付して示している。すなわち、前記ＬＰ
Ｆ１６を構成する抵抗Ｒ５に対して、図示極性のダイオ
ードＤ１と抵抗Ｒ６との直列回路が並列に接続されてい
る。また、前記ＬＰＦ１４を構成する演算増幅器ＯＰ１
の非反転入力端＋には、入力端子１７に印加された定電
圧を、抵抗Ｒ７，Ｒ８で分圧した電圧レベルが印加され
ている。さらに、前記ＬＰＦ１６を構成する演算増幅器
ＯＰ２の非反転入力端＋には、入力端子１８に印加され
た定電圧を、抵抗Ｒ９，Ｒ１０で分圧した電圧レベルが
印加されている。これら演算増幅器ＯＰ１，ＯＰ２の非
反転入力端＋にそれぞれ印加される電圧レベルは、ＶＣ
Ｏ１１に希望する周波数帯域の略中心付近の周波数を有
する発振信号を出力させる制御電圧レベルと等しくなる
ように選定されている。
【００１６】ここで、ＰＬＬ発振回路の出力周波数が低
いとき、つまり、ＶＣＯ１１に与えられる制御電圧レベ
ルが低いときには、ダイオードＤ１のアノード側の電位
は、演算増幅器ＯＰ２の非反転入力端＋の電圧レベルに
等しいため、ダイオードＤ１はオン状態となる。このと
きのＬＰＦ１６の電圧利得は、（Ｒ５〃Ｒ６）／Ｒ３と
なる。また、ＰＬＬ発振回路の出力周波数が高いとき、
つまり、ＶＣＯ１１に与えられる制御電圧レベルが高い
ときには、ダイオードＤ１はオフ状態となり、このとき
のＬＰＦ１６の電圧利得は、Ｒ５／Ｒ３となる。
いとき、つまり、ＶＣＯ１１に与えられる制御電圧レベ
ルが低いときには、ダイオードＤ１のアノード側の電位
は、演算増幅器ＯＰ２の非反転入力端＋の電圧レベルに
等しいため、ダイオードＤ１はオン状態となる。このと
きのＬＰＦ１６の電圧利得は、（Ｒ５〃Ｒ６）／Ｒ３と
なる。また、ＰＬＬ発振回路の出力周波数が高いとき、
つまり、ＶＣＯ１１に与えられる制御電圧レベルが高い
ときには、ダイオードＤ１はオフ状態となり、このとき
のＬＰＦ１６の電圧利得は、Ｒ５／Ｒ３となる。
【００１７】すなわち、前述した周波数の変化によるＰ
ＬＬループのオープンループゲインの変化の項Ｋｖ／Ｎ
ω2 に対して、その変化を補正する方向にＬＰＦ１６の
電圧利得が変動するようになる。このため、ＰＬＬルー
プのオープンループゲインは、抵抗Ｒ５，Ｒ６の値を適
切に選定することにより、従来に比して大幅に改善する
ことができ、ダイオードＤ１と抵抗Ｒ６とを追加する簡
単な構成で、広帯域に渡って良好な位相雑音特性を得る
ことができるようになる。
ＬＬループのオープンループゲインの変化の項Ｋｖ／Ｎ
ω2 に対して、その変化を補正する方向にＬＰＦ１６の
電圧利得が変動するようになる。このため、ＰＬＬルー
プのオープンループゲインは、抵抗Ｒ５，Ｒ６の値を適
切に選定することにより、従来に比して大幅に改善する
ことができ、ダイオードＤ１と抵抗Ｒ６とを追加する簡
単な構成で、広帯域に渡って良好な位相雑音特性を得る
ことができるようになる。
【００１８】この実施例においては、ＬＰＦ１６の電圧
利得は、ダイオードＤ１のオン状態とオフ状態とで２値
をとるため、ＰＬＬループの設計に際しては、ＰＬＬ発
振回路の出力周波数帯域の１／４と３／４の出力周波数
でのＰＬＬループの定数を決定すれば、自ずと最終の回
路が決定され、従来より行なわれていたカットアンドト
ライを大幅に短縮することができる。また、位相雑音特
性の周波数特性による帯域幅の変化も大幅に縮小できる
ため、従来の問題は大きく改善されることになる。な
お、この発明は上記実施例に限定されるものではなく、
この外その要旨を逸脱しない範囲で種々変形して実施す
ることができる。
利得は、ダイオードＤ１のオン状態とオフ状態とで２値
をとるため、ＰＬＬループの設計に際しては、ＰＬＬ発
振回路の出力周波数帯域の１／４と３／４の出力周波数
でのＰＬＬループの定数を決定すれば、自ずと最終の回
路が決定され、従来より行なわれていたカットアンドト
ライを大幅に短縮することができる。また、位相雑音特
性の周波数特性による帯域幅の変化も大幅に縮小できる
ため、従来の問題は大きく改善されることになる。な
お、この発明は上記実施例に限定されるものではなく、
この外その要旨を逸脱しない範囲で種々変形して実施す
ることができる。
【００１９】
【発明の効果】以上詳述したようにこの発明によれば、
簡易な構成で、広帯域に渡って良好な位相雑音特性を持
つＰＬＬ発振回路を提供することができる。
簡易な構成で、広帯域に渡って良好な位相雑音特性を持
つＰＬＬ発振回路を提供することができる。
【図１】この発明に係るＰＬＬ発振回路の一実施例を示
すブロック回路構成図。
すブロック回路構成図。
【図２】従来のＰＬＬ発振回路を示すブロック構成図。
【図３】従来のＰＬＬ発振回路の他の例を示すブロック
構成図。
構成図。
【図４】同従来回路に用いられるＬＰＦの具体例を示す
ブロック回路構成図。
ブロック回路構成図。
【図５】同従来回路の各部の特性を説明するために示す
図。
図。
【図６】同従来回路の位相雑音の特性を説明するために
示す図。
示す図。
１１…ＶＣＯ、１２…ＰＬＬＩＣ、１３…入力端子、１
４…ＬＰＦ、１５…出力端子、１６…ＬＰＦ、１７，１
８…入力端子。
４…ＬＰＦ、１５…出力端子、１６…ＬＰＦ、１７，１
８…入力端子。
Claims (2)
- 【請求項１】 電圧制御発振回路と、この電圧制御発振
回路の出力を分周して基準周波数信号と位相比較する比
較手段と、この比較手段から出力される位相誤差信号を
前記電圧制御発振回路の発振周波数を制御するための制
御電圧に変換する第１のフィルタ手段と、この第１のフ
ィルタ手段から出力される制御電圧から前記比較手段の
比較周波数成分を除去して前記電圧制御発振回路に供給
する第２のフィルタ手段とを有するＰＬＬ発振回路にお
いて、前記第２のフィルタ手段の出力電圧レベルに応じ
てスイッチング制御されるスイッチング素子と、このス
イッチング素子の切り換え状態に応じて選択的に接続さ
れることで、前記第２のフィルタ手段の電圧利得を変化
させる回路素子とを具備してなることを特徴とするＰＬ
Ｌ発振回路。 - 【請求項２】 前記第１のフィルタ手段から出力される
制御電圧レベルが低く、前記電圧制御発振回路の発振周
波数が低く制御されている状態では、前記第２のフィル
タ手段の電圧利得が低くなるように制御し、前記第１の
フィルタ手段から出力される制御電圧レベルが高く、前
記電圧制御発振回路の発振周波数が高く制御されている
状態では、前記第２のフィルタ手段の電圧利得が高くな
るように制御することを特徴とする請求項１記載のＰＬ
Ｌ発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6073074A JPH07283726A (ja) | 1994-04-12 | 1994-04-12 | Ｐｌｌ発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6073074A JPH07283726A (ja) | 1994-04-12 | 1994-04-12 | Ｐｌｌ発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283726A true JPH07283726A (ja) | 1995-10-27 |
Family
ID=13507827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6073074A Pending JPH07283726A (ja) | 1994-04-12 | 1994-04-12 | Ｐｌｌ発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283726A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889438A (en) * | 1996-08-21 | 1999-03-30 | Nec Corporation | Phase-locked oscillation and control circuit with a wavelet filter |
-
1994
- 1994-04-12 JP JP6073074A patent/JPH07283726A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889438A (en) * | 1996-08-21 | 1999-03-30 | Nec Corporation | Phase-locked oscillation and control circuit with a wavelet filter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224237B2 (en) | Modulator and correction method thereof | |
| US7053727B2 (en) | Trimming of a two point phase modulator | |
| US7405627B2 (en) | PLL frequency synthesizer | |
| US20020135417A1 (en) | Gm-C tuning circuit with filter configuration | |
| JPH11284489A (ja) | 積分フィルタ回路 | |
| JPH0779159A (ja) | チャージポンプ型位相同期ループ | |
| JP4236683B2 (ja) | フェーズ・ロックト・ループ・フィルタ | |
| US7741919B2 (en) | Architecture for maintaining constant voltage-controlled oscillator gain | |
| JPH07235874A (ja) | 発振器、それを用いたシンセサイザチューナ回路及びａｍ同期検波回路 | |
| KR100282193B1 (ko) | 스테레오신호복조회로 및 이것을 이용한 스테레오신호복조장치 | |
| JPH07283726A (ja) | Ｐｌｌ発振回路 | |
| US7205849B2 (en) | Phase locked loop including an integrator-free loop filter | |
| JP4323425B2 (ja) | 位相ロックループ回路、位相ロックループ回路を含む電子装置、及び周期信号を生成する方法 | |
| KR101874105B1 (ko) | 다대역 하이브리드 주파수 합성기 | |
| JP3326286B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| US7116178B2 (en) | Voltage-controlled oscillator with gain proportional to operating frequency | |
| JP4327144B2 (ja) | Ｐｌｌ回路におけるアクティブフィルタ。 | |
| JPH11251902A (ja) | Ｐｌｌ回路 | |
| JP4815572B2 (ja) | 補償された高速ｐｌｌ回路 | |
| JPH0125247B2 (ja) | ||
| JPH08223035A (ja) | Ｐｌｌ周波数シンセサイザ | |
| CN118050684A (zh) | 调频连续波发生器及其工作方法、毫米波雷达系统 | |
| JP4919011B2 (ja) | 変調回路 | |
| JP2003332907A (ja) | Ｐｌｌ回路、このｐｌｌ回路を用いたチューナ及び通信システム | |
| JPS61251314A (ja) | 電子同調式受信機 |