JPH11284489A - 積分フィルタ回路 - Google Patents

積分フィルタ回路

Info

Publication number
JPH11284489A
JPH11284489A JP11001784A JP178499A JPH11284489A JP H11284489 A JPH11284489 A JP H11284489A JP 11001784 A JP11001784 A JP 11001784A JP 178499 A JP178499 A JP 178499A JP H11284489 A JPH11284489 A JP H11284489A
Authority
JP
Japan
Prior art keywords
signal
integration
filter
frequency
filters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11001784A
Other languages
English (en)
Inventor
Axel Kattner
カットナー アクセル
Holger Gehrt
ゲールト ホルガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH11284489A publication Critical patent/JPH11284489A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】 【課題】 最小数の回路構成要素でフィルタ周波数を変
化させられる積分フィルタ回路を提供する。 【解決手段】 積分信号フィルタの積分素子と同じ技術
で製作した２個以上の積分素子を有し、テスト信号に同
調すると、この信号の位相を規定された値だけシフトす
る基準積分フィルタを具え、前記基準積分フィルタの後
段に配置され前記テスト信号を受ける位相比較器の出力
信号から得た訂正信号に応じて、前記基準積分フィルタ
および積分信号フィルタの積分素子に供給される制御電
流を発生し、この制御電流によって基準積分フィルタが
前記テスト信号の周波数に同調すると、前記積分信号フ
ィルタが前記訂正信号に応じて定格周波数に同調し、前
記積分信号フィルタを前記定格周波数から予定可能な離
調値だけ逸脱するフィルタ周波数に同調させるために、
前記基準周波数から前記予定可能な離調値だけ逸脱する
テスト信号を前記基準積分フィルタに供給する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、積分素子を具え、
フィルタ周波数を前記積分素子に供給される制御電流に
よって調節できる、少なくとも２つの積分信号フィルタ
によって、プッシュプル信号をフィルタ処理する積分フ
ィルタ回路に関係する。
【０００２】
【従来の技術】例えば、フィリップスＩＣ ＴＤＡ ９
７１５から既知のこのようなフィルタ回路において、し
ばしば、前記積分信号フィルタのフィルタ周波数を変化
させることが望ましい。例えば、フィルタ処理すべきプ
ッシュプル信号が、複数の音声キャリヤにおいて変調さ
れた複数の音声信号を具えるビデオ信号の場合、これら
の音声信号は、放送標準に応じて異なった周波数を有す
るかもしれない。このような積分フィルタ回路の積分信
号フィルタが、異なった音声キャリヤ周波数に対して実
装されている場合、これらの信号フィルタのフィルタ周
波数を、前記音声キャリヤの周波数に応じて変化させな
ければならない。このとき、前記音声キャリヤ周波数間
の相互距離は、大部分において一定のままであるが、例
えば、すべてのフィルタ周波数を、１ＭＨｚ上または下
にシフトしなければならない。技術的水準の装置におい
ては、これを、前記積分信号フィルタの積分素子に供給
される制御電流を適宜に調節することによって行なって
いる。前記積分素子用の制御電流を、個別的に変化させ
る。これは、かなり多くの回路構成要素を必要とする。
【０００３】
【発明が解決しようとする課題】本発明の目的は、序章
に記載した積分フィルタ回路を、前記フィルタ周波数の
変化を最小数の回路構成要素で行なえるように改善する
ことである。
【０００４】
【課題を解決するための手段】本発明の第１実施形態に
よれば、この目的は、該積分フィルタ回路が他の積分素
子と同じ技術において製作された少なくとも２個の積分
素子を有する基準積分フィルタを具え、この基準積分フ
ィルタが、供給されたテスト信号に同調する場合に、前
記テスト信号の位相を規定された値だけシフトし、前記
基準積分フィルタの後段に前記テスト信号を受ける位相
比較器を配置し、前記位相比較器の出力信号から訂正信
号を得て、この訂正信号に応じて、前記基準積分フィル
タおよび積分信号フィルタの積分素子に供給される制御
電流を発生し、前記制御電流によって、前記基準積分フ
ィルタを、供給される前記テスト信号の周波数に同調さ
せ、前記基準積分フィルタが供給される基準周波数テス
ト信号に同調した場合、前記積分信号フィルタを前記訂
正信号に応じて定格周波数に同調させ、前記積分信号フ
ィルタを、前記定格周波数から予定可能な離調値だけ逸
脱するフィルタ周波数に同調させるために、前記基準周
波数から前記予定可能な離調値だけ逸脱するテスト信号
を、前記テスト信号に同調する前記基準積分フィルタに
供給することにおいて解決される。
【０００５】本積分フィルタ回路は、基準積分フィルタ
を含む。前記積分信号フィルタと同様に、この基準積分
フィルタは、積分素子を具える。これらの積分素子を、
同じ技術において、すなわち、同じ構成要素で、同じ回
路網において製作することは必須である。しかしなが
ら、前記基準積分フィルタは、前記積分信号フィルタと
同じフィルタ次数を有する必要はなく、すなわち、同じ
数の積分素子を具える必要はない。前記基準積分フィル
タ内の積分素子の回路網は、前記積分信号フィルタ内の
積分素子の回路網から逸脱してもよい。しかしながら、
これらのような積分素子を、同じ技術において製作すべ
きである。
【０００６】前記基準積分フィルタを、供給される所定
の既知の周波数を有するテスト信号の位相を、前記基準
積分フィルタがこのテスト信号の周波数に同調する場
合、規定された値だけシフトするように製作する。前記
基準積分フィルタも、このフィルタの積分素子に供給さ
れる制御電流によって同調する。
【０００７】さらに、その位相位置に関して変化させな
いフィルタ処理すべき信号と、前記テスト信号の周波数
に同調した場合その位相を９０°シフトさせる前記基準
積分フィルタの出力信号とを受ける位相比較器を設け
る。
【０００８】これら２つの信号の位相関係に応じて、前
記位相比較器は、この位相関係を示す出力信号を供給す
る。訂正信号を前記出力信号から得て、この訂正信号に
応じて、前記基準積分フィルタの積分素子と、前記積分
信号フィルタの積分素子との双方に供給される前記制御
電流を発生する。
【０００９】それによって、前記基準積分フィルタに供
給される制御電流が、前記訂正信号に応じて、したがっ
て、前記位相比較器の出力信号に応じて、前記基準積分
フィルタが前記テスト信号の周波数に同調するまで制御
されることが達成される。この同調が達成されると、前
記位相比較器の２つの入力信号の９０°になり、前記位
相比較器は、対応する出力信号を供給し、この出力信号
から前記訂正信号を得る。前記基準積分フィルタの積分
素子をこの周波数に正確に同調するように調節する前記
制御電流を、この訂正信号から得る。
【００１０】しかしながら、前記積分信号フィルタの積
分素子に供給される前記制御電流も、この訂正信号から
得る。前記基準積分フィルタを、前記テスト信号と、こ
の同調に応じて発生される訂正信号との周波数に同調さ
せることは、前記積分信号フィルタの積分素子の制御電
流において、したがってこれらの同調周波数またはフィ
ルタ周波数において対応する影響を有する。
【００１１】本回路を、前記基準積分フィルタが前記テ
スト信号の周波数に同調した場合に、前記積分信号フィ
ルタを定格周波数に同調させるように実装してもよい。
前記基準積分フィルタが、供給される前記テスト信号の
周波数に正確に同調した場合に前記積分信号フィルタを
同調させる周波数は、既知であるか、本回路の対応する
実装によって選択可能である。
【００１２】一方では、それによって、前記基準積分フ
ィルタが前記テスト信号に同調した場合に、すべての積
分信号フィルタが正確に同調することが達成される。
【００１３】他方では、この装置は、前記積分信号フィ
ルタのフィルタ周波数を、所定の予め決められた離調値
だけ共同してシフトアップまたはダウンするさせること
も可能にする。このように、例えば、前記積分信号フィ
ルタのすべてのフィルタ周波数を、１ＭＨｚ上方にシフ
トしてもよい。この目的のために、前記基準積分フィル
タに供給されるテスト信号の周波数を、正確にこの離調
値だけ変化させる。例えば、前記積分信号フィルタのフ
ィルタ周波数を、定格周波数に対して１ＭＨｚ上方へシ
フトする場合、前記基準積分フィルタに供給される前記
テスト信号の周波数も、正確にこの値だけシフトさせ
る。この変化によって、前記基準積分フィルタを再び同
調させなければならず、結果として、適宜に変化した訂
正信号を生じる。この変化した訂正信号によって、前記
制御電流も適宜に変化し、その結果、前記基準積分フィ
ルタは、前記テスト信号の変化した周波数に同調する。
【００１４】しかしながら、前記積分信号フィルタの積
分素子の制御電流も前記訂正信号から得ていることか
ら、これらの制御電流も適宜に変化し、その結果、前記
積分信号フィルタのフィルタ周波数は、同じ離調値だけ
シフトする。
【００１５】前記訂正信号と、この訂正信号から得られ
る積分信号フィルタ制御電流とを発生することによっ
て、新たな周波数への同調、または、前記離調値による
離調が、すべての積分信号フィルタに対して共同で実現
されることが達成される。先行技術の解決法と比較し
て、回路技術的構成要素の数は、前記基準積分フィルタ
が、結合される前記積分信号フィルタよりも少ない積分
素子を具える場合、すでに減少する。
【００１６】上述した目的は、該積分フィルタ回路が他
の積分素子と同じ技術において製作された少なくとも２
個の積分素子を有する基準積分フィルタを具え、この基
準積分フィルタが、供給されたテスト信号に同調する場
合に、前記テスト信号の位相を規定された値だけシフト
し、前記基準積分フィルタの後段に前記テスト信号を受
ける位相比較器を配置し、前記位相比較器の出力信号か
ら訂正信号を得て、この訂正信号に応じて、前記基準積
分フィルタおよび積分信号フィルタの積分素子に供給さ
れる制御電流を発生し、前記制御電流によって、前記基
準積分フィルタを、供給された前記テスト信号の周波数
に同調させ、前記基準積分フィルタが、２つの制御電流
によって排他的に、供給された基準周波数テスト信号に
同調する場合、前記積分信号フィルタを前記訂正信号に
応じて定格周波数に同調させ、前記積分信号フィルタ
を、前記定格周波数から予定可能な離調値だけ逸脱する
フィルタ周波数に同調させるために、少なくとも１つの
切り替え制御電流を、前記基準積分フィルタに供給され
る前記制御電流に重畳可能とし、この切り替え制御電流
を、前記基準積分フィルタが前記テスト信号に前記訂正
信号によって同調する場合、このテスト信号が前記積分
信号フィルタをこれらの定格周波数から前記離調値だけ
逸脱する周波数に同調させるような値にしたことを特徴
とする、本発明の第２実施形態によっても解決される。
【００１７】本発明の第２実施形態は、基本的に第１実
施形態と同じである。しかしながら、前記積分信号フィ
ルタを前記定格周波数から予定可能な離調値だけ逸脱す
る周波数に同調させることを、異なった方法において行
なっている。
【００１８】前記積分信号フィルタのフィルタ周波数の
この離調値を調節するために、前記テスト信号の周波数
を、この場合には変化させない。このようにして、どの
ような場合においても、前記テスト信号は、離調動作を
行なうべき場合でも、固定された基準周波数を有する。
【００１９】しかしながら、上述した、前記訂正信号に
応じた前記積分信号フィルタのフィルタ周波数の共同離
調を達成するために、第２実施形態においては、前記基
準積分フィルタの積分素子に供給される制御電流を切り
替え制御電流に重畳する。これらの切り替え制御電流
を、これらの切り替え制御電流の前記制御電流への重畳
によって、前記基準積分フィルタを以前のように前記基
準周波数に同調させるために、前記基準積分フィルタが
前記基準周波数に同調する場合に、前記制御電流の対応
する変化が必要になるように与える。前記基準積分フィ
ルタに供給される前記制御電流の、前記切り替え制御電
流への重畳は、結果として、前記フィルタを以前のよう
に前記基準周波数に同調させなければならない場合、前
記制御電流の変化を生じる。このとき、前記訂正電流の
値も対応して変化する。前記積分信号フィルタの積分素
子に供給される制御電流をこの訂正信号から得ているこ
とから、これらの周波数は、前記訂正信号のこの変化に
応じて変化する。このように、これらの切り替え制御電
流を、本発明の第２実施形態に関して、これらの電流に
よって生じる前記訂正信号の変化が、前記積分信号フィ
ルタのフィルタ周波数の所望の離調を招くように与える
べきである。
【００２０】第２実施形態においても、前記訂正信号に
生じる変化は、前記積分信号フィルタのフィルタ周波数
の対応する離調を招き、この離調は、すべての積分信号
フィルタに対して共同して生じる。
【００２１】第１実施形態の上述した利点は、所望の離
調における前記訂正信号の変化のみが異なった方法にお
いて生じる第２実施形態に対しても、無条件に適合す
る。
【００２２】本発明の双方の実施形態の利点を使用でき
る、請求項３に規定した実施形態は、前記訂正信号を簡
単に発生することができる回路素子を提供する。
【００２３】請求項４は、本発明の双方の実施形態に関
する前記基準積分フィルタの有利な実装を規定し、この
フィルタの出力信号の位相シフトを比較的簡単に測定す
ることができる。
【００２４】本発明の他の実施形態は、双方の実施形態
に関係し、本発明による積分フィルタ回路の有利な範囲
の用途を提供する。これらの範囲の用途において、前記
離調値だけ共同して変化すべき複数の積分信号フィルタ
を与えるべきである。すべてのこれらの場合において、
本発明による積分フィルタ回路は、使用すべき前記積分
信号フィルタが一般的により高次のものであるためか、
少なくとも２次の複数の直列に配置された積分信号フィ
ルタを設けるため、構成要素の数のかなりの減少をもた
らす。
【００２５】
【発明の実施の形態】図１に示す積分素子１を、本発明
による積分フィルタ回路の基準積分フィルタおよび積分
信号フィルタの双方において、同じ技術的構成において
設けるべきである。積分フィルタは、一般的に、異なっ
た方法において接続された複数の積分素子１を具える。
例えば、前記積分信号フィルタおよび基準積分フィルタ
を、異なった方法において接続してもよい。しかしなが
ら、双方のフィルタ形式における積分素子１を、同じ方
法において、すなわち同じ技術において製作することは
必須である。このような積分素子１の構成を、図１にお
いてより詳細に示す。
【００２６】入力部がプッシュプル信号を受ける積分素
子１は、双方の信号素子用の入力部において抵抗２およ
び３を具える。抵抗２および３の出力信号を、ギルバー
ト乗算器とも呼ばれる電流乗算器４の入力部５および６
に供給する。電流乗算器４は、制御電流Ｉ1 およびＩ2
を受ける制御入力部７および８を有する。出力部１６お
よび１７において利用可能な電流乗算器４の出力信号
を、プッシュプル増幅器９の入力部１０および１１に供
給する。プッシュプル増幅器９は、無反転入力部１０お
よび反転入力部１１を有する。プッシュプル増幅器９
は、反転出力部１２および無反転出力部１３を有する。
反転出力部１２からの出力信号を、キャパシタンス１４
を経て、前記反転入力部に再び入力する。対応するよう
に、無反転出力部１３からの出力信号を、キャパシタン
ス１５を経て、反転入力部１１に結合する。出力部１２
および１３は、積分素子１のプッシュプル出力信号も供
給する。
【００２７】積分素子１の積分時定数の変化は、制御電
流Ｉ1 およびＩ2 の変化によって可能である。これらの
電流を変化させることによって、前記プッシュプル増幅
器の入力部におけるインピーダンスは変化し、その結
果、抵抗２および３とキャパシタンス１４および１５に
依存する前記積分時定数は、抵抗２および３の変化する
影響によって変化する。
【００２８】図１は、本発明による積分フィルタ回路の
積分信号フィルタ内に有利に設けてもよい、制御電流Ｉ
1 およびＩ2 を発生する回路２１も示す。この回路にお
いて、電圧をトランジスタ２２のベースに印加し、トラ
ンジスタ２２のエミッタを、抵抗２３を経て接地し、ト
ランジスタ２２のコレクタは、トランジスタ２２のベー
ス電圧に応じて変化する制御電流Ｉ1 を供給する。対応
するように、第２制御電流Ｉ2 を、トランジスタ２４お
よび抵抗２５によって発生する。
【００２９】図２は、本発明による積分フィルタ回路の
ブロック図である。この実施形態において、本積分フィ
ルタ回路は、直列に配置され、少なくとも２次のもので
あり、したがって図１に示すような積分素子１を少なく
とも２個具える、３個の積分信号フィルタ３１、３２お
よび３３を具える。前記積分素子の相互接続は、異なっ
てもよい。
【００３０】例えば、音声信号が変調された異なった周
波数の２つの音声キャリヤを具えるビデオ信号を、第１
積分信号フィルタ３１の入力部に供給する。積分信号フ
ィルタ３１、３２および３３を使用し、これらの音声キ
ャリヤ周波数をできる限り十分に抑制する。前記積分信
号フィルタのフィルタ周波数を、これらの周波数に調節
可能にすべきである。前記音声キャリヤ周波数は、放送
標準に応じて変化するかもしれないことから、積分信号
フィルタ３１ないし３３のフィルタ周波数も、適宜に調
節可能にすべきである。
【００３１】この目的のため、この図に示す回路３４、
３５および３６を使用し、これらの回路は図１に示す回
路２１を具え、これらの回路を、積分信号フィルタ３
１、３２および３３の積分素子用の制御電流を発生する
ために使用する。
【００３２】図２の積分フィルタ回路は、入力部がプッ
シュプルテスト信号ＳT を受ける基準積分フィルタ３８
も具える。基準積分フィルタ３８は、図１に示す積分素
子１も具える。積分素子１を、信号フィルタ回路３１、
３２および３３の積分素子と同じ方法において製作する
ことは必須であり、すなわち、前記積分フィルタを、同
じ方法において製作しなければならないが、フィルタ効
果を達成するために、互いに異なって接続してもよい。
【００３３】基準積分フィルタ３８を、供給されたテス
ト信号ＳT の周波数に同調した場合、この信号を減衰さ
せ、９０°シフトさせた位相においてその出力部に供給
する、２次ローパスフィルタとして有利に実装してもよ
い。
【００３４】さらに、基準積分フィルタ３８からの出力
信号と、テスト信号ＳT とを受ける位相比較器３９を設
ける。これら２つの信号の位相シフトに応じて、前記位
相比較器は、信号発生回路４０に組み込まれた２個の調
節可能電流源４１および４２を制御する。前記位相比較
器に供給される２つの信号の位相偏移の符号に応じて、
電流源４１または電流源４２のいずれかを活性化する。
活性化の周期は、前記位相シフトの程度に依存する。キ
ャパシタンス４３を、２個の電流源４１および４２の結
合点に接続し、このキャパシタンスの他方の端子を基準
電位に結合する。
【００３５】電流源４１および４２によって、キャパシ
タンス４３の電荷は、位相比較器３９に供給される２つ
の信号の相対的な位相シフトに応じて、適宜に変化す
る。
【００３６】キャパシタンス４３の両端間に生じる電圧
降下を、比較器４５によって、電圧源４４によって発生
される基準電圧と比較する。比較器４５の出力部は、前
記制御電流を発生する積分信号フィルタ３１、３２およ
び３３の回路３４、３５および３６に供給される訂正信
号を供給する。前記訂正信号を、前記基準積分フィルタ
の回路３７にさらに供給し、この回路３７も、基準積分
フィルタ３８の積分素子用の制御電流を発生するために
設けてある。
【００３７】図２に示す回路は、本発明の第１実施形態
による積分フィルタ回路と、わずかに変化する本発明の
第２実施形態によるこのような回路との双方に使用可能
である。これら２つの実施形態を、以下に、別々に説明
する。
【００３８】第１実施形態によれば、前記信号フィルタ
の周波数を、前記テスト信号の周波数に応じて同調させ
る。
【００３９】基準積分フィルタ３８に供給されるテスト
信号ＳT が、既知の周波数を表わす基準周波数を有する
場合、この信号の位相を、基準積分フィルタ３８によっ
てある値だけシフトさせる。この値の高さは、前記基準
積分フィルタがテスト信号Ｓ T の周波数に同調するかど
うかに依存する。同調する場合、基準積分フィルタ３８
の出力信号の位相を、テスト信号ＳT の位相に対して９
０°シフトさせる。
【００４０】前記位相比較器は、電流源４１および４２
を、これら２つの信号の相互位相関係に応じて制御す
る。キャパシタンス４３のこのように変化する電荷に応
じて、比較器４５は、訂正信号を供給する。この訂正信
号に応じて、基準積分フィルタ３８の同調は、回路３７
による前記制御電流の対応する変化によって変化する。
この回路を、テスト信号ＳT の位相シフトと、基準積分
フィルタ３８の出力信号とに依存する前記訂正信号の変
化によって、基準積分フィルタ３８が、前記テスト信号
の周波数に同調するように実装する。このとき、基準積
分フィルタ３８の出力信号は、テスト信号ＳT に対して
９０°の位相シフトを有する。この状態において、比較
器３５によって供給される前記訂正信号は、信号積分フ
ィルタ３１、３２および３３の回路３４、３５および３
６内に前記制御電流を対応して発生させ、これらのフィ
ルタは、これらの定格周波数に正確に同調する。例え
ば、このようにして、信号フィルタ３１を４．５ＭＨｚ
の周波数に同調させることができ、信号フィルタ３２お
よび３３を４．７５ＭＨｚの周波数に同調させることが
できる。
【００４１】テスト信号ＳT が一定値の基準周波数を有
する限り、積分フィルタ３８の同調の再調整が、前記基
準積分フィルタをこの入力信号の周波数に同調させるよ
うに、常に働く。前記比較器によって得られる前記訂正
信号は、積分信号フィルタ３１、３２および３３のフィ
ルタ周波数を、これらの定格周波数に保持する。
【００４２】しかしながら、信号フィルタ３１、３２お
よび３３のフィルタ周波数を、異なった音声キャリヤ周
波数に同調するために変化させなければならない場合、
例えば、４．５および４．７５ＭＨｚの代わりに５．５
および５．７５ＭＨｚへの同調を行なわなければならな
い場合、テスト信号ＳT の周波数を、対応するように変
化させる。この例において、前記信号フィルタを、これ
らの定格周波数より＋１．０ＭＨｚの離調値だけ上の周
波数に同調させなければならない。この目的のために、
基準積分フィルタ３８に供給されるテスト信号ＳT の周
波数も、＋１．０ＭＨｚのこの離調値だけ変化させる。
テスト信号ＳT が以前に、例えば４ＭＨｚの周波数を有
する場合、ここでは４．５ＭＨｚにする。基準積分フィ
ルタ３８をこの新たな周波数に同調させなければならな
いことから、そのために異なった制御電流が必要にな
り、位相比較器３９と、電流源４１および４２と、キャ
パシタンス４３と、比較器４５とを具える回路は、前記
訂正信号を対応して変化させ、結果として、回路３７に
よって基準積分フィルタ３８用に発生される制御電流が
適宜に変化する。基準積分フィルタ３８がこの変化した
周波数のテスト信号Ｓ T に同調すると、前記訂正信号の
値も、この定常状態に変化する。それによって、回路３
４、３５および３６は、積分信号フィルタ３１、３２お
よび３３用の、異なった、変化した制御電流を発生し、
したがって、これらの積分信号フィルタは、異なった周
波数に同調する。この回路装置を、前記基準周波数の＋
１．０ＭＨｚだけの離調に従って、積分信号フィルタ３
１、３２および３３の信号フィルタ周波数も、この値だ
け離調するように実装する。
【００４３】これによって、積分信号フィルタ３１、３
２および３３のフィルタ周波数の対応する変化が、どの
ような回路構成要素も追加することなく達成される。
【００４４】図２に示す回路装置を本発明の第２実施形
態に使用することもできるが、この第２実施形態におい
ては、積分信号フィルタ３１、３２および３３のフィル
タ周波数を変化させるために、切り替え信号ＳSWを使用
する。
【００４５】この第２実施形態において、テスト信号Ｓ
T の周波数は、一定のままであり、すなわち、常に前記
基準周波数である。
【００４６】基準積分フィルタ３８用の制御電流を発生
させるための切り替え信号ＳSWを回路装置３７に供給し
ない限り、第１実施形態に関して上述した詳細が適合す
る。基準積分フィルタ３７をテスト信号ＳT の基準周波
数に同調させ、積分信号フィルタ３１、３２および３３
をこれらの定格周波数に同調させる。
【００４７】積分信号フィルタ３１、３２および３３の
フィルタ周波数を変化させるために、本発明の第２実施
形態において、切り替え信号ＳSWを使用する。回路３７
内で基準積分フィルタ３８の積分素子用の制御電流に重
畳する切り替え制御電流を、切り替え信号ＳSWから得
る。前記制御電流へのこの重畳によって、基準積分フィ
ルタ３８の同調周波数は変化する。この結果、テスト信
号ＳT に対する基準積分フィルタ３８の出力信号の位相
シフトも変化し、位相比較器３９が、電流源４１および
４２を対応して変化して制御するようになる。結果とし
て、比較器４５によって供給される訂正信号も変化し、
回路３７内で前記基準積分フィルタのために発生される
前記制御電流も変化するようになる。これを、再調整に
よって、前記制御電流に重畳された前記切り替え電流に
係わらず、基準積分フィルタ３８がテスト信号ＳT の基
準周波数に再び最終的に同調するように行なう。前記基
準フィルタの積分素子に供給される制御電流は、再び同
じになる。しかしながら、この結果、比較器４５によっ
て供給される訂正信号の値は変化し、積分信号フィルタ
３１、３２および３３における積分素子のための制御電
流を発生する回路３４、３５および３６において発生さ
れる制御電流も、対応して変化する。積分信号フィルタ
３１、３２および３３は、適宜に変化した周波数に同調
する。
【００４８】このように、切り替え信号ＳSWに応じて、
積分信号フィルタ３１、３２および３３の同調周波数を
簡単に変化させることができる。代わりに、異なった離
調値を達成することができる複数の切り替え信号を与え
てもよい。
【００４９】図３は、図２の基準積分フィルタ３８用の
制御電流を発生するために使用される回路３７の有利な
実施形態を示す。
【００５０】図３は、ＮＰＮトランジスタ５１を示し、
このトランジスタ５１のベースは、図２の比較器４５に
よって供給されるようなプッシュプル訂正信号の第１信
号Ｕ komp1 を受ける。
【００５１】トランジスタ５１のエミッタを基準電位に
結合する。トランジスタ５１のコレクタは、第１制御信
号Ｉ1 を供給する。
【００５２】図３に示す回路は、他のＮＰＮトランジス
タ５３も具え、このトランジスタ５３のベースは、前記
プッシュプル訂正信号の第２信号Ｕkomp2 を受ける。ト
ランジスタ５３のコレクタは、第２制御信号Ｉ2 を供給
する。
【００５３】制御信号Ｉ1 およびＩ2 を、図２の基準積
分フィルタ３８内の積分素子に供給する。
【００５４】前記プッシュプル訂正信号の成分Ｕkomp1
およびＵkomp2 に応じて、図２の基準積分フィルタ３８
の周波数を同調させる制御電流Ｉ1 およびＩ2 を発生す
る。
【００５５】しかしながら、図２の参照と共に説明した
本発明の第２実施形態において、図２の信号積分フィル
タ３１、３２および３３のフィルタ周波数の対応する離
調をもたらす、追加の切り替え信号ＳSW1 を与える。
【００５６】図３に示す回路内で、切り替え信号ＳSWか
ら得てもよく、この信号を直接表わしてもよい切り替え
信号ＳSW1 を、ＮＰＮトランジスタ５２のベースに供給
し、トランジスタ５２のエミッタを基準電位に結合し、
トランジスタ５２のコレクタをトランジスタ５１のコレ
クタに結合する。切り替え信号ＳSWが活性化すると、ト
ランジスタ５２のコレクタ電流が、制御信号Ｉ1 に、こ
の場合において等しい符号で重畳される。
【００５７】図３に示す回路装置は、ＰＮＰトランジス
タ５４も具え、このトランジスタ５４のベースは切り替
え信号ＳSW2 を受け、この切り替え信号ＳSW2 は、切り
替え信号ＳSWから得てもよく、この信号を直接表わして
もよい。トランジスタ５４のエミッタを電源電位ＵV に
結合し、トランジスタ５４のコレクタをトランジスタ５
３のコレクタに結合する。切り替え信号ＳSWが活性化す
ると、トランジスタ５４のコレクタ電流が、制御信号Ｉ
2 に、この場合において逆の符号で重畳される。
【００５８】図３の回路装置内で、このように、切り替
え信号ＳSWが活性化すると、トランジスタ５２および５
４のコレクタ電流は、互いに逆の符号で、制御電流Ｉ1
およびＩ2 に重畳される。したがって、図２の回路装置
内で基準積分フィルタ５８の同調を再調整する上述した
効果は、本発明の第２実施形態において達成される。
【００５９】各々が前記信号フィルタ周波数の異なった
離調を招く、複数の異なった切り替え制御電流を与えて
もよい。この場合において、図３に示す回路装置におい
て、トランジスタ５２および５４に対応する他のトラン
ジスタを設けるべきである。
【図面の簡単な説明】
【図１】 基準積分フィルタおよび基準信号フィルタの
双方に設けられる積分素子と、基準積分フィルタ内に制
御電流を発生する回路装置とを示す回路図である。
【図２】 本発明による積分フィルタ回路全体のブロッ
ク図である。
【図３】 本発明の第２実施形態による基準積分フィル
タの積分素子用の制御電流を発生する回路装置を示す回
路図である。
【符号の説明】
１ 積分素子 ２、３、２３、２５ 抵抗 ４ 電流乗算器 ５、６ 入力部 ７、８ 制御入力部 ９ プッシュプル増幅器 １０、１３ 無反転入力部 １１、１２ 反転入力部 １４、１５、４３ キャパシタンス １６、１７ 出力部 ２１、３４、３５、３６、３７ 回路 ２２、２４ トランジスタ ３１、３２、３３ 積分信号フィルタ ３８ 基準積分フィルタ ３９ 位相比較器 ４０ 信号発生回路 ４１、４２ 電流源 ４４ 電圧源 ４５ 比較器 ５１、５２、５３ ＮＰＮトランジスタ ５４ ＰＮＰトランジスタ
フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 ホルガー ゲールト ドイツ連邦共和国 21224 ローゼンガー テン タネンヴェーク 20

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 積分素子（１）を具え、フィルタ周波数
    を前記積分素子（１）に供給される制御電流（Ｉn,1 ，
    Ｉn,2 ）によって調節できる、少なくとも２つの積分信
    号フィルタ（３１，３２，３３）によって、プッシュプ
    ル信号をフィルタ処理する積分フィルタ回路において、
    該積分フィルタ回路が他の積分素子（１）と同じ技術に
    おいて製作された少なくとも２個の積分素子（１）を有
    する基準積分フィルタ（３８）を具え、この基準積分フ
    ィルタ（３８）が、供給されたテスト信号に同調する場
    合に、前記テスト信号の位相を規定された値だけシフト
    し、前記基準積分フィルタの後段に前記テスト信号を受
    ける位相比較器（３９）を配置し、前記位相比較器（３
    ９）の出力信号から訂正信号を得て、この訂正信号に応
    じて、前記基準積分フィルタ（３８）および積分信号フ
    ィルタ（３１，３２，３３）の積分素子（１）に供給さ
    れる制御電流（Ｉn,1 ，Ｉn,2 ）を発生し、前記制御電
    流によって、前記基準積分フィルタ（３８）を、供給さ
    れる前記テスト信号の周波数に同調させ、前記基準積分
    フィルタ（３８）が供給される基準周波数テスト信号に
    同調した場合、前記積分信号フィルタ（３１，３２，３
    ３）を前記訂正信号に応じて定格周波数に同調させ、前
    記積分信号フィルタ（３１，３２，３３）を、前記定格
    周波数から予定可能な離調値だけ逸脱するフィルタ周波
    数に同調させるために、前記基準周波数から前記予定可
    能な離調値だけ逸脱するテスト信号を、前記テスト信号
    に同調する前記基準積分フィルタ（３８）に供給するこ
    とを特徴とする積分フィルタ回路。
  2. 【請求項２】 積分素子（１）を具え、フィルタ周波数
    を前記積分素子（１）に供給される制御電流（Ｉn,1 ，
    Ｉn,2 ）によって調節できる、少なくとも２つの積分信
    号フィルタ（３１，３２，３３）によって、プッシュプ
    ル信号をフィルタ処理する積分フィルタ回路において、
    該積分フィルタ回路が他の積分素子（１）と同じ技術に
    おいて製作された少なくとも２個の積分素子（１）を有
    する基準積分フィルタ（３８）を具え、この基準積分フ
    ィルタ（３８）が、供給されたテスト信号に同調する場
    合に、前記テスト信号の位相を規定された値だけシフト
    し、前記基準積分フィルタの後段に前記テスト信号を受
    ける位相比較器（３９）を配置し、前記位相比較器（３
    ９）の出力信号から訂正信号を得て、この訂正信号に応
    じて、前記基準積分フィルタ（３８）および積分信号フ
    ィルタ（３１，３２，３３）の積分素子（１）に供給さ
    れる制御電流（Ｉn,1 ，Ｉn,2 ）を発生し、前記制御電
    流によって、前記基準積分フィルタ（３８）を、供給さ
    れた前記テスト信号の周波数に同調させ、前記基準積分
    フィルタ（３８）が、２つの制御電流によって排他的
    に、供給された基準周波数テスト信号に同調する場合、
    前記積分信号フィルタ（３１，３２，３３）を前記訂正
    信号に応じて定格周波数に同調させ、前記積分信号フィ
    ルタを、前記定格周波数から予定可能な離調値だけ逸脱
    するフィルタ周波数に同調させるために、少なくとも１
    つの切り替え制御電流を、前記基準積分フィルタに供給
    される前記制御電流に重畳可能とし、この切り替え制御
    電流を、前記基準積分フィルタ（３８）が前記テスト信
    号に前記訂正信号によって同調する場合、このテスト信
    号が前記積分信号フィルタ（３１，３２，３３）をこれ
    らの定格周波数から前記離調値だけ逸脱する周波数に同
    調させるような値にしたことを特徴とする積分フィルタ
    回路。
  3. 【請求項３】 請求項１または２に記載の積分フィルタ
    回路において、前記位相比較器（３９）の出力信号に応
    じて、キャパシタンス（４３）を異なった符号の電流で
    充電または放電する２個の電流源（４１，４２）を制御
    し、比較器（４５）を設け、前記比較器（４５）の第１
    入力部が前記キャパシタンスの両端間で降下する電圧を
    受け、前記比較器（４５）の第２入力部が基準電圧（Ｕ
    komp）を受け、前記比較器（４５）の出力部が前記訂正
    信号を供給することを特徴とする積分フィルタ回路。
  4. 【請求項４】 請求項１または２に記載の積分フィルタ
    回路において、前記基準積分フィルタ（３８）が２個の
    積分素子（１）を具え、前記基準フィルタ（３８）を、
    前記テスト信号の周波数に同調した場合、その位相を９
    ０°だけシフトさせる２次ローパスフィルタとして実装
    したことを特徴とする積分フィルタ回路。
  5. 【請求項５】 請求項１または２に記載の積分フィルタ
    回路において、フィルタ処理すべき前記プッシュプル信
    号を、１つ以上の音声キャリヤにおいて変調された音声
    信号（ＣＶＢＳ）を具えるビデオ信号とし、前記積分信
    号フィルタ（３１，３２，３３）を、前記音声キャリヤ
    をフィルタ処理するように実装したことを特徴とする積
    分フィルタ回路。
  6. 【請求項６】 請求項４に記載の積分フィルタ回路にお
    いて、前記積分信号フィルタが、第１の３次信号フィル
    タ（３１）と、第２の２次信号フィルタ（３２）と、第
    ３の２次信号フィルタ（３３）とを具えることを特徴と
    する積分フィルタ回路。
  7. 【請求項７】 請求項５に記載の積分フィルタ回路にお
    いて、前記第１および第２積分信号フィルタ（３１，３
    ２）を、第１音声キャリヤをフィルタ処理するように実
    装し、前記第３積分信号フィルタ（３３）を、前記第１
    音声キャリヤより小さい振幅を有する第２音声キャリヤ
    をフィルタ処理するように実装したことを特徴とする積
    分フィルタ回路。
  8. 【請求項８】 請求項１または２に記載の積分フィルタ
    回路において、フィルタ処理すべき前記プッシュプル信
    号を、クロミナンスサブキャリヤにおいて変調されたク
    ロミナンス信号を具えるビデオ信号とし、前記積分信号
    フィルタ（３１，３２，３３）を、前記クロミナンスサ
    ブキャリヤをフィルタ処理するように実装したことを特
    徴とする積分フィルタ回路。
JP11001784A 1998-01-07 1999-01-07 積分フィルタ回路 Pending JPH11284489A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19800206:8 1998-01-07
DE19800206A DE19800206A1 (de) 1998-01-07 1998-01-07 Integrator-Filterschaltung

Publications (1)

Publication Number Publication Date
JPH11284489A true JPH11284489A (ja) 1999-10-15

Family

ID=7854034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11001784A Pending JPH11284489A (ja) 1998-01-07 1999-01-07 積分フィルタ回路

Country Status (4)

Country Link
US (1) US6163207A (ja)
EP (1) EP0929152B1 (ja)
JP (1) JPH11284489A (ja)
DE (2) DE19800206A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008070821A (ja) * 2006-09-15 2008-03-27 Nagoya Institute Of Technology アクティブノイズコントロールシステム用アナログ電子回路

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7171170B2 (en) 2001-07-23 2007-01-30 Sequoia Communications Envelope limiting for polar modulators
US6703887B2 (en) * 2001-08-31 2004-03-09 Sequoia Communications Long time-constant integrator
US6985703B2 (en) 2001-10-04 2006-01-10 Sequoia Corporation Direct synthesis transmitter
GB0200289D0 (en) * 2002-01-08 2002-02-20 Koninkl Philips Electronics Nv Switched-current integrator
US7489916B1 (en) 2002-06-04 2009-02-10 Sequoia Communications Direct down-conversion mixer architecture
US7609118B1 (en) 2003-12-29 2009-10-27 Sequoia Communications Phase-locked loop calibration system
US7496338B1 (en) 2003-12-29 2009-02-24 Sequoia Communications Multi-segment gain control system
US7522017B1 (en) 2004-04-21 2009-04-21 Sequoia Communications High-Q integrated RF filters
US7672648B1 (en) 2004-06-26 2010-03-02 Quintics Holdings System for linear amplitude modulation
US7164311B2 (en) * 2004-09-30 2007-01-16 Silicon Laboratories Inc. Method and apparatus for tuning GMC filter
US7479815B1 (en) 2005-03-01 2009-01-20 Sequoia Communications PLL with dual edge sensitivity
US7548122B1 (en) 2005-03-01 2009-06-16 Sequoia Communications PLL with switched parameters
US7675379B1 (en) 2005-03-05 2010-03-09 Quintics Holdings Linear wideband phase modulation system
US7595626B1 (en) 2005-05-05 2009-09-29 Sequoia Communications System for matched and isolated references
WO2007137094A2 (en) 2006-05-16 2007-11-29 Sequoia Communications A multi-mode vco for direct fm systems
US7522005B1 (en) 2006-07-28 2009-04-21 Sequoia Communications KFM frequency tracking system using an analog correlator
US7679468B1 (en) 2006-07-28 2010-03-16 Quintic Holdings KFM frequency tracking system using a digital correlator
US7894545B1 (en) 2006-08-14 2011-02-22 Quintic Holdings Time alignment of polar transmitter
US7920033B1 (en) 2006-09-28 2011-04-05 Groe John B Systems and methods for frequency modulation adjustment

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063356A (en) * 1989-09-29 1991-11-05 U.S. Philips Corporation Balanced filter circuit having a controllable balanced current multiplier
US5117205A (en) * 1990-05-01 1992-05-26 U.S. Philips Corporation Electrically controllable oscillator circuit, and electrically controllable filter arrangement comprising said circuits
JP2811928B2 (ja) * 1990-07-17 1998-10-15 日本電気株式会社 自動調整フィルタ
US5204631A (en) * 1991-05-20 1993-04-20 International Business Machines Corporation System and method for automatic thresholding of signals in the presence of Gaussian noise

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008070821A (ja) * 2006-09-15 2008-03-27 Nagoya Institute Of Technology アクティブノイズコントロールシステム用アナログ電子回路

Also Published As

Publication number Publication date
EP0929152B1 (de) 2005-06-22
US6163207A (en) 2000-12-19
DE19800206A1 (de) 1999-07-15
DE59812879D1 (de) 2005-07-28
EP0929152A3 (de) 1999-09-22
EP0929152A2 (de) 1999-07-14

Similar Documents

Publication Publication Date Title
JPH11284489A (ja) 積分フィルタ回路
GB2296835A (en) Active filter arrangement
GB2427089A (en) Radio frequency tuner with two quadrature frequency converters
GB2208340A (en) Oscillator or phase shift network employing gyrator
JPS61251313A (ja) 電子同調式ｆｍ受信機
JP3469851B2 (ja) 同調チューニング共振回路の同調チューニング電圧調整のための装置
JP3600075B2 (ja) テレビジョンチューナ
JPH01300772A (ja) 映像中間周波信号処理回路
JPH06204805A (ja) 同調装置
JP4724794B2 (ja) ラジオｆｍ受信機
KR100282193B1 (ko) 스테레오신호복조회로 및 이것을 이용한 스테레오신호복조장치
JP4167349B2 (ja) 受信機
JP3115412B2 (ja) 受信機
JPH09181991A (ja) Ｉｆ信号処理回路
JP4633257B2 (ja) 信号調整装置及び方法
JP3223003B2 (ja) マルチプレクス回路
JP3276377B2 (ja) Ｃａｔｖコンバータ
US6133782A (en) Integrator-filter circuit
CA2074473C (en) Device for equalizing analog circuit parts in an integrated circuit
JPH05504243A (ja) Ｆｍ信号の復調方法およびｆｍ検波器
JP3228447B2 (ja) バンドパスフィルタ
US5838184A (en) Equivalent variable resistor circuits
JPS61251314A (ja) 電子同調式受信機
JP3037411B2 (ja) Ｉｃ回路内のアナログ回路部分の整合方法
JP3235308B2 (ja) 衛星放送受信用ｆｍ復調回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060104

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707