JP3223003B2 - マルチプレクス回路 - Google Patents
マルチプレクス回路Info
- Publication number
- JP3223003B2 JP3223003B2 JP23348693A JP23348693A JP3223003B2 JP 3223003 B2 JP3223003 B2 JP 3223003B2 JP 23348693 A JP23348693 A JP 23348693A JP 23348693 A JP23348693 A JP 23348693A JP 3223003 B2 JP3223003 B2 JP 3223003B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- vco
- free
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 239000002131 composite material Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Superheterodyne Receivers (AREA)
- Stereo-Broadcasting Methods (AREA)
- Stereophonic System (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、無調整化を施したマル
チプレクス回路に関する。
チプレクス回路に関する。
【０００２】
【従来の技術】一般に、ラジオ受信機におけるＰＬＬ回
路を用いたマルチプレクス回路は図２の如く構成されて
おり、１はＦＭコンポジット信号が印加される入力端
子、２は３８ＫＨｚのステレオ副搬送波に同期した信号
を発生するＰＬＬ回路であり、３は７６ＫＨｚの信号を
発生するＶＣＯ（電圧制御発振回路）、４は３８ＫＨｚ
の信号に分周する第１ディバイダ、５は１９ＫＨｚの信
号に分周する第２ディバイダ、６はＦＭコンポジット中
のパイロット信号（１９ＫＨｚ）と第２ディバイダ５の
信号との位相を比較し、位相差に応じた誤差出力を発生
する位相比較器、７は前記誤差出力を直流信号に変換す
るＬＰＦであり、また、８は第１ディバイダの３８ＫＨ
ｚの信号に基づいてＦＭコンポジット信号からＬ信号及
びＲ信号を復調するステレオ復調回路である。
路を用いたマルチプレクス回路は図２の如く構成されて
おり、１はＦＭコンポジット信号が印加される入力端
子、２は３８ＫＨｚのステレオ副搬送波に同期した信号
を発生するＰＬＬ回路であり、３は７６ＫＨｚの信号を
発生するＶＣＯ（電圧制御発振回路）、４は３８ＫＨｚ
の信号に分周する第１ディバイダ、５は１９ＫＨｚの信
号に分周する第２ディバイダ、６はＦＭコンポジット中
のパイロット信号（１９ＫＨｚ）と第２ディバイダ５の
信号との位相を比較し、位相差に応じた誤差出力を発生
する位相比較器、７は前記誤差出力を直流信号に変換す
るＬＰＦであり、また、８は第１ディバイダの３８ＫＨ
ｚの信号に基づいてＦＭコンポジット信号からＬ信号及
びＲ信号を復調するステレオ復調回路である。
【０００３】位相比較器６において、端子１を介して印
加されるＦＭコンポジット信号中のパイロット信号と第
２ディバイダからの信号との位相が比較され、位相差に
応じた誤差出力が発生する。前記誤差出力は、ＬＰＦ７
を介して、直流信号に変換される。ＶＣＯ３は、前記直
流信号に応じて周波数７６ＫＨｚの信号を発生する。前
記局発信号は、第１ディバイダ４において１／２分周さ
れることによって３８ＫＨｚの信号になり、さらに、第
２ディバイダにおいて１／２分周されることによって１
９ＫＨｚの信号となり、前記１９ＫＨｚの信号は位相比
較器６に印加される。一方、第１ディバイダの３８ＫＨ
ｚの信号はスイッチング用信号としてステレオ復調回路
８に印加され、ステレオ復調回路８は端子１を介して印
加されるＦＭコンポジット信号を復調し、Ｌ信号及びＲ
信号に分離する。
加されるＦＭコンポジット信号中のパイロット信号と第
２ディバイダからの信号との位相が比較され、位相差に
応じた誤差出力が発生する。前記誤差出力は、ＬＰＦ７
を介して、直流信号に変換される。ＶＣＯ３は、前記直
流信号に応じて周波数７６ＫＨｚの信号を発生する。前
記局発信号は、第１ディバイダ４において１／２分周さ
れることによって３８ＫＨｚの信号になり、さらに、第
２ディバイダにおいて１／２分周されることによって１
９ＫＨｚの信号となり、前記１９ＫＨｚの信号は位相比
較器６に印加される。一方、第１ディバイダの３８ＫＨ
ｚの信号はスイッチング用信号としてステレオ復調回路
８に印加され、ステレオ復調回路８は端子１を介して印
加されるＦＭコンポジット信号を復調し、Ｌ信号及びＲ
信号に分離する。
【０００４】よって、ＰＬＬ回路２は極めて安定した３
８ＫＨｚの信号を発生することができる為、オーディオ
復調回路８はＦＭコンポジット信号を正しく復調するこ
とができる。
８ＫＨｚの信号を発生することができる為、オーディオ
復調回路８はＦＭコンポジット信号を正しく復調するこ
とができる。
【０００５】
【発明が解決しようとする課題】しかしながら、図２の
回路において、ＶＣＯ３のフリーラン周波数がＰＬＬ回
路２のキャプチャレンジ内になるようにＶＣＯ３が設計
されているにもかかわらず、ＶＣＯ３を構成する容量や
抵抗等の素子のバラツキによって、ＶＣＯ３から発生す
るフリーラン周波数が変化し、ＶＣＯ３のフリーラン周
波数がキャプチャレンジ外となることがある。フリーラ
ン周波数がキャプチャレンジ外である時、ＰＬＬ回路２
はフリーラン周波数を引き込むことができず、正確な３
８ＫＨｚのスイッチング用信号を得ることができなかっ
た。そこで、例えば、ＶＣＯ３を構成する抵抗を可変抵
抗とし、セット製造工程内に調整作業を設け、調整作業
時にＶＣＯ３のフリーラン周波数がキャプチャレンジ内
に入いるように抵抗を可変して調整していた。しかし、
調整作業を設けたことにより、作業効率が低下し、セッ
トのコストアップが問題となっていた。
回路において、ＶＣＯ３のフリーラン周波数がＰＬＬ回
路２のキャプチャレンジ内になるようにＶＣＯ３が設計
されているにもかかわらず、ＶＣＯ３を構成する容量や
抵抗等の素子のバラツキによって、ＶＣＯ３から発生す
るフリーラン周波数が変化し、ＶＣＯ３のフリーラン周
波数がキャプチャレンジ外となることがある。フリーラ
ン周波数がキャプチャレンジ外である時、ＰＬＬ回路２
はフリーラン周波数を引き込むことができず、正確な３
８ＫＨｚのスイッチング用信号を得ることができなかっ
た。そこで、例えば、ＶＣＯ３を構成する抵抗を可変抵
抗とし、セット製造工程内に調整作業を設け、調整作業
時にＶＣＯ３のフリーラン周波数がキャプチャレンジ内
に入いるように抵抗を可変して調整していた。しかし、
調整作業を設けたことにより、作業効率が低下し、セッ
トのコストアップが問題となっていた。
【０００６】また、ＶＣＯ３にセラミックリゾネータを
用いることによってＶＣＯ３のフリーラン周波数の無調
整化が計られるが、セラミックリゾネータは高価である
ので、セットのコストアップが問題となる。
用いることによってＶＣＯ３のフリーラン周波数の無調
整化が計られるが、セラミックリゾネータは高価である
ので、セットのコストアップが問題となる。
【０００７】
【課題を解決するための手段】本発明は上述の点を鑑み
成されたものであり、ステレオ副搬送波に同期した信号
を発生するＰＬＬ回路を含むマルチプレクス回路におい
て、前記ＰＬＬ回路を構成するＶＣＯから発生するフリ
ーラン周波数を計数する計数回路と前記計数回路の計数
値に応じて前記ＶＣＯから発生するフリーラン周波数を
補正する制御回路とを備えたことを特徴とする。
成されたものであり、ステレオ副搬送波に同期した信号
を発生するＰＬＬ回路を含むマルチプレクス回路におい
て、前記ＰＬＬ回路を構成するＶＣＯから発生するフリ
ーラン周波数を計数する計数回路と前記計数回路の計数
値に応じて前記ＶＣＯから発生するフリーラン周波数を
補正する制御回路とを備えたことを特徴とする。
【０００８】また、マルチプレクス回路を構成しステレ
オ副搬送波に同期した信号を発生するＰＬＬ回路と、Ｉ
Ｆ信号の周波数を計数するＩＦ計数回路とを備えたラジ
オ受信機において、ＩＦ信号と前記ＰＬＬ回路を構成す
るＶＣＯから発生するフリーラン周波数とを切り換える
切換回路と、前記ＶＣＯから発生するフリーラン周波数
を補正する制御回路とを備え、前記切換回路が前記フリ
ーラン周波数を選択した時、前記ＩＦ計数回路によって
計数されたフリーラン周波数の計数値に応じて、フリー
ラン周波数を補正することを特徴とする。
オ副搬送波に同期した信号を発生するＰＬＬ回路と、Ｉ
Ｆ信号の周波数を計数するＩＦ計数回路とを備えたラジ
オ受信機において、ＩＦ信号と前記ＰＬＬ回路を構成す
るＶＣＯから発生するフリーラン周波数とを切り換える
切換回路と、前記ＶＣＯから発生するフリーラン周波数
を補正する制御回路とを備え、前記切換回路が前記フリ
ーラン周波数を選択した時、前記ＩＦ計数回路によって
計数されたフリーラン周波数の計数値に応じて、フリー
ラン周波数を補正することを特徴とする。
【０００９】さらに、前記切換回路と前記ＩＦ計数回路
との間にアンプを挿入し、前記計数回路の動作中、前記
アンプのゲインを大とすることを特徴とする。
との間にアンプを挿入し、前記計数回路の動作中、前記
アンプのゲインを大とすることを特徴とする。
【００１０】
【作用】本発明に依れば、マルチプレクス回路内のステ
レオ副搬送波に同期した信号を発生するＰＬＬ回路を構
成するＶＣＯのフリーラン周波数が計数回路において計
数され、制御回路は前記計数回路の計数値が所定範囲外
にあると判別した時、前記ＶＣＯを調整し、フリーラン
周波数が所定範囲内になるようにフリーラン周波数を補
正する。
レオ副搬送波に同期した信号を発生するＰＬＬ回路を構
成するＶＣＯのフリーラン周波数が計数回路において計
数され、制御回路は前記計数回路の計数値が所定範囲外
にあると判別した時、前記ＶＣＯを調整し、フリーラン
周波数が所定範囲内になるようにフリーラン周波数を補
正する。
【００１１】また、ステレオ副搬送波に同期した信号を
発生するＰＬＬ回路を構成するＶＣＯのフリーラン周波
数はＩＦ信号の周波数を計数するＩＦ計数回路に切換回
路を介して印加され、ＩＦ計数回路で計数される。制御
回路は前記計数回路の計数値が所定範囲外にあると判別
した時、前記ＶＣＯを調整し、フリーラン周波数が所定
範囲内になるようにフリーラン周波数を補正する。
発生するＰＬＬ回路を構成するＶＣＯのフリーラン周波
数はＩＦ信号の周波数を計数するＩＦ計数回路に切換回
路を介して印加され、ＩＦ計数回路で計数される。制御
回路は前記計数回路の計数値が所定範囲外にあると判別
した時、前記ＶＣＯを調整し、フリーラン周波数が所定
範囲内になるようにフリーラン周波数を補正する。
【００１２】さらに、切換回路とＩＦ計数回路との間に
設けられたアンプは、ＩＦ計数回路が計数する時のみゲ
インを大とし、計数動作が行われない時ゲインを小とす
る。
設けられたアンプは、ＩＦ計数回路が計数する時のみゲ
インを大とし、計数動作が行われない時ゲインを小とす
る。
【００１３】
【実施例】図１は本発明の一実施例を示す図であり、１
０は受信ＲＦ信号を選択増幅するフロントエンド、１１
はＩＦ信号を発生する混合器、１２はＩＦ信号を増幅す
るＩＦ増幅回路、１３はＩＦ信号を検波する検波回路、
１４はＬ信号とＲ信号とに復調するマルチプレクス回
路、１５は、可変分周器１６と、基準分周器１７と、位
相比較器１８と、ＬＰＦ１９と、ＰＬＬＶＣＯ２０とに
より構成されるＰＬＬ周波数シンセサイザー、２１は発
振器、２２は基準分周器からの基準信号に基づいてトリ
ガを発生するトリガ発生回路、２３は前記トリガに基づ
いてＩＦ信号を計数する計数回路、２４はコントロー
ラ、２５はＩＦ信号とマルチプレクス回路１４内のＰＬ
Ｌ回路を構成するＶＣＯの信号とを切換える切換回路、
２６は切換回路の出力信号を増幅するアンプであり、マ
ルチプレクス回路１４は例えば図２に示されるＰＬＬ回
路２及びステレオ復調回路８と、スイッチ２７とによっ
て構成される。尚、従来と同一の回路については同一の
符号を付し、詳細な説明を省略する。
０は受信ＲＦ信号を選択増幅するフロントエンド、１１
はＩＦ信号を発生する混合器、１２はＩＦ信号を増幅す
るＩＦ増幅回路、１３はＩＦ信号を検波する検波回路、
１４はＬ信号とＲ信号とに復調するマルチプレクス回
路、１５は、可変分周器１６と、基準分周器１７と、位
相比較器１８と、ＬＰＦ１９と、ＰＬＬＶＣＯ２０とに
より構成されるＰＬＬ周波数シンセサイザー、２１は発
振器、２２は基準分周器からの基準信号に基づいてトリ
ガを発生するトリガ発生回路、２３は前記トリガに基づ
いてＩＦ信号を計数する計数回路、２４はコントロー
ラ、２５はＩＦ信号とマルチプレクス回路１４内のＰＬ
Ｌ回路を構成するＶＣＯの信号とを切換える切換回路、
２６は切換回路の出力信号を増幅するアンプであり、マ
ルチプレクス回路１４は例えば図２に示されるＰＬＬ回
路２及びステレオ復調回路８と、スイッチ２７とによっ
て構成される。尚、従来と同一の回路については同一の
符号を付し、詳細な説明を省略する。
【００１４】次に図１の実施例の動作を図３のフローチ
ャートを参照しながら説明する。ラジオ受信機に電源が
投入され、コントローラ２４はマルチプレクス回路１４
のＶＣＯ３に制御信号を印加し、スイッチ２７をオフす
ることによってＶＣＯ３にフリーラン周波数を発生させ
る（Ｓ１）。コントローラ２４は切換回路２５及びアン
プ２６を制御し、切換回路２５はマルチプレクス回路１
４のＶＣＯ３の信号を選択し、アンプ２６のゲインは小
から大になる。マルチプレクス回路１４から発生するＶ
ＣＯ３の信号は、切換回路２５を介して、アンプ２６に
おいて増幅されて、計数回路２３に印加される。一方、
基準分周器１７は、発振器２１の発振信号を分周し、基
準信号を発生する。前記基準信号はトリガ発生回路２２
に印加され、トリガパルスが前記基準信号に基づきトリ
ガ発生回路２２から発生する。計数回路２３は、前記ト
リガパルスに基づいてマルチプレクス回路１４のＶＣＯ
３のフリーラン周波数を計数する（Ｓ２）。
ャートを参照しながら説明する。ラジオ受信機に電源が
投入され、コントローラ２４はマルチプレクス回路１４
のＶＣＯ３に制御信号を印加し、スイッチ２７をオフす
ることによってＶＣＯ３にフリーラン周波数を発生させ
る（Ｓ１）。コントローラ２４は切換回路２５及びアン
プ２６を制御し、切換回路２５はマルチプレクス回路１
４のＶＣＯ３の信号を選択し、アンプ２６のゲインは小
から大になる。マルチプレクス回路１４から発生するＶ
ＣＯ３の信号は、切換回路２５を介して、アンプ２６に
おいて増幅されて、計数回路２３に印加される。一方、
基準分周器１７は、発振器２１の発振信号を分周し、基
準信号を発生する。前記基準信号はトリガ発生回路２２
に印加され、トリガパルスが前記基準信号に基づきトリ
ガ発生回路２２から発生する。計数回路２３は、前記ト
リガパルスに基づいてマルチプレクス回路１４のＶＣＯ
３のフリーラン周波数を計数する（Ｓ２）。
【００１５】前記計数回路２３の計数終了後、計数デー
タがコントローラ２４に転送され、コントローラ２４は
計数値が所定範囲内に有るか否か判別される（Ｓ３）。
前記計数値が所定範囲内に無い時、さらに、コントロー
ラ２４は、前記計数値が所定範囲の上限より高いか、所
定範囲下限より低いかを判別する（Ｓ４）。前記計数値
が所定範囲の上限より高い時、コントローラ２４はマル
チプレクス回路１４のＶＣＯ３に印加される制御信号を
変化させ、前記ＶＣＯ３のフリーラン周波数が低くなる
ように前記ＶＣＯ３を調整する（Ｓ５）。そして、Ｓ３
に戻り、コントローラ２４は調整後のマルチプレクス回
路１４のＶＣＯ３のフリーラン周波数が所定範囲内か否
かを判別する。
タがコントローラ２４に転送され、コントローラ２４は
計数値が所定範囲内に有るか否か判別される（Ｓ３）。
前記計数値が所定範囲内に無い時、さらに、コントロー
ラ２４は、前記計数値が所定範囲の上限より高いか、所
定範囲下限より低いかを判別する（Ｓ４）。前記計数値
が所定範囲の上限より高い時、コントローラ２４はマル
チプレクス回路１４のＶＣＯ３に印加される制御信号を
変化させ、前記ＶＣＯ３のフリーラン周波数が低くなる
ように前記ＶＣＯ３を調整する（Ｓ５）。そして、Ｓ３
に戻り、コントローラ２４は調整後のマルチプレクス回
路１４のＶＣＯ３のフリーラン周波数が所定範囲内か否
かを判別する。
【００１６】また、コントローラ２４が前記計数値は所
定範囲の下限より低いと判別した時、コントローラ２４
はマルチプレクス回路１４のＶＣＯ３に印加される制御
信号を変化させ、前記ＶＣＯ３のフリーラン周波数が高
くなるように前記ＶＣＯ３を調整する（Ｓ６）。そし
て、Ｓ３に戻る。コントローラ２４が計数値は所定範囲
内にあると判別した時、コントローラ２４は切換回路２
５の出力信号の高周波がフロントエンド１０に妨害を与
えないようにするため、アンプのゲインを大から小に制
御し、切換回路２５がＩＦ信号を選択するように制御す
ると共に、マルチプレクス回路１４のＶＣＯにフリーラ
ン周波数が所定値となる前記制御信号を印加し続ける。
また、コントローラ２４はスイッチ２７をオンにし、Ｐ
ＬＬ回路２はステレオ副搬送波信号をステレオ復調回路
８に印加する。そして、ＰＬＬ周波数シンセサイザの動
作が開始し、ラジオ受信機は通常動作する。また、計数
回路２３はＩＦ信号の周波数を計数する回路となる（Ｓ
７）。
定範囲の下限より低いと判別した時、コントローラ２４
はマルチプレクス回路１４のＶＣＯ３に印加される制御
信号を変化させ、前記ＶＣＯ３のフリーラン周波数が高
くなるように前記ＶＣＯ３を調整する（Ｓ６）。そし
て、Ｓ３に戻る。コントローラ２４が計数値は所定範囲
内にあると判別した時、コントローラ２４は切換回路２
５の出力信号の高周波がフロントエンド１０に妨害を与
えないようにするため、アンプのゲインを大から小に制
御し、切換回路２５がＩＦ信号を選択するように制御す
ると共に、マルチプレクス回路１４のＶＣＯにフリーラ
ン周波数が所定値となる前記制御信号を印加し続ける。
また、コントローラ２４はスイッチ２７をオンにし、Ｐ
ＬＬ回路２はステレオ副搬送波信号をステレオ復調回路
８に印加する。そして、ＰＬＬ周波数シンセサイザの動
作が開始し、ラジオ受信機は通常動作する。また、計数
回路２３はＩＦ信号の周波数を計数する回路となる（Ｓ
７）。
【００１７】尚、上述の動作は、ラジオ受信機に電源が
投入された時だけでなく、例えば、受信バンドが変更さ
れた時、プリセットメモリ呼び出し時、マニュアルまた
はオート選局時等の各種機能が選択された時に行っても
良い。図４は図１記載のマルチプレクス回路１４内のス
テレオ副搬送波に同期した信号を発生するＰＬＬ回路を
構成するＶＣＯ３の具体的構成例であり、差動接続され
たトランジスタＱ１及びＱ２と、ベース及びコレクタが
トランジスタＱ２のコレクタに接続されたトランジスタ
Ｑ３と、ベースがトランジスタＱ２のコレクタに接続さ
れたトランジスタＱ４と、ベースがトランジスタＱ２の
コレクタにコレクタがトランジスタＱ１のベースに接続
されたトランジスタＱ５と、直列接続されると共に接続
点がトランジスタＱ４のコレクタに接続された抵抗Ｒ１
及びＲ２と、抵抗２との接続点がトランジスタＱ２のベ
ースに接続された抵抗Ｒ３と、コンドンサーＣと抵抗網
２９とによって構成されると共に一端がトランジスタＱ
１のベースに接続された時定数回路２８とによって構成
される。
投入された時だけでなく、例えば、受信バンドが変更さ
れた時、プリセットメモリ呼び出し時、マニュアルまた
はオート選局時等の各種機能が選択された時に行っても
良い。図４は図１記載のマルチプレクス回路１４内のス
テレオ副搬送波に同期した信号を発生するＰＬＬ回路を
構成するＶＣＯ３の具体的構成例であり、差動接続され
たトランジスタＱ１及びＱ２と、ベース及びコレクタが
トランジスタＱ２のコレクタに接続されたトランジスタ
Ｑ３と、ベースがトランジスタＱ２のコレクタに接続さ
れたトランジスタＱ４と、ベースがトランジスタＱ２の
コレクタにコレクタがトランジスタＱ１のベースに接続
されたトランジスタＱ５と、直列接続されると共に接続
点がトランジスタＱ４のコレクタに接続された抵抗Ｒ１
及びＲ２と、抵抗２との接続点がトランジスタＱ２のベ
ースに接続された抵抗Ｒ３と、コンドンサーＣと抵抗網
２９とによって構成されると共に一端がトランジスタＱ
１のベースに接続された時定数回路２８とによって構成
される。
【００１８】尚、発振器は従来のものと同一であるの
で、その動作説明は省略する。さて、発振回路が発振を
開始すると、コンデンサーの充放電が行われ、ＶＣＯの
出力信号が発生する。また、時定数回路２８の抵抗網２
９は図４の如く構成され、トランジスタＱ６，Ｑ７，Ｑ
８，Ｑ９のベースはコントローラ２４に接続され、コン
トローラ２４によってトランジスタＱ６〜Ｑ９が制御さ
れ、抵抗網２９の抵抗Ｒが変化する。例えば、トランジ
スタＱ６がＯＮとなり、Ｑ７，Ｑ８，Ｑ９がＯＦＦの
時、抵抗網２９の抵抗Ｒは抵抗Ｒ４とＲ５の合成抵抗で
あり、また、トランジスタＱ６，Ｑ７がＯＮとなり、Ｑ
８，Ｑ９がＯＦＦの時、抵抗Ｒは抵抗Ｒ４，Ｒ５，Ｒ
６，Ｒ７の合成抵抗になる。このようにして、放電時は
抵抗Ｒを介して放電されるので、抵抗網２８の抵抗が大
きくなると抵抗ＲとコンデンサーＣとによって決定され
る時定数回路２８の時定数７（＝ＣＲ）が大きくなり、
コンデンサーＣの放電時間は長くなる。逆に、抵抗Ｒを
小さくすると、コンデンサーＣの放電時間は短くなる。
従って、放電時間を制御することによりＶＣＯの出力信
号の周期が変化するので、ＶＣＯのフリーラン周波数を
制御することができる。
で、その動作説明は省略する。さて、発振回路が発振を
開始すると、コンデンサーの充放電が行われ、ＶＣＯの
出力信号が発生する。また、時定数回路２８の抵抗網２
９は図４の如く構成され、トランジスタＱ６，Ｑ７，Ｑ
８，Ｑ９のベースはコントローラ２４に接続され、コン
トローラ２４によってトランジスタＱ６〜Ｑ９が制御さ
れ、抵抗網２９の抵抗Ｒが変化する。例えば、トランジ
スタＱ６がＯＮとなり、Ｑ７，Ｑ８，Ｑ９がＯＦＦの
時、抵抗網２９の抵抗Ｒは抵抗Ｒ４とＲ５の合成抵抗で
あり、また、トランジスタＱ６，Ｑ７がＯＮとなり、Ｑ
８，Ｑ９がＯＦＦの時、抵抗Ｒは抵抗Ｒ４，Ｒ５，Ｒ
６，Ｒ７の合成抵抗になる。このようにして、放電時は
抵抗Ｒを介して放電されるので、抵抗網２８の抵抗が大
きくなると抵抗ＲとコンデンサーＣとによって決定され
る時定数回路２８の時定数７（＝ＣＲ）が大きくなり、
コンデンサーＣの放電時間は長くなる。逆に、抵抗Ｒを
小さくすると、コンデンサーＣの放電時間は短くなる。
従って、放電時間を制御することによりＶＣＯの出力信
号の周期が変化するので、ＶＣＯのフリーラン周波数を
制御することができる。
【００１９】
【発明の効果】本発明に依れば、ラジオ受信機内におい
て、マルチプレクス回路のＰＬＬ回路を構成するＶＣＯ
のフリーラン周波数を計数し、計数値が所定範囲内とな
るようにＶＣＯが調整される為、セット製造工程でＶＣ
Ｏを調整する必要がなくなり、作業効率を上げ、セット
のコストが低下する。また、製造工程における調整で
は、調整時と使用時の温度が異なるので、温度変化を考
慮した厳密な調整が必要だったが、本発明では使用時の
温度等の条件に基づいて調整できるので、温度変化、更
には経時変化とは無関係にＶＣＯのフリーラン周波数を
設定することができる。
て、マルチプレクス回路のＰＬＬ回路を構成するＶＣＯ
のフリーラン周波数を計数し、計数値が所定範囲内とな
るようにＶＣＯが調整される為、セット製造工程でＶＣ
Ｏを調整する必要がなくなり、作業効率を上げ、セット
のコストが低下する。また、製造工程における調整で
は、調整時と使用時の温度が異なるので、温度変化を考
慮した厳密な調整が必要だったが、本発明では使用時の
温度等の条件に基づいて調整できるので、温度変化、更
には経時変化とは無関係にＶＣＯのフリーラン周波数を
設定することができる。
【００２０】また、ＶＣＯのフリーラン周波数をＩＦ計
数回路を用いて計数することにより、ＶＣＯフリーラン
周波数を計数する回路とＩＦ計数回路とが兼用となるの
で、ラジオ受信機内の回路及び配線が削減される。
数回路を用いて計数することにより、ＶＣＯフリーラン
周波数を計数する回路とＩＦ計数回路とが兼用となるの
で、ラジオ受信機内の回路及び配線が削減される。
【図１】本発明の一実施例を示す図である。
【図２】ＰＬＬ回路を用いたマルチプレクス回路を示す
図である。
図である。
【図３】本発明の動作を示すフローチャートを示す図で
ある。
ある。
【図４】本発明によるマルチプレクス回路を構成するＶ
ＣＯ回路を示す図である。
ＣＯ回路を示す図である。
１４ マルチプレクス回路 ２２ トリガ発生回路 ２３ 計数回路 ２４ コントローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金山 浩佳 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 審査官 甲斐 哲雄 (56)参考文献 特開 昭58−83447（ＪＰ，Ａ) 特開 昭61−236215（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 1/26 H03L 7/06 - 7/14
Claims (2)
- 【請求項１】 マルチプレクス回路を構成しステレオ副
搬送波に同期した信号を発生するＰＬＬ回路と、ＩＦ信
号の周波数を計数するＩＦ計数回路とを備えたラジオ受
信機において、ＩＦ信号と前記ＰＬＬ回路を構成するＶ
ＣＯから発生するフリーラン周波数信号とを切り換える
切換回路と、前記ＶＣＯから発生するフリーラン周波数
を補正する制御回路とを備え、前記切換回路が前記フリ
ーラン周波数信号を選択した時、前記ＩＦ計数回路によ
って計数されたフリーラン周波数の計数値に応じて、フ
リーラン周波数を補正することを特徴とするマルチプレ
クス回路。 - 【請求項２】 前記切換回路と前記ＩＦ計数回路との間
にアンプを挿入し、前記フリーラン周波数信号を選択し
た時前記アンプのゲインを大とし、前記ＩＦ信号を選択
した時前記アンプのゲインを小とすることを特徴とする
請求項２記載のマルチプレクス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23348693A JP3223003B2 (ja) | 1993-09-20 | 1993-09-20 | マルチプレクス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23348693A JP3223003B2 (ja) | 1993-09-20 | 1993-09-20 | マルチプレクス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0795109A JPH0795109A (ja) | 1995-04-07 |
| JP3223003B2 true JP3223003B2 (ja) | 2001-10-29 |
Family
ID=16955765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23348693A Expired - Fee Related JP3223003B2 (ja) | 1993-09-20 | 1993-09-20 | マルチプレクス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3223003B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000083003A (ja) * | 1998-09-04 | 2000-03-21 | Tif:Kk | フリーラン周波数調整方式 |
| JP3492225B2 (ja) | 1999-01-19 | 2004-02-03 | 松下電器産業株式会社 | 送受信装置 |
| JP4647199B2 (ja) * | 2003-10-30 | 2011-03-09 | 株式会社リコー | Ｐｌｌ回路 |
-
1993
- 1993-09-20 JP JP23348693A patent/JP3223003B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0795109A (ja) | 1995-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0196697B1 (en) | Am receiver | |
| JP2729028B2 (ja) | Ｆｍ搬送波の復調方法および復調回路 | |
| JP2875472B2 (ja) | Ｐｌｌシンセサイザ及びその制御方法 | |
| JPH11284489A (ja) | 積分フィルタ回路 | |
| JPS61251313A (ja) | 電子同調式ｆｍ受信機 | |
| JP3223003B2 (ja) | マルチプレクス回路 | |
| US5008955A (en) | Receivers with microcomputer controlled tuning | |
| KR100282193B1 (ko) | 스테레오신호복조회로 및 이것을 이용한 스테레오신호복조장치 | |
| JP3115412B2 (ja) | 受信機 | |
| US20050122243A1 (en) | Semiconductor integrated circuit for a radio apparatus and radio communication apparatus | |
| WO1999007091A1 (fr) | Recepteur radio | |
| JP3461905B2 (ja) | デジタル伝送信号受信回路 | |
| JP2000174652A (ja) | Ｆｍ受信機 | |
| US20050058296A1 (en) | Radio receiver | |
| JPS628577Y2 (ja) | ||
| JPS5831052B2 (ja) | ジユシンソウチ | |
| JPH0851360A (ja) | 位相同期ループ回路 | |
| JP3490651B2 (ja) | 移相器及びそれを用いた復調器 | |
| JPH0644192Y2 (ja) | Ｆｍ−ａｍ受信機 | |
| JPH06178217A (ja) | テレビジョン受像機 | |
| JPH0349473Y2 (ja) | ||
| JPH0697731B2 (ja) | 電子同調式受信機 | |
| JPH0112439Y2 (ja) | ||
| JPH02218231A (ja) | 無線選択呼出受信機 | |
| JPS5927613A (ja) | ラジオ受信機の選局装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |