JPS5831052B2 - ジユシンソウチ - Google Patents

ジユシンソウチ

Info

Publication number
JPS5831052B2
JPS5831052B2 JP50052344A JP5234475A JPS5831052B2 JP S5831052 B2 JPS5831052 B2 JP S5831052B2 JP 50052344 A JP50052344 A JP 50052344A JP 5234475 A JP5234475 A JP 5234475A JP S5831052 B2 JPS5831052 B2 JP S5831052B2
Authority
JP
Japan
Prior art keywords
frequency
output
reception
receiving
digital input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50052344A
Other languages
English (en)
Other versions
JPS51128214A (en
Inventor
浩保 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP50052344A priority Critical patent/JPS5831052B2/ja
Publication of JPS51128214A publication Critical patent/JPS51128214A/ja
Publication of JPS5831052B2 publication Critical patent/JPS5831052B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/14Automatic detuning arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】 この発明は誤って受信周波数をずれて指定しても常に歪
の少い最適受信が可能な受信装置に関する。
最近取り扱いを簡素化し且つ確実なチューニング動作を
行い得、デジタル信号による受信周波数指定を行うシン
セサイザチューナのFM受信機が実用化されてきている
このデジタルシンセサイザチューナは任意の周波数の局
を安定度よく受信することができるが、逆に受信周波数
より少しずれた周波数で受信しても分らないことがある
すなわちデジタルシンセサイザチューナにおいてマニア
ルで任意の受信周波数を設定したり、上又は下の周波数
から順に周波数を移していって放送を受信しようとする
場合、実際の放送の周波数とは少しずれた周波数で受信
してしまっても歪が増加するだけで、ずれていると云う
ことを確認しないで受信していることがある。
第1図はFM検波器出力と歪特性との関係を示すもので
、今生間IP周波数を10.7 MHz とすると、放
送周波数と受信指定周波数が一致した場合にはFM検波
出力は直流的に零であり、歪率も最小となるが、受信周
波数指定のデジタル入力が1単位100kHzとすると
、1又は2(場合によっては3)ずれても中間周波数は
10.5とか10.6 MH2のように±100kHz
又は±200kHzずれるだけで歪率は悪化するがFM
検波出力は出てしまう。
このようなことは放送周波数の記憶違いなどによっても
発生し、デジタルシンセサイザチューナの特徴が全く生
かされないことになる。
この発明はこのような点を改善し、受信周波数を指定す
るデジタル信号の最下位桁に1を加え又は減じて行くこ
とによって、誤って受信周波数をずれて指定しても常に
自動的に最適受信周波数になり最適受信を可能とした受
信装置を提供するものである。
以下図面を参照してこの発明の一実施例を説明する。
第2図に示すようにアンテナ11からの信号は高周波増
幅器12で増幅されて混合器13に導かれ、この混合器
13で後述するシンセサイザ14からの局部発振周波数
と混合され中間周波数に変換され、この中間周波数信号
は中間周波増幅器15で増幅され、さらにFM検波器1
6で検波され低周波増幅段に導かれる。
前記シンセサイザ14は局部発振器となる電圧制御発振
器17と、この発振器17の出力を導いて分局する分局
器18と、この分周器18の出力と基準周波数発振器1
9の出力を導き、相互の位相を比較し、位相差に応じた
出力を前記電圧制御発振器17に制御信号として加える
位相比較器20とから構成される。
そして分周器18には分周比較走用の複数の入力端子が
設けてあり、この端子にアップ/ダウンカウンタ21を
介して受信周波数指定デジタル信号が加えられる。
さらにこのアップ/ダウンカウンタ21の制御端子には
プラス(+)検出回路22およびマイナス(@検出回路
23が接続される。
この各検出回路22.23の入力端は抵抗24を介して
前記FM検波回路16の出力端に接続されさらに抵抗2
4の出力端はコンデンサ25を介して接地され、これと
並列にスイッチ26が接続される。
ここで動作を説明すると、先ずシンセサイザ14では電
圧制御発振器17の出力周波数が分周器18で分周され
て位相比較器20に導かれここで基準周波数発振器19
からの信号と位相比較され、その位相差があるとき出力
が生じ、電圧制御発振器17に加えられる。
そしてこの印加信号に応じて電圧制御発振器17の出力
電圧が変化し、分局器18に加えられ再び位相比較器2
0で位相比較される。
このようにして位相差がなくなるまで同じ動作が続けら
れる。
そして実際の選局は受信周波数指定デジタル入力があっ
たとき、分周器18の分局比が決定され結局シンセサイ
ザ出力が局部発振周波数として混合器13に加えられ受
信周波数が選定される。
このようにして受信動作が行われる過程でたとえば受信
周波数が目的とする放送周波数より僅か上下にずれてい
る場合、プラス(+)検出器22マイナスに)検出器2
3の何れかに出力が生じアップ/ダウンカウンタ21に
加えられる。
すなわち第1図に示すように中間周波数がたとえば10
.7 MHz でこれより高い方にずれている場合が検
波出力がプラス(+)になり、低い方にずれている場合
にはマイナス(@となる。
そこで各検出!22.23がこのプラスかマイナスかを
検出し、プラスが検出された時はデジタル信号として1
加算とするようにアップ/ダウンカウンタ21をアップ
動作させ、またマイナスが検出された時には1減算とな
るようにダウン動作をさせる。
すると受信周波数指定デジタル入力が1だけ加算又は減
算され、ずれている受信周波数が放送周波数に合うよう
に補正され、歪のない良好な受信が行われるようになる
尚実際はたとえばデジタルの1を100kHzに対応さ
せ、200kI(zずれていれば先ず1を加減算し、1
00kHz移し、そこでまだ合わなければ再び1を加減
算して最適受信周波数にデジタル信号を修正する。
さらに具体的に説明すると、今82.5 MHzを受信
しようとして82.4 MHzとデジタル信号を設定し
たとする。
この時中間周波数は10.8MH2となり、1M検波出
力には直流的にプラスの電圧が発生する。
したがってプラス(+)検出器22が動作しアップ/ダ
ウンカウンタ21のアップ入力端子にパルスが1つ印加
され、カウンク出力は°゛1″1″加算。
したがって分局比を決める分局器18への実際の入力は
824+1=825すなわち82.5 MHzとなり、
外部から82.4 MHzと云うデジタル入力を行って
も最適の82.5 MHzで受信できることになる。
iFM検波器16のいわゆるSカーブが逆であればプラ
ス(+)検出器22出力をダウン信号にし、マイナス(
−)検出器23の出力をアップ信号として用いればよい
またこのような動作を必要としない時にはスイッチ26
をオンにすれば各検出器22゜23は動作せず、キャン
セルすることができる。
ここで上記加減算の具体例について説明する。
第3図に示すようにFM検波器16出力端は抵抗24を
介してnpn形トランジスタ27、pnp形トランジス
タ28のベースにそれぞれ接続され、トランジスタ27
のエミッタは接地され、コレクタは一方のワンショット
マルチバイブレーク29を構成するノア回路310入力
端子に接続される。
このノア回路30の他の入力端子はインバータ31の出
力端子に接続されると共にアップ/ダウンカウンタ21
のアップ端子に接続される。
前記ノア回路30の出力端子はコンデンサ32を介して
前記インバータ310入力端子に接続されると共に抵抗
33を介して接地される。
一方前記トランジスタ28のエミッタは接地され、コレ
クタはnpn形トランジスタ340ベースに接続される
と共に抵抗35を介してそのエミッタに接続さらに負の
直流電源−vEEに接続される。
そしてトランジスタ34のコレクタは抵抗36を介して
他のワンショットマルチバイブレーク37を構成するノ
ア回路38の1入力端子に接続される。
このワンショットマルチバイブレーク38も前記ワンシ
ョットマルチバイブレーク29と同様にコンデンサ39
、抵抗40、インパーク41を組合せて構成され、その
インバータ41出力端はアップ/ダウンカウンタ21の
ダウン端子に接続される。
そして各ノア回路30.38の残りの入力端子はアンロ
ック検出器(図示せず)に接続される。
この回路においてトランジスタ27はプラス検出を、ト
ランジスタ28はマイナス検出をそれぞし行い、トラン
ジスタ28はワンショットマルチバイブレーク37を1
駆動するためトランジスタ34で出力電流を反転してい
る。
そしてプラス検出器22が動作すると第1のワンショッ
トマルチバイブレーク29の出力はO″になり、CR3
2゜33の時定数で決まる時間経過後に1′”に復帰す
る。
このOから1になる時にアップ/ダウンカウンタ21に
入力が入り、°”1″だけ加算されることになる。
このことはマイナス(−)検出器23の場合も同様であ
る。
このようにして受信周波数設定指定デジタル信号が変化
すると、第2図のシンセサイザ14が新たな安定状態に
変化してゆくため、変化している間はこのシンセサイザ
140位相同期ループが同期せずアンロック検出器から
we 1 n出力が生じ、ワンショットマルチバイブレ
ーク29.37が非動作に保たれる。
そして受信周波数が100kHz移行し終ってアンロッ
ク検出器出力が0”になった時トランジスタ27がまだ
オン状態に、すなわちプラス(+)検出器22が動作し
ていれば第1のワンショットマルチバイブレーク29は
再度トリガされ、もう一度アツブ/ダウンカウンタ21
にII 111が加算され、再び修正が行われるように
なる。
このようにして何らかの原因により、放送周波数より僅
かずれた点で受信周波数が設定された場合でも、アップ
/ダウンカウンタ21によって受信周波数指定デジタル
信号を変化させ、受信周波数を自動的に放送周波数に合
うように修正が行われる。
したがって常に正常な同調が行われ、安定した且つ歪の
ない良好な受信を行うことができる。
また、上記説明では最適受信周波数をSカーブで検出す
るようにしたが、これは中間周波増幅器15からの出力
信号によって検出するようにしてもよいものである。
以上述べたようにこの発明によれば、受信周波数が放送
周波数より僅かずれて同調した場合であっても、受信周
波数指定デジタル信号を検波出力によって制御すること
により、受信周波数を自動的に放送周波数に合うように
修正し得、常に安定し歪のない良好な放送受信を行い得
る受信装置を提供することができる。
【図面の簡単な説明】
第1図はFM検波器の出力と歪率との関係を示す特性曲
線図、第2図はこの発明の一実施例による受信装置を示
す構成図、第3図は第2図に示した受信装置のデジタル
加減算部分の具体的構成を示す回路図である。 11・・・・・・アンテナ、12・・・・・・高周波増
幅回路、13・・・・・・混合回路、14・・・・・・
シンセサイザ、15・・・・・・中間周波増幅回路、1
6・・・・・・検波回路、1T・・・・・・電圧制御発
振回路、18・・・・・・分周器、19・・・・・・基
準周波数発振器、20・・・・・・位相比較器、21・
・・・・・アップ/ダウンカウンタ、22・・・・・・
プラス(+)検出回路、23・・・・・・マイナス(→
検出回路、24・・・・・・抵抗、25・・・・・・コ
ンデンサ、26・・・・・・スイッチ。

Claims (1)

    【特許請求の範囲】
  1. 1 アンテナからの入力周波数変換用の混合器と、この
    混合器に導かれる局部発振周波数を発生する電圧制御発
    振回路並びにこの発振回路の出力周波数を予め設定され
    た受信周波数指定デジタル入力によって分周する分局器
    並びにこの分局器の出力周波数を導き基準周波数発振回
    路からの基準周波数と比較しその差成分に応じた出力信
    号を発生しこの信号により前記電圧制御発振回路の発振
    周波数を制御する比較回路とからなる位相制御ループを
    形成するシンセサイザとを備え、受信同調周波数を前記
    予め設定された受信周波数指定デジタル入力に対応する
    ように自動的に合わせ込み受信動作を行なう受信装置に
    おいて、前記シンセサイザ出力により周波数変換された
    出力信号を検出して前記受信同調周波数が最良同調点か
    ら何れの方向に変化しているかを検出する手段と、この
    手段により検出された信号により前記シンセサイザの分
    周器への受信周波数指定デジタル入力を増減させ前記受
    信受信同調周波数を最良同調点に修正させる手段とを具
    備し、前記受信周波数指定デジタル入力が最良同調点の
    周波数に対応した値からずれて設定された場合、該受信
    周波数指定デジタル入力を最良同調点の周波数に対応し
    た値に自動的に修正するようにしてなることを特徴とす
    る受信装置
JP50052344A 1975-04-30 1975-04-30 ジユシンソウチ Expired JPS5831052B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50052344A JPS5831052B2 (ja) 1975-04-30 1975-04-30 ジユシンソウチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50052344A JPS5831052B2 (ja) 1975-04-30 1975-04-30 ジユシンソウチ

Publications (2)

Publication Number Publication Date
JPS51128214A JPS51128214A (en) 1976-11-09
JPS5831052B2 true JPS5831052B2 (ja) 1983-07-04

Family

ID=12912176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50052344A Expired JPS5831052B2 (ja) 1975-04-30 1975-04-30 ジユシンソウチ

Country Status (1)

Country Link
JP (1) JPS5831052B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5824974B2 (ja) * 1977-02-02 1983-05-24 松下電器産業株式会社 選局装置
JPS6049374B2 (ja) * 1979-06-29 1985-11-01 パイオニア株式会社 チュ−ナの同調周波数自動制御装置
JPS5824226A (ja) * 1981-08-06 1983-02-14 Hitachi Ltd 選局装置
JPH0619218Y2 (ja) * 1988-08-01 1994-05-18 株式会社ケンウッド 受信機

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826412A (ja) * 1971-08-10 1973-04-07
JPS4871868A (ja) * 1971-12-22 1973-09-28

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826412A (ja) * 1971-08-10 1973-04-07
JPS4871868A (ja) * 1971-12-22 1973-09-28

Also Published As

Publication number Publication date
JPS51128214A (en) 1976-11-09

Similar Documents

Publication Publication Date Title
EP0028100B1 (en) Tuning control apparatus for a receiver
US4748683A (en) Electronic tuning type FM receiver
US4232393A (en) Muting arrangement of a radio receiver with a phase-locked loop frequency synthesizer
KR880002406B1 (ko) 마아크로포닉 제거회로를 가진 기계식 튜너
US5203032A (en) Station selecting apparatus
JPS5831052B2 (ja) ジユシンソウチ
US4021752A (en) Phase locked loop for use with local oscillator
US8189117B2 (en) Receiver for amplitude-modulated signals
US4344187A (en) Radio receiver with system for maintaining optimum tuning
JPH0241934B2 (ja)
JPS6046569B2 (ja) Amラジオ受信機の同調点検出回路
EP0015706A1 (en) Electronically tunable radio receiver
US4208741A (en) AFC System for a synthesizer tuning system
US3987399A (en) Radio receiver
JP2000174652A (ja) Fm受信機
JPS5924191Y2 (ja) シンセサイザ−受信機のafc回路
JPS6042658B2 (ja) 中間周波数補正回路
KR900008163B1 (ko) 소인(掃印)선국장치의 자동정지회로
JPS6157740B2 (ja)
JPS6242535B2 (ja)
JPH08274590A (ja) デジタル・アナログ共用受信装置
JPS639153Y2 (ja)
AU603216B2 (en) Tweet elimination, or reduction, in superheterodyne receivers
JPH0514569Y2 (ja)
JPH0697731B2 (ja) 電子同調式受信機