JPS6049374B2 - チュ−ナの同調周波数自動制御装置 - Google Patents
チュ−ナの同調周波数自動制御装置Info
- Publication number
- JPS6049374B2 JPS6049374B2 JP54083306A JP8330679A JPS6049374B2 JP S6049374 B2 JPS6049374 B2 JP S6049374B2 JP 54083306 A JP54083306 A JP 54083306A JP 8330679 A JP8330679 A JP 8330679A JP S6049374 B2 JPS6049374 B2 JP S6049374B2
- Authority
- JP
- Japan
- Prior art keywords
- tuning
- signal
- detuning
- detection signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/18—Automatic scanning over a band of frequencies
- H03J7/20—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element
- H03J7/28—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明はチューナの同調周波数自動制御装置にＩ：Ｉｔ
３ｌ−ｄ−μ、−−０゛を、゛鳥 ｌ’己ヨに三ιｊ、
、↓ 、、Ｌ、４４、−＝【二弓百巳白在なチューナに
おける同調周波数自動制御装置に関する。
３ｌ−ｄ−μ、−−０゛を、゛鳥 ｌ’己ヨに三ιｊ、
、↓ 、、Ｌ、４４、−＝【二弓百巳白在なチューナに
おける同調周波数自動制御装置に関する。
電子式同調方式を採るチューナとして、例えばプリセッ
ト選局自在なプリセットチューナやオートサーチ式の自
動選局チューナ等があるが、かかる装置においては予め
受信局の周波数情報をディジタル記憶するメモリを有し
、プリセット選局釦により指定情報をメモリから読み出
して可逆カウンタにセットし、このカウンタ出力をＤ／
Ａ（ディジタル・アナログ）変換器によりアナログ電圧
に変換後同調回路の同調素子のリアクタンスをこのアナ
ログ電圧によつて制御してプリセット選局がなされる。
ト選局自在なプリセットチューナやオートサーチ式の自
動選局チューナ等があるが、かかる装置においては予め
受信局の周波数情報をディジタル記憶するメモリを有し
、プリセット選局釦により指定情報をメモリから読み出
して可逆カウンタにセットし、このカウンタ出力をＤ／
Ａ（ディジタル・アナログ）変換器によりアナログ電圧
に変換後同調回路の同調素子のリアクタンスをこのアナ
ログ電圧によつて制御してプリセット選局がなされる。
また、更にオートサーチ選局機能を付加したチューナで
は一定周波数のクロックパルス発生器を設けて、アップ
若しくはダウン計数させ、このカウンタ出力に基づ゜く
アナログ（チューニング）電圧を同調制御電圧としてい
る。このような電子式チューナではＰＬＬ（フエイズロ
ツクドループ）シンセサイザチューナ方式等のｊ閉ルー
プ構成とは異なるいわゆる開ループ構成であるために、
温度変化や経時変化に対する補償が十分ではない。
は一定周波数のクロックパルス発生器を設けて、アップ
若しくはダウン計数させ、このカウンタ出力に基づ゜く
アナログ（チューニング）電圧を同調制御電圧としてい
る。このような電子式チューナではＰＬＬ（フエイズロ
ツクドループ）シンセサイザチューナ方式等のｊ閉ルー
プ構成とは異なるいわゆる開ループ構成であるために、
温度変化や経時変化に対する補償が十分ではない。
従来の補償法の例としては、受信周波数がすれるとその
すれを検出して局部発振周波数を制御したり、また周波
数シンセサイザ用の７ディジタル・コントロール回路部
の電源回路に温度補償等を施してチューニング電圧の変
動を極力小としている。かかる方法では、高精度の部品
が必要となり、また装置毎のバラツキが生じる等の欠点
がある。
すれを検出して局部発振周波数を制御したり、また周波
数シンセサイザ用の７ディジタル・コントロール回路部
の電源回路に温度補償等を施してチューニング電圧の変
動を極力小としている。かかる方法では、高精度の部品
が必要となり、また装置毎のバラツキが生じる等の欠点
がある。
本発明の目的は、上記した欠点を解消して信頼度の高い
同調周波数自動制御装置を提供することである。本発明
による同調周波数自動制御装置はアップ及びダウン計数
自在な可逆カウンタを有しこの可逆カウンタの計数内容
に応じて同調回路の同調周波数を制御するチューナの同
調周波数自動制御装置を対象とするものであり、離調状
態及び同調点を基準とした離調方向を検出して離調状態
時にその離調方向に応じて可逆カウンタをアップ若しく
はダウン計数動作させることにより自動的に最適同調点
に同調し得ることを特徴としている。
同調周波数自動制御装置を提供することである。本発明
による同調周波数自動制御装置はアップ及びダウン計数
自在な可逆カウンタを有しこの可逆カウンタの計数内容
に応じて同調回路の同調周波数を制御するチューナの同
調周波数自動制御装置を対象とするものであり、離調状
態及び同調点を基準とした離調方向を検出して離調状態
時にその離調方向に応じて可逆カウンタをアップ若しく
はダウン計数動作させることにより自動的に最適同調点
に同調し得ることを特徴としている。
以下、本発明を図面を参照して詳述する。第１図は本発
明による同調周波数自動制御装置の一実施例の回路ブロ
ック図である。
明による同調周波数自動制御装置の一実施例の回路ブロ
ック図である。
図において、１は一定周波数のチューニングクロックパ
ルスを発生するパルス発生器２と共にパルス送出手段を
構成する制御回路てある。この制御回路１はアップ若し
くはダウン指令信号に応じて後述する離調状態検出信号
Ｓ１の存在期間中パルス発生器２からのクロックパルス
を次段の可逆カウンタ３に送出すると共に制御信号Ｓ２
によりカウンタ３のアップ若しくはダウン計数動作を制
御する。可逆カウンタの出力はパルスシンセサイザ４を
経てＤ／Ａコンバータ５でアナログ電圧に変換されてチ
ューニング電圧として図示せぬ同調回路に供給され．る
。６は離調状態及び同調点を基準とした離調方向を検出
する離調検出回路であり、離調状態検出信号Ｓ１及ひ離
調方向検出信号Ｓ３を発生する。
ルスを発生するパルス発生器２と共にパルス送出手段を
構成する制御回路てある。この制御回路１はアップ若し
くはダウン指令信号に応じて後述する離調状態検出信号
Ｓ１の存在期間中パルス発生器２からのクロックパルス
を次段の可逆カウンタ３に送出すると共に制御信号Ｓ２
によりカウンタ３のアップ若しくはダウン計数動作を制
御する。可逆カウンタの出力はパルスシンセサイザ４を
経てＤ／Ａコンバータ５でアナログ電圧に変換されてチ
ューニング電圧として図示せぬ同調回路に供給され．る
。６は離調状態及び同調点を基準とした離調方向を検出
する離調検出回路であり、離調状態検出信号Ｓ１及ひ離
調方向検出信号Ｓ３を発生する。
この離調検出回路６の回路構成を以下に説明する。第２
図は離調検出回路６の一例を示す回路図で。ある。図に
おいて、入力端子１Ｎ１，ＩＮ２間には周波数の変化に
対していわゆるＳカーブ特性を示す図示せぬ周波数弁別
器からの出力電圧が印加される。この出力電圧は演算増
幅器０Ｐ１からなる直流増幅器７に供給される。演算増
幅器０Ｐ１の反転入・力端子は抵抗Ｒ１を介して入力端
子１Ｎ１に接続されると共にコンデンサＣ１を介して接
地されている。０Ｐ１の非反転入力端子は基準電圧Ｖｒ
ｅｆと接地間に接続された可変抵抗ＶＲの摺動子及び入
力端子１Ｎ２に接続されている。
図は離調検出回路６の一例を示す回路図で。ある。図に
おいて、入力端子１Ｎ１，ＩＮ２間には周波数の変化に
対していわゆるＳカーブ特性を示す図示せぬ周波数弁別
器からの出力電圧が印加される。この出力電圧は演算増
幅器０Ｐ１からなる直流増幅器７に供給される。演算増
幅器０Ｐ１の反転入・力端子は抵抗Ｒ１を介して入力端
子１Ｎ１に接続されると共にコンデンサＣ１を介して接
地されている。０Ｐ１の非反転入力端子は基準電圧Ｖｒ
ｅｆと接地間に接続された可変抵抗ＶＲの摺動子及び入
力端子１Ｎ２に接続されている。
また、０Ｐ１の反転入力端子と出力端子間には直列接続
された抵抗Ｒ２及びコンデンサＣ２及びこの直列接続回
路と並列接続された抵抗Ｒ３がそれぞれ接続されている
。演算増幅器０Ｐ１の出力は第３図ａに示す如くＳカー
ブ出力であり、比較手段としてのウインド・コンパレー
タ８を構成する２つの演算増幅器０Ｐ２及び０Ｐ３の入
力となる。すなわち、０Ｐ２の反転入力端子と０Ｐ３の
非反転入力端子は抵抗Ｒ４及びＲ５をそれ）ぞれ介して
０Ｐ１の出力端子に共通接続されており、０Ｐ２の非反
転入力端子には抵抗Ｒ６を介して基準電圧■。が印加さ
れ０Ｐ３の反転入力端子には抵抗Ｒ７を介して基準電圧
■しが印加されている。０Ｐ２及び０Ｐ３はそれぞれ帰
還抵抗Ｒ８及びＲ９を有し・ており、各々基準レベルに
対応した出力ｂ及びＣをそれぞれ発生する。
された抵抗Ｒ２及びコンデンサＣ２及びこの直列接続回
路と並列接続された抵抗Ｒ３がそれぞれ接続されている
。演算増幅器０Ｐ１の出力は第３図ａに示す如くＳカー
ブ出力であり、比較手段としてのウインド・コンパレー
タ８を構成する２つの演算増幅器０Ｐ２及び０Ｐ３の入
力となる。すなわち、０Ｐ２の反転入力端子と０Ｐ３の
非反転入力端子は抵抗Ｒ４及びＲ５をそれ）ぞれ介して
０Ｐ１の出力端子に共通接続されており、０Ｐ２の非反
転入力端子には抵抗Ｒ６を介して基準電圧■。が印加さ
れ０Ｐ３の反転入力端子には抵抗Ｒ７を介して基準電圧
■しが印加されている。０Ｐ２及び０Ｐ３はそれぞれ帰
還抵抗Ｒ８及びＲ９を有し・ており、各々基準レベルに
対応した出力ｂ及びＣをそれぞれ発生する。
０Ｐ２及び０Ｐ３の出力ｂ及びｃはＡＮＤゲート９の２
入力となり、又例えば０Ｐ２の出力ｂは離調方向検出信
号Ｓ３として出力端子０ＵＴ１を介して制御回路１に供
給される。
入力となり、又例えば０Ｐ２の出力ｂは離調方向検出信
号Ｓ３として出力端子０ＵＴ１を介して制御回路１に供
給される。
かかるｌ構成のウインド・コンパレータ８は入力電圧す
なわち０Ｐ１のＳカーブ出力ａが予め与えられた基準電
圧■。及び■，の範囲内のとき出力ｄを発生する。ウイ
ンド・コンパレータ８の出力すなわちＡＮＤゲート９の
出力ｄはＡＮＤゲート１０の一人力となる。入力端子１
Ｎ３には受信信号の強度に対応した信号例えば選局時に
局と局との間において雑音等が出力されないようにミユ
ーテイングをかけるためのミユーテイング信号ｅが印加
される。入力端子ＩＮ３に印加される信号はミユーテイ
ング信号に限定されるものではなく同調範囲にある時に
低レベルとなる信号であれば良い。ミユーテイング信号
ｅは抵抗ＲｌＯ，Ｒｌｌ及び演算増幅器０Ｐ４からなる
増幅器１１で増幅され、インバータ１２を介して０Ｒゲ
ート１３の一人力となる。０Ｒゲート１３の他人力には
制御回路１から出力されるサーチの停止時に高レベルと
なる制御信号Ｓ４が印加され、その出力ｆはＡＮＤゲー
ト１０の他人力となる。
なわち０Ｐ１のＳカーブ出力ａが予め与えられた基準電
圧■。及び■，の範囲内のとき出力ｄを発生する。ウイ
ンド・コンパレータ８の出力すなわちＡＮＤゲート９の
出力ｄはＡＮＤゲート１０の一人力となる。入力端子１
Ｎ３には受信信号の強度に対応した信号例えば選局時に
局と局との間において雑音等が出力されないようにミユ
ーテイングをかけるためのミユーテイング信号ｅが印加
される。入力端子ＩＮ３に印加される信号はミユーテイ
ング信号に限定されるものではなく同調範囲にある時に
低レベルとなる信号であれば良い。ミユーテイング信号
ｅは抵抗ＲｌＯ，Ｒｌｌ及び演算増幅器０Ｐ４からなる
増幅器１１で増幅され、インバータ１２を介して０Ｒゲ
ート１３の一人力となる。０Ｒゲート１３の他人力には
制御回路１から出力されるサーチの停止時に高レベルと
なる制御信号Ｓ４が印加され、その出力ｆはＡＮＤゲー
ト１０の他人力となる。
離調時に低レベルとなるＡＮＤゲート１０の出力ｇは離
調状態検出信号Ｓ１として出力端子０ＵＴ２を介して制
御回路１に供給される。かかる構成において、温度変化
等により同調回路の同調周波数がずれると、ウインド・
コンパレータ８の出力ｄが低レベルとなるために離調検
出回路６から低レベルの離調状態検出信号Ｓｌｇが出力
される。
調状態検出信号Ｓ１として出力端子０ＵＴ２を介して制
御回路１に供給される。かかる構成において、温度変化
等により同調回路の同調周波数がずれると、ウインド・
コンパレータ８の出力ｄが低レベルとなるために離調検
出回路６から低レベルの離調状態検出信号Ｓｌｇが出力
される。
また、ウインド・コンパレータ８において、同調点の基
準として高周波数方向に離調したときには例えば演算増
幅器０Ｐ２が低レベルの離調方向検出信号Ｓ３ｂを出力
する。離調状態検出信号Ｓ１及び離調方向検出信号Ｓ３
を入力とする制御回路１は離調状態検出信号Ｓ１の存在
期間中パルス発生器２からのクロックパルスを可逆カウ
ンタ３に送出し、又例えば高周波数方向に離調した場合
には離調方向検出信号Ｓ３ｂが低レベルとなるために可
逆カウンタ３をダウン計数せしめるべく制御する。なお
、低周波数方向に離調した時には高レベルの離調方向検
出信号Ｓ３ｂに応じて制御回路１は可逆カウンタ３をア
ップ計数せしめるべく制御する。そして、再同調される
と離調状態検出信号Ｓｌａが高レベルとなるために制御
回路１はクロックパルスの送出を停止する。従つて、常
に最適同調点に同調することになる。また、同調後フエ
ージングやトンネル等により電波が途切れた場合にはミ
ユーテイング信号ｅが高レベルとなりインバータ１２の
出力が低レベルとなるが、制御回路１からサーチの停止
時に高レベルとなる制御信号Ｓ４が０Ｒゲート１３の他
人力となり、又Ｓカーブ出力ａが消滅してＡＮＤゲート
９の出力ｄも高レベルとなるためにＡＮＤゲート１０の
出力ｇが高レベルを維持する。すなわち、制御信号Ｓ４
は離調に対してのみ同調動作を行なわせるためのもので
あり、よつてサーチ中に受信局のない点でサーチを停止
させた場合であつても確実にその点で停止させることが
出来る。また、手動による同調操作を行なう場合には本
装置を停止させ手動にて粗同調をとり、しかる後本装置
を動作させることにより最適同調点に確実に同調させる
ことが出来る。以上詳述した如く、本発明によればディ
ジタル回路にて同調周波数制御が可能であるためチュー
ニング電圧の温度補償回路等を高精度に設計する必要が
ない利点があると共に、集積回路化が容易となつて小型
化が図れる。また、従来のアナログ的なＡＦＣ回路より
も広範囲に亘り正確な追従が可能となり、電圧シンセサ
イザチューナに最適となる。更に、同調後はフエージン
グやトンネル等により電波が途切れた場合でも、それを
離調と見なさないので、再サーチが行なわれる等の不具
合が生じることもない。また更に、離調に対してのみ同
調動作を行なわせることになるので、サーチ中に受信局
のない点でサーチを停止させた場合であつても確実にそ
の点で停止させることができる。なお、図示の回路構成
に限定されることなく種々の改変が可能である。
準として高周波数方向に離調したときには例えば演算増
幅器０Ｐ２が低レベルの離調方向検出信号Ｓ３ｂを出力
する。離調状態検出信号Ｓ１及び離調方向検出信号Ｓ３
を入力とする制御回路１は離調状態検出信号Ｓ１の存在
期間中パルス発生器２からのクロックパルスを可逆カウ
ンタ３に送出し、又例えば高周波数方向に離調した場合
には離調方向検出信号Ｓ３ｂが低レベルとなるために可
逆カウンタ３をダウン計数せしめるべく制御する。なお
、低周波数方向に離調した時には高レベルの離調方向検
出信号Ｓ３ｂに応じて制御回路１は可逆カウンタ３をア
ップ計数せしめるべく制御する。そして、再同調される
と離調状態検出信号Ｓｌａが高レベルとなるために制御
回路１はクロックパルスの送出を停止する。従つて、常
に最適同調点に同調することになる。また、同調後フエ
ージングやトンネル等により電波が途切れた場合にはミ
ユーテイング信号ｅが高レベルとなりインバータ１２の
出力が低レベルとなるが、制御回路１からサーチの停止
時に高レベルとなる制御信号Ｓ４が０Ｒゲート１３の他
人力となり、又Ｓカーブ出力ａが消滅してＡＮＤゲート
９の出力ｄも高レベルとなるためにＡＮＤゲート１０の
出力ｇが高レベルを維持する。すなわち、制御信号Ｓ４
は離調に対してのみ同調動作を行なわせるためのもので
あり、よつてサーチ中に受信局のない点でサーチを停止
させた場合であつても確実にその点で停止させることが
出来る。また、手動による同調操作を行なう場合には本
装置を停止させ手動にて粗同調をとり、しかる後本装置
を動作させることにより最適同調点に確実に同調させる
ことが出来る。以上詳述した如く、本発明によればディ
ジタル回路にて同調周波数制御が可能であるためチュー
ニング電圧の温度補償回路等を高精度に設計する必要が
ない利点があると共に、集積回路化が容易となつて小型
化が図れる。また、従来のアナログ的なＡＦＣ回路より
も広範囲に亘り正確な追従が可能となり、電圧シンセサ
イザチューナに最適となる。更に、同調後はフエージン
グやトンネル等により電波が途切れた場合でも、それを
離調と見なさないので、再サーチが行なわれる等の不具
合が生じることもない。また更に、離調に対してのみ同
調動作を行なわせることになるので、サーチ中に受信局
のない点でサーチを停止させた場合であつても確実にそ
の点で停止させることができる。なお、図示の回路構成
に限定されることなく種々の改変が可能である。
第１図は本発明による同調周波数自動制御装置の一実施
例の回路ブロック図、第２図は第１図における離調検出
回路の一例の回路図、第３図は第２図の動作を説明する
ためのタイミング波形図である。 主要部分の符号の説明、１・・・・・・制御回路、２・
・・・・・パルス発生器、３・・・・・・可逆カウンタ
、５・・・Ｄ／Ａコンバータ、６・・・・・・離調検出
回路、８・・・ウインド●コンパレータ、９，１０・・
・・・ＡＮＤゲート、１３・・・・・・０Ｒゲート、０
Ｐ１〜０Ｐ４・・・・演算フ増幅器。
例の回路ブロック図、第２図は第１図における離調検出
回路の一例の回路図、第３図は第２図の動作を説明する
ためのタイミング波形図である。 主要部分の符号の説明、１・・・・・・制御回路、２・
・・・・・パルス発生器、３・・・・・・可逆カウンタ
、５・・・Ｄ／Ａコンバータ、６・・・・・・離調検出
回路、８・・・ウインド●コンパレータ、９，１０・・
・・・ＡＮＤゲート、１３・・・・・・０Ｒゲート、０
Ｐ１〜０Ｐ４・・・・演算フ増幅器。
Claims (1)
- １ アップ及びダウン計数自在な可逆カウンタを有しこ
の可逆カウンタの計数内容に応じて同調回路の同調周波
数を制御するチューナの同調周波数自動制御装置であつ
て、離調状態及び同調点を基準とした離調方向を検出し
て離調状態検出信号及び離調方向検出信号を発生する離
調検出回路と、前記離調状態検出信号の存在期間中前記
可逆カウンタにパルス信号を送出するパルス送出手段と
を備え、前記離調検出回路は、受信信号の周波数の変化
に対応した第１の信号を入力とする第１及び第２の比較
回路を有する比較手段と、前記比較手段の出力信号と前
記受信信号の強度に対応した第２の信号若しくは同調後
に発生する制御信号とを２入力とする論理積ゲート回路
とを含み、前記論理積ゲート回路の出力を前記離調状態
検出信号としかつ前記第１若しくは第２の比較回路の出
力を前記離調方向検出信号とし、前記可逆カウンタが前
記離調方向検出信号に応じて前記離調状態検出信号の存
在期間中アップ若しくはダウン計数動作を行なうことを
特徴とするチューナの同調周波数自動制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54083306A JPS6049374B2 (ja) | 1979-06-29 | 1979-06-29 | チュ−ナの同調周波数自動制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54083306A JPS6049374B2 (ja) | 1979-06-29 | 1979-06-29 | チュ−ナの同調周波数自動制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS567517A JPS567517A (en) | 1981-01-26 |
| JPS6049374B2 true JPS6049374B2 (ja) | 1985-11-01 |
Family
ID=13798722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54083306A Expired JPS6049374B2 (ja) | 1979-06-29 | 1979-06-29 | チュ−ナの同調周波数自動制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049374B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63290011A (ja) * | 1987-05-21 | 1988-11-28 | Seiko Epson Corp | テレビの選局回路 |
| JPH01196912A (ja) * | 1988-02-01 | 1989-08-08 | Maspro Denkoh Corp | 衛星放送受信機 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51128214A (en) * | 1975-04-30 | 1976-11-09 | Toshiba Corp | Receiver |
| JPS5255419A (en) * | 1975-10-31 | 1977-05-06 | Torio Kk | Afc device for fm receiver |
| JPS5264201A (en) * | 1975-11-22 | 1977-05-27 | Sony Corp | Station selection unit |
-
1979
- 1979-06-29 JP JP54083306A patent/JPS6049374B2/ja not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51128214A (en) * | 1975-04-30 | 1976-11-09 | Toshiba Corp | Receiver |
| JPS5255419A (en) * | 1975-10-31 | 1977-05-06 | Torio Kk | Afc device for fm receiver |
| JPS5264201A (en) * | 1975-11-22 | 1977-05-27 | Sony Corp | Station selection unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS567517A (en) | 1981-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5477194A (en) | Temperature compensated PLL frequency synthesizer and high-speed frequency lock method using the same | |
| US5450621A (en) | Radio receiver with digital control loop for coarse frequency acquisition and analog control loop for frequency lock-in | |
| KR970055561A (ko) | 반응 시간이 제어 가능한 위상 동기 루프 | |
| EP0028100B1 (en) | Tuning control apparatus for a receiver | |
| WO1996007261A1 (en) | Method of programming a frequency synthesizer and a radio having a frequency synthesizer | |
| EP0005128A2 (en) | Improvement in circuits for the automatic tuning of voltage controlled filters | |
| JPS6049374B2 (ja) | チュ−ナの同調周波数自動制御装置 | |
| US5949281A (en) | Self aligning PLL demodulator | |
| US4344187A (en) | Radio receiver with system for maintaining optimum tuning | |
| US4881042A (en) | Automatically tunable phase locked loop FM detection system | |
| US4384365A (en) | Superheterodyne receiver frequency tracking circuit | |
| KR900702647A (ko) | 위성 무선 수신기 | |
| JPS6042658B2 (ja) | 中間周波数補正回路 | |
| US4306310A (en) | Superheterodyne receiver frequency tracking circuit | |
| US4450410A (en) | Phase-lock loop control circuitry | |
| US4419767A (en) | Automatic digital control device for exact frequency tuning of a receiver | |
| US4639689A (en) | Inductive loop detector | |
| JPS5912210B2 (ja) | 同調周波数自動制御装置 | |
| US5003272A (en) | Circuit arrangement for synchronizing a frequency-controllable oscillator | |
| JPS627729B2 (ja) | ||
| JPH05347558A (ja) | 高速ロックアップ・シンセサイザ | |
| US4009438A (en) | Superheterodyne receiver with a digitally adjustable tuning arrangement | |
| JPH0475686B2 (ja) | ||
| JPS5945288B2 (ja) | チュ−ナの同調周波数自動制御装置 | |
| JPS6324666Y2 (ja) |