JPS6324666Y2 - - Google Patents
Info
- Publication number
- JPS6324666Y2 JPS6324666Y2 JP6169579U JP6169579U JPS6324666Y2 JP S6324666 Y2 JPS6324666 Y2 JP S6324666Y2 JP 6169579 U JP6169579 U JP 6169579U JP 6169579 U JP6169579 U JP 6169579U JP S6324666 Y2 JPS6324666 Y2 JP S6324666Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- loop control
- controlled oscillator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
この考案は電圧−リアクタンス変換素子を電圧
制御発振器内に備え、受信周波数を基準発振器の
出力と位相比較し、あるレベル範囲内のときには
出力を帰還することによりループ回路を構成する
フエイズロツクループ回路に関する。 従来のフエイズロツクループ回路を備えた受信
機では、ある任意の点で受信周波数にロツクさせ
ようとした場合、ループ内にある電圧−リアクタ
ンス変換素子の感度が電圧に依存するために受信
周波数帯域内でループ利得の変化が生じ、ロツク
レンジを変化させてしまうという問題があつた。
この点につき詳述すると、いま電圧−リアクタン
ス変換素子としてバラクタダイオードを用い、制
御電圧により容量を変化させた場合を考える。 発振回路をLC発振回路とすると、その発振周
波数は
制御発振器内に備え、受信周波数を基準発振器の
出力と位相比較し、あるレベル範囲内のときには
出力を帰還することによりループ回路を構成する
フエイズロツクループ回路に関する。 従来のフエイズロツクループ回路を備えた受信
機では、ある任意の点で受信周波数にロツクさせ
ようとした場合、ループ内にある電圧−リアクタ
ンス変換素子の感度が電圧に依存するために受信
周波数帯域内でループ利得の変化が生じ、ロツク
レンジを変化させてしまうという問題があつた。
この点につき詳述すると、いま電圧−リアクタン
ス変換素子としてバラクタダイオードを用い、制
御電圧により容量を変化させた場合を考える。 発振回路をLC発振回路とすると、その発振周
波数は
【式】従つて
【式】となり、
先に述べたようにac／avは一定であるから、
【式】となり、Ｃの値が小さい程、ルー
プ利得af／avは大きい。ループ内に受信周波数に関
係する項目は他に無いとすれば受信周波数が高い
程ループ利得が大となり、従つてロツクレンジも
大となる。 この考案は上記の問題点を解決せんとするもの
であり、受信周波数が変化してもロツクレンジを
一定にするようにしたものである。 以下、図示実施例によりこの考案を説明する。
第１図はこの考案の一実施例を示す概略回路図で
あり、１は電圧制御発振器、２はバラクタダイオ
ード等からなる電圧−リアクタンス変換素子、３
は制御電圧VVCにより受信周波数に対応して発振
周波数が変化する電圧制御発振回路である。４は
高周波受信信号RFと電圧制御発信器１の出力の
混合器であり、５は中間周波増幅部である。６は
中間周波増幅した信号をN1分の１に分周する第
１の分周回路で、その分周出力は位相検波器７に
入力される。一方、位相検波器７には基準発振器
９の出力が第２の分周回路１０で分周された出力
が入力され、双方の位相を比較し、位相差に応じ
た電圧が出力される。８はループフイルタであ
る。ここでスイツチＳ１が接点ａ側にあれば、ル
ープは閉じられ、ループはロツクされ、中間周波
数は基準発振器の精度でロツクされる。１１は２
個の比較器Ａ１，Ａ２等からなる電圧比較回路
で、ループの制御電圧（ループフイルター出力
Vl）と基準電圧Vrefとの関係を指示する。もし、
ループフイルター出力Vlと基準電圧Vrefの電位差
があるスレツシヨルドレベルを越えると電圧比較
回路１１よりの信号でスイツチ駆動回路１２が動
作し、スイツチＳ１を接点ｂ側に倒し、ループを
開く。そして、ループが開かれると電圧制御発振
器１への入力として基準電圧Vrefが印加され、ル
ープフイルタ出力Vlを基準電圧Vrefに近づけ、そ
の差が所定範囲内になると再びループを閉じる。
なお、上記スレツシヨルドレベルは、受信周波数
を決定するために電圧制御発振器１に印加される
制御電圧VVCを、電圧設定回路１３を介して電圧
比較器Ａ１，Ａ２に印加することにより変化され
るように構成されている。ここで、スレツシヨル
ドレベルの設定について説明する。 電圧比較回路１１の構成は入力側にループフ
イルタ出力Vlが印加され入力側にスレツシヨ
ルド電圧が印加された第１の電圧比較器Ａ１と、
入力側にスレツシヨルド電圧が印加され入力
側にループフイルタ出力Vlが印加された第２の
電圧比較器Ａ２と、スレツシヨルドレベル設定用
の抵抗Ｒ４〜Ｒ７と、電圧設定回路１３とからな
る。なおＤ１，Ｄ２は論理和回路を構成するダイ
オードであり、二つの電源Ｂ１，Ｂ２と基準電圧
Vrefとの関係はＢ１＞Vref＞Ｂ２となつている。 電圧設定回路１３は、第１の電圧比較器Ａ１の
入力側にコレクタが接続され、第２の電圧比較
器Ａ２の入力側にエミツタが接続されたトラン
ジスタＱ１と、制御電圧VVCをトランジスタＱ１
のベースに印加する抵抗Ｒ１と、分圧用抵抗Ｒ
２，Ｒ３とから構成されている。 そして、スレツシヨルドレベルは制御電圧VVC
を変えることにより変化可能である。すなわち、
制御電圧VVCを高くするとトランジスタＱ１のコ
レクタ−エミツタ間の電圧が低くなり、電圧比較
器Ａ１側のスレツシヨルドレベルは下がり、電圧
比較器Ａ２側のスレツシヨルドレベルは上がり、
第２図の如くなる。 従つて、電圧比較回路１１の各抵抗Ｒ１〜Ｒ７
の値を適当に選べば、受信周波数が高い程、すな
わち制御電圧VVCの大きい程ロツクレンジが拡大
してしまうという電圧−リアクタンス変換素子を
用いたフエイズロツクループ回路の欠点を補い、
ロツクレンジを受信周波数にかかわらずほゞ一定
に保つことが可能となる。
程ループ利得が大となり、従つてロツクレンジも
大となる。 この考案は上記の問題点を解決せんとするもの
であり、受信周波数が変化してもロツクレンジを
一定にするようにしたものである。 以下、図示実施例によりこの考案を説明する。
第１図はこの考案の一実施例を示す概略回路図で
あり、１は電圧制御発振器、２はバラクタダイオ
ード等からなる電圧−リアクタンス変換素子、３
は制御電圧VVCにより受信周波数に対応して発振
周波数が変化する電圧制御発振回路である。４は
高周波受信信号RFと電圧制御発信器１の出力の
混合器であり、５は中間周波増幅部である。６は
中間周波増幅した信号をN1分の１に分周する第
１の分周回路で、その分周出力は位相検波器７に
入力される。一方、位相検波器７には基準発振器
９の出力が第２の分周回路１０で分周された出力
が入力され、双方の位相を比較し、位相差に応じ
た電圧が出力される。８はループフイルタであ
る。ここでスイツチＳ１が接点ａ側にあれば、ル
ープは閉じられ、ループはロツクされ、中間周波
数は基準発振器の精度でロツクされる。１１は２
個の比較器Ａ１，Ａ２等からなる電圧比較回路
で、ループの制御電圧（ループフイルター出力
Vl）と基準電圧Vrefとの関係を指示する。もし、
ループフイルター出力Vlと基準電圧Vrefの電位差
があるスレツシヨルドレベルを越えると電圧比較
回路１１よりの信号でスイツチ駆動回路１２が動
作し、スイツチＳ１を接点ｂ側に倒し、ループを
開く。そして、ループが開かれると電圧制御発振
器１への入力として基準電圧Vrefが印加され、ル
ープフイルタ出力Vlを基準電圧Vrefに近づけ、そ
の差が所定範囲内になると再びループを閉じる。
なお、上記スレツシヨルドレベルは、受信周波数
を決定するために電圧制御発振器１に印加される
制御電圧VVCを、電圧設定回路１３を介して電圧
比較器Ａ１，Ａ２に印加することにより変化され
るように構成されている。ここで、スレツシヨル
ドレベルの設定について説明する。 電圧比較回路１１の構成は入力側にループフ
イルタ出力Vlが印加され入力側にスレツシヨ
ルド電圧が印加された第１の電圧比較器Ａ１と、
入力側にスレツシヨルド電圧が印加され入力
側にループフイルタ出力Vlが印加された第２の
電圧比較器Ａ２と、スレツシヨルドレベル設定用
の抵抗Ｒ４〜Ｒ７と、電圧設定回路１３とからな
る。なおＤ１，Ｄ２は論理和回路を構成するダイ
オードであり、二つの電源Ｂ１，Ｂ２と基準電圧
Vrefとの関係はＢ１＞Vref＞Ｂ２となつている。 電圧設定回路１３は、第１の電圧比較器Ａ１の
入力側にコレクタが接続され、第２の電圧比較
器Ａ２の入力側にエミツタが接続されたトラン
ジスタＱ１と、制御電圧VVCをトランジスタＱ１
のベースに印加する抵抗Ｒ１と、分圧用抵抗Ｒ
２，Ｒ３とから構成されている。 そして、スレツシヨルドレベルは制御電圧VVC
を変えることにより変化可能である。すなわち、
制御電圧VVCを高くするとトランジスタＱ１のコ
レクタ−エミツタ間の電圧が低くなり、電圧比較
器Ａ１側のスレツシヨルドレベルは下がり、電圧
比較器Ａ２側のスレツシヨルドレベルは上がり、
第２図の如くなる。 従つて、電圧比較回路１１の各抵抗Ｒ１〜Ｒ７
の値を適当に選べば、受信周波数が高い程、すな
わち制御電圧VVCの大きい程ロツクレンジが拡大
してしまうという電圧−リアクタンス変換素子を
用いたフエイズロツクループ回路の欠点を補い、
ロツクレンジを受信周波数にかかわらずほゞ一定
に保つことが可能となる。
第１図はこの考案の一実施例を示す概略回路
図、第２図はこの考案の電圧比較回路のスレツシ
ヨルドレベルの変化状態を説明する特性図であ
る。 図中の符号１は電圧制御発振器、２はバラクタ
ダイオード、３は制御電圧VVCにより受信周波数
に対応して発振周波数の変化する電圧制御発振回
路、４は混合器、５は中間周波増幅器、６，１０
は分周器、７は位相検波器、８はループフイル
タ、９は基準発振器、１１は電圧比較回路、１２
はスイツチ駆動回路である。
図、第２図はこの考案の電圧比較回路のスレツシ
ヨルドレベルの変化状態を説明する特性図であ
る。 図中の符号１は電圧制御発振器、２はバラクタ
ダイオード、３は制御電圧VVCにより受信周波数
に対応して発振周波数の変化する電圧制御発振回
路、４は混合器、５は中間周波増幅器、６，１０
は分周器、７は位相検波器、８はループフイル
タ、９は基準発振器、１１は電圧比較回路、１２
はスイツチ駆動回路である。
Claims (1)
- 【実用新案登録請求の範囲】 基準電圧またはループの制御電圧が印加され印
加電圧に応じてリアクタンスが変化する電圧−リ
アクタンス変換素子と制御電圧が印加され受信周
波数に対応して発振周波数が変化する電圧制御発
振回路とを含む電圧制御発振器、この電圧制御発
振器の発振周波数と高周波受信信号とを混合して
生成した中間周波信号を１／N1に分周する第１の回 路、基準発振器の出力を１／N2に分周する第２の回 路、上記第１および第２の回路の出力の位相を比
較して位相差に応じたループの制御電圧を上記電
圧制御発振器に帰還する位相検波器と、この位相
検波器の出力と上記電圧制御発振器との間に設け
られループの制御電圧と基準電圧とを選択的に切
り換えて電圧制御発振器に印加するスイツチ、上
記受信周波数を決定するために電圧制御発振器に
印加される制御電圧に応じたスレツシヨルド電圧
を出力する電圧設定回路、ループの制御電圧とス
レツシヨルドレベルと比較してループの制御電圧
が上記スレツシヨルドレベル以上のとき基準電圧
を電圧制御発振器に印加するようにスイツチを切
り換える信号を出力する第１の電圧比較器、ルー
プの制御電圧とスレツシヨルドレベルとを比較し
てループの制御電圧がスレツシヨルドレベル以下
のときループの制御電圧を電圧制御発振器に印加
するようにスイツチを切り換える信号を出力する
第２の電圧比較器を備えてなるフエイズロツクル
ープ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6169579U JPS6324666Y2 (ja) | 1979-05-09 | 1979-05-09 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6169579U JPS6324666Y2 (ja) | 1979-05-09 | 1979-05-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55162452U JPS55162452U (ja) | 1980-11-21 |
| JPS6324666Y2 true JPS6324666Y2 (ja) | 1988-07-06 |
Family
ID=29295665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6169579U Expired JPS6324666Y2 (ja) | 1979-05-09 | 1979-05-09 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6324666Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2638812B2 (ja) * | 1987-07-03 | 1997-08-06 | ソニー株式会社 | Ｐｌｌ回路 |
-
1979
- 1979-05-09 JP JP6169579U patent/JPS6324666Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55162452U (ja) | 1980-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819081A (en) | Phase comparator for extending capture range | |
| KR101012510B1 (ko) | 자동적인 주파수 동조를 구비한 위상 고정 루프 | |
| KR20050103367A (ko) | 빠른 주파수 락을 위한 위상 동기 루프 | |
| KR101082724B1 (ko) | 2π 슬립 검출을 이용하여 위상 동기 루프(ＰＬＬ)합성기를 거칠게 동조시키는 시스템 및 방법 | |
| US7151414B2 (en) | Method and circuit for frequency synthesis using a low drift current controlled oscillator with wide output frequency range | |
| US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
| US6031426A (en) | Phase locked loop with digital vernier control | |
| JPS6324666Y2 (ja) | ||
| JP2858023B2 (ja) | サンプル・ホールド位相検波器及びその制御方法 | |
| JP2001320235A (ja) | 電圧制御発振器 | |
| JP3080007B2 (ja) | Ｐｌｌ回路 | |
| US5221911A (en) | Receiver having pll frequency synthesizer with rc loop filter | |
| US20070241825A1 (en) | Phase Locked Loop Circuit | |
| Ahola et al. | A phase detector with no dead zone and a very wide output voltage range chargepump | |
| JP2909653B2 (ja) | Ｐｌｌ回路 | |
| JPH09223960A (ja) | 位相同期装置 | |
| JPS6327456Y2 (ja) | ||
| JPH05347558A (ja) | 高速ロックアップ・シンセサイザ | |
| JP2911269B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS5832357Y2 (ja) | デジタルシンセサイザ送信機の一時停止回路 | |
| JPH0546357Y2 (ja) | ||
| JPH10200406A (ja) | Ｐｌｌ回路 | |
| JPH0156580B2 (ja) | ||
| JPH083070Y2 (ja) | Ｐｌｌ回路 | |
| US20020021178A1 (en) | Phase-locked loop circuit having rate-of-change detector |