JP3037411B2 - Ｉｃ回路内のアナログ回路部分の整合方法 - Google Patents

Description

【発明の詳細な説明】 本発明はIC回路内のアナログ回路部分の整合方法に関
する。

“１チップ”テレビ受像機の製造のためにはIC回路内
に含まれているアナログ回路、例えばフィルタは構成素
子トレランス及び製造特性ばらつきに基づき整合されな
ければならない。刊行物Y.P.Tsividis,“MOS Analog IC
Design−New Ideas,Trends and Obstacles",ESSCIRC8
6、Delft Conference Pro−ceedings,からは、IC回路の
基準素子（これは回路技術上当該IC回路の他の整合さる
べき素子と類似に構成されている）を整合し、それによ
り他の整合さるべき素子の少なくとも近似的な整合のた
めの尺度を得ることが公知である。当該基準素子の整合
は付加的コストを要する。さらにそによってはIC回路内
部での構成部分トレランスは考慮されない。

本発明の課題の基礎を成すことはわずかなコスト及び
高い精度でIC回路内部でのアナログ回路部分を整合する
ことにある。

上記課題は請求項１に特定された構成要件により解決
される。本発明の有利な発展形態は引用請求項に規定さ
れている。IC回路の基本回路部分（これは公知のテレビ
受像機内にも設れられていて整合調整されねばならな
い）は回路技術上他の整合さるべき回路部分に類似して
構成される。上記基準回路部分は例えば水平周波発振器
であり、他のアナログ回路部分は例えばアナログフィル
タ、FM復調器及び等化器である。

上記回路部分は夫々例えば電流によって整合可能であ
る。その場合水平周波発振器に対する設定整合電流はア
ナログ回路部分の相応の整合電流に対する尺度である。
当該回路部分の微調整のための制御によっては電流をた
んにわずか変化しさえすればよく、著しく制限された捕
捉引込領域を有しさえすればよい。そのような制御過程
には例えばノイズ及び構成部品トレランスは有利にわず
かな影響しか及ぼさないようになる。制御過程の捕捉引
込には何ら問題は起らない。有利に、上記回路部分の集
積化により、公知テレビ受像機と異なって高価なセラミ
ックフィルタ及びLC回路を省き得る。

次に、本発明の実施例を図を用いて説明する。

図１は本発明のマルチスタンダード（多重標準規格）
−テレビ−シャシのブロック接続図である。

図２はマルチスタンダード−テレビ−シャシ中に設け
られている信号プロセッサのブロック接続図である。

図３はアナログビコー（Biqaud）−フィルタセルの接
続図である。

図４は型式１のgm−アンプの接続図である。

図５は型式２のgm−アンプの接続図である。

図６は本発明による整合構成トリーの配置図である。

図１はテレビ受像機のブロック接続図である。構成ユ
ニットは基本的に今日のテレビ受像機のそれに相応す
る。PIFは画像−ZF（中間周波数）を意味し、SIFは音声
−ZF（中間周波数）を意味する。本発明のテレビシャシ
では一点鎖線で示すマークの枠内部おける構成ユニット
が、その中に設けられている整合さるべきアナログ回路
部分と共に、唯１つのIC回路（“１チップ”）中に内蔵
配置されている。

図２には種々の整合さるべき回路部分を有するIC回路
の詳細なブロック接続図を示す。上記回路部分は20（水
平周波−発振器）、211〜214（ZF（中間周波）フィル
タ）221〜224、231〜234（音声用フィルタ）、24（クロ
マーベル形特性フィルタ）、25（クロマトラップ）であ
る。

図３はIC中に多重に使用あされている、ビコー（Biqa
ud）−ベースフィルタセルを所属の伝達関数V_outと共に
示す。下記の表は入力端子Va,Vb,Vcの結線に依存した当
該ベースフィルタセルの種々異なるフィルタ特性を示
す。

LPF:Vb及びVc、アース接続Va入力信号印加 HPF:Va及びVb 〃 Vc 〃 BPF:Va及びVc 〃 Vb 〃 トラップ:Vb 〃 Va及びVc〃 図３のビコー（Biqaud）−ベースフィルタセルは２つ
のgm−アンプ（相互コンダクタンス−アンプ）を有し、
このアンプは図４又は図５の回路を有する。Gmアンプ型
式１はgm−アンプ型式２より高い周波数を処理できる。
gmアンプ型式１に対する処理可能な信号振幅を拡大する
ため、図４におけるエミッタと直列に各２つのダイオー
ドが追加されている。異なった結線により、図５におけ
るgmアンプ型式２はさらに高い信号振幅を処理でき、比
較的にわずかな温度依存性を有し、しかし幾らか高めら
れた構成素子コストを要する。図２のIC回路では２つの
gmアンプ型式が利用される。容量COの値に相応して、図
３のビコー（Biqaud）フィルタの中心周波数が、有利
に、簡単に電流Icないし電流Ic及びI1を介して整合され
得る（図３〜５に示す式に従って）。Vtは既知の温度電
圧であり、26mV/Kの値を有する。

図６の整合トリー（樹状）構成体は水平周波−発振器
60を示す。この発振器は基準−回路部分である。それの
周波数は容易に測定され、５ビットのD/A変換器601を用
いて、＋−１％より小の誤差を以て整合され得る。D/A
変換器601はテレビ機器生産の際ソフトウエア的に整合
可能であり、その際当該整合状態は記憶されている。

上記D/A変換器の周囲における高い電圧パルスによ
り、記憶内容は不都合に変化され得る。それにより、水
平周波が過度に低くなると、水平終段及びスイッチ−モ
ード−回路網部分が破壊されることとなる。それ故に、
D/A変換器601において、パリティチェックが実施され
る。このチェックの結果エラーのあることが明らかにな
ると、スイッチ602により最大制御電流が調整設定され
る。それにより、水平周波が高められ、回路の破壊が阻
止される。

水平周波発振器60が整合状態におかれると、当該制御
電流は基準電流Iref＝Vref/Rextにより定まる。製造ト
レランスに基づきIC回路における例えばコンデンサは設
定値Ｃ_設定基準に比して、実際の値Ｃ_設定値を有する。
それにより、制御電流Icは容量−整合状態（“capacito
r−adjusted"）におかれており、例えば、値Ic＝Tref＊
Ｃ_実際値/C_設定基準を有する。Ｃ_実際値は実際上水平周
波発振器60の周波数測定を介して測定される。水平周波
発振器の出力周波数は実質的に制御電流Icに依存する
が、例えば温度電圧Vt及びピーク−ピーク出力電圧Vpp
とのわずかな依存性を有する。それにより、当該周波数
はIc/C_実際値＊（１＋９＊Vt/Vpp）となり、従って、制
御電流Icにより整合された所定のアナログ回路部分にな
お微調整整合を施す必要性が生じる。

上記の理由から当該Ic回路中に、種々の回路部分に対
する５つの制御ループが設けられており、上記制御ルー
プ中では制御電流Icは加算点616,626,636,646,676にて
補正電流Iconと結合される。

アナログフィルタ621〜623及びFM−復調器624によっ
ては第１の音声チャネルが準備処理され、アナログフィ
ルタ631〜633及び復調器634によっては第２音声チャネ
ルが準備処理される。上記両音声チャネルの微調整整合
に対する基準尺度はFM復調器625ないし635の出力側にお
ける直流電圧オフセットである。上記出力電圧はLPF625
ないし635にて10Hzの遮断周波数でフィルタリングされ
る。生じる直流電圧成分により夫々補正電流Iconが生ぜ
しめられる。

音声トラップ611〜612、画像−ZF（中間周波数）にお
ける等化器613、音声−ZF（中間周波数）における予選
択フィルタ614の微調整整合は付加的に基準−ビコー（B
iquad）−フィルタ617を用いて実施され、上記フィルタ
617はPLLループの帰還路内に配置されている。上記PLL
ループは基準発振器615及びプログラマブルな1:n分周器
618を有する。その場合、基準ビコー（Biquad）フィル
タの遮断周波数は音声トラップ611〜612、等化器613、
予選択フィルタ614の周波数位置（領域）に対して適合
する状態位置関係におかれていて、その結果良好な同期
関係が得られる。音声トラップ611,612、等化器613、予
選択フィルタ614に対しては高い処理さるべき周波数の
故にgm−アンプ型式１が使用されるので、制御電流Icは
回路619にて温度依存の補正を施される。

クロマーベルフィルタ64の微調整整合の際、最大＋−
0.4％の誤差しか発生してはいけない。更に、クロマー
ベルフィルタ64の品質（Ｑ）ないし、素子（回路）の長
さは値16に達しなければならない。それ故に異なる微調
整整合方式が適用される。垂直ラインフライバック（フ
レーム）中、上記フィルタは整合モードに切換えられ
る。PAL色搬送波4.43MHzを有する水晶発振器641はフィ
ルタに接続され、位相比較器642にて、フィルタの入、
出力側における位相が比較される。位相差が零である場
合、クロマーベル特性フィルタ64の中心周波数はPAL−
色搬送波と一致する。位相比較器642はサンプルホール
ド回路643に接続されている。わずかなもれ電流しか必
要でないので、サンプルホールド回路643はNMOS入力側
を有するオペアンプを備えている（図示せず）。それに
つづいて、設けられている積分器によっては制御電流Ic
に対する補正電流が生ぜしめられる。付加的に、測定時
間中、補正回路645により、ほぼ2.3％の小さな補正係数
が導入される、それというのは、クロマーベルフィルタ
64の設定−中心周波数（4.328）が、PAL色搬送波（4.43
MHz）と幾らか偏差を有するからである。色搬送波トラ
ップ65の整合は比較的にクリティカルでない。クロマー
ベルフィルタ64に対するのと同じ制御電流が使用され
る。

垂直−Sync−セパレータ（分離回路）671、Phi2−ル
ープの回路672、スイッチモード回路網部分用のパルス
幅変調器673に対する制御電流−補正値は基準積分器674
を有する別のPLLループを介して形成される。

自動的微調整整合は上述の整合方式はバイポーラ−及
びBICMOS−テクノロジーにおけるIC回路に適する。付加
的な微調整整合により有利に、当該回路部分の温度依存
性が除去される。

フロントページの続き (72)発明者 リーガー，マルティン ドイツ連邦共和国 Ｄ―7210 ロットヴ ァイル―ノイキルヒ アルテ シュトラ ーセ 14 (56)参考文献 特開 平２−215215（ＪＰ，Ａ) 特開 平２−279004（ＪＰ，Ａ) 特開 昭61−163712（ＪＰ，Ａ) 実開 昭62−164651（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03H 11/04 H04N 5/44

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】回路部分内に設けられたコンポーネントに
   対する制御電流（Ic）を使用し、また、複数の回路部分
   に対する共通の粗調整を使用して、IC回路内部でアナロ
   グ回路部分の整合ないし整合調整を行う方法であってIC
   回路内にて又はIC回路を含む装置にて制御電流の大きさ
   に相応する値（Iref）が記憶されるようにしたIC回路内
   のアナログ回路部分の整合方法において、 IC回路の基準−回路部分（60）の調整整合により所要の
   制御電流が求められ、IC回路の１つの他の回路部分又は
   複数の他の回路部分（621−624,631−634,614−613,67
   1,674,64,65）の付加的微調整整合成分の付加的な微調
   整整合がIC回路の作動中、自動的に当該IC回路にて含ま
   れている制御回路を用いて行なわれるようにし、該制御
   回路は、夫々の他の回路部分中を流れる制御電流（Ic）
   にそのつど補正−制御電流（Icon）を付加するようにし
   たことを特徴とするIC回路内のアナログ回路部分の整合
   方法。
2. 【請求項２】基準−回路部分（60）は制御電流（Ic）に
   より調整整合されるようにした請求項１記載の方法。
3. 【請求項３】基準−回路部分として、水平周波−発振器
   （60）が使用されるようにした請求項１または２記載の
   方法。
4. 【請求項４】IC回路を有する機器の作製の際基準回路部
   分（60）の調整整合を行なうようにした請求項１から３
   までのいずれか１項記載の方法。
5. 【請求項５】制御電流（Ic）の調整設定のためD/A変換
   器（601）が使用され、ここにおいて、連続的パリティ
   チェックにより制御電流に対する記憶された値の不都合
   な変化が検出されると上記制御電流は所定の値をとるよ
   うにした請求項１から４までのいずれか１項又は複数項
   記載の方法。
6. 【請求項６】BICMOS−又はバイポーラーテクノロジーに
   おける構成素子に対して制御電流（Ic）ないし補正電流
   （I_con）による当該調整整合を適合的に実施するように
   した請求項１から５までのいずれか１項又は複数項記載
   の方法。
7. 【請求項７】制御電流を用いて調整整合さるべきFM復調
   器（624,634）の出力電圧のLPFフィルタリングされた成
   分、および／又は、制御電流を用いて調整整合さるべき
   基準フィルタ（615）を有するPLLループの出力信号、お
   よび／又は制御電流を用いて調整整合さるべき基準−積
   分器（674）を有する制御ループの出力信号、および／
   又は位相比較器（642）と、積分器（644）と制御電流を
   用いて調整整合さるべき特定カーブ−フィルタ（64）と
   を有する制御ループの出力信号が、補正−制御電流に対
   する尺度として使用され、ここにおいて、ベル特性カー
   ブフィルタ（64）の入力側に周期的に第１の持続時間中
   は測定信号（641）が加えられ、第２持続時間中は既知
   のろ波すべき信号が加えられ、その際上記第１持続時間
   中は補正−制御電流が検出され、第２持続時間中はそれ
   の大きさが維持されるようにした請求項１から６までの
   いずれか１項又は複数項記載の方法。
8. 【請求項８】上記制御電流は第１、第２持続時間中２つ
   の異なった係数（645）で付加的に変化され、ここにお
   いて、例えば上記第１持続時間は画像再生機器の垂直フ
   ライバック期間であるようにした請求項７記載の方法。
9. 【請求項９】１つの回路部分向け又は複数の回路部分向
   けの制御電流が付加的に温度補償されるようにした請求
   項１から８までのいずれか１項又は複数項記載の方法。
10. 【請求項１０】テレビ信号−処理装置用IC回路におい
    て、上記回路は水平周波発振器（60）と、画像−ZF−フ
    ィルタ（611〜613）と、音声−ZF−フィルタ（614）
    と、基準発振器（615）と、フィルタ（621〜623）と、
    第１音声チャネル用のFM−復調器（624）と、フィルタ
    （631〜633）と、第２音声チャネル用FM復調器（634）
    と、ベル特性カーブフィルタ（64）と、クロマトラップ
    （65）と、基準積分器（674）と、垂直Syncセパレータ
    （671）と、Phi2ループ回路（672）と、スイッチモード
    回路網部分用のパルス幅変調器（673）と、を有してお
    り、上記構成部分は請求項１から９までのいずれか１項
    又は複数項記載の方法により調整整合されるように構成
    されているデジタル信号処理装置用IC回路。