JPH0125247B2 - - Google Patents
Info
- Publication number
- JPH0125247B2 JPH0125247B2 JP58103550A JP10355083A JPH0125247B2 JP H0125247 B2 JPH0125247 B2 JP H0125247B2 JP 58103550 A JP58103550 A JP 58103550A JP 10355083 A JP10355083 A JP 10355083A JP H0125247 B2 JPH0125247 B2 JP H0125247B2
- Authority
- JP
- Japan
- Prior art keywords
- variable capacitance
- voltage
- circuit
- capacitance diode
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H5/00—One-port networks comprising only passive electrical elements as network components
Landscapes
- Filters And Equalizers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明は可変容量ダイオードを用いた共振回路
に関し、さらに詳言すれば周波数シンセサイザチ
ユーナにおける同調回路、局部発振器等に使用で
きる共振回路に関する。
に関し、さらに詳言すれば周波数シンセサイザチ
ユーナにおける同調回路、局部発振器等に使用で
きる共振回路に関する。
（従来技術）
従来の周波数シンセサイザチユーナに使用され
る共振回路は第１図に示す如く、逆直列に接続さ
れた２個の可変容量ダイオード１，２と、可変容
量ダイオード１，２の陽極間に接続されたコイル
３とから構成され、逆直列に接続された可変容量
ダイオード１，２の陰極に直流バイアス電圧VT
を印加し、直流バイアス電圧VTを変化させて共
振周波数を変化させていた。
る共振回路は第１図に示す如く、逆直列に接続さ
れた２個の可変容量ダイオード１，２と、可変容
量ダイオード１，２の陽極間に接続されたコイル
３とから構成され、逆直列に接続された可変容量
ダイオード１，２の陰極に直流バイアス電圧VT
を印加し、直流バイアス電圧VTを変化させて共
振周波数を変化させていた。
しかるに、上記した従来の共振回路を周波数シ
ンセサイザチユーナの同調回路として、また局部
発振器のタンク回路として使用したとき、共振回
路に発生または加えられる信号の振幅が大きくな
ると可変容量ダイオードの直流バイアスが影響を
受けて可変容量ダイオードの容量が変化し、共振
特性が悪化するなどの欠点があつた。
ンセサイザチユーナの同調回路として、また局部
発振器のタンク回路として使用したとき、共振回
路に発生または加えられる信号の振幅が大きくな
ると可変容量ダイオードの直流バイアスが影響を
受けて可変容量ダイオードの容量が変化し、共振
特性が悪化するなどの欠点があつた。
（発明の目的）
本発明は上記にかんがみなされたもので、上記
の欠点を解消し、信号の振幅が増大した大振幅動
作時の共振特性が改善される共振回路を提供する
ことを目的とする。
の欠点を解消し、信号の振幅が増大した大振幅動
作時の共振特性が改善される共振回路を提供する
ことを目的とする。
この目的は本発明によれば、ｎ（ｎは２以上の
自然数）個の可変容量ダイオードを直列接続して
第１可変容量ダイオード群を構成し、ｎ個の可変
容量ダイオードを直列接続して第２可変容量ダイ
オード群を構成し、第１可変容量ダイオード群と
第２可変容量ダイオード群とを逆直列接続し、直
流逆バイアス電圧源の電圧を分圧して第１および
第２可変容量ダイオード群の各可変容量ダイオー
ドに対称に直流逆バイアス電圧を印加することに
より達成される。
自然数）個の可変容量ダイオードを直列接続して
第１可変容量ダイオード群を構成し、ｎ個の可変
容量ダイオードを直列接続して第２可変容量ダイ
オード群を構成し、第１可変容量ダイオード群と
第２可変容量ダイオード群とを逆直列接続し、直
流逆バイアス電圧源の電圧を分圧して第１および
第２可変容量ダイオード群の各可変容量ダイオー
ドに対称に直流逆バイアス電圧を印加することに
より達成される。
以下、本発明を実施例により説明する。
（発明の構成）
第２図は本発明の一実施例の構成を示す回路図
である。
である。
本発明の一実施例は第２図に示す如く同一特性
のｎ個の可変容量ダイオード４1，４2，…，４o
を直列に接続した第１の可変容量ダイオード群
と、可変容量ダイオード４1，４2，…，４oと同
一特性のｎ個の可変容量ダイオード５1，５2，
…，５oを直列に直接した第２の可変容量ダイオ
ード群とを逆直列に接続し、可変容量ダイオード
４1の陽極と可変容量ダイオード５1の陽極との間
にコイル９を接続して並列共振回路を構成してい
る。一方、ｎ個の抵抗６1，６2，…６oを直列に
接続した分圧回路に直流バイアス電圧nVTを供給
して分圧し、抵抗６1，６2，…，６oの各抵抗値
を同一値に設定して、可変容量ダイオード４1お
よび５1の陰極に直流バイアス電圧VTを可変容量
ダイオード４2および５2の陰極に直流バイアス電
圧２VTを、…、同様に可変容量ダイオード４oお
よび５oの陰極に直流バイアス電圧nVTを、抵抗
７1，７2，…，７o，８1，…，８o-1を介して供給
し、それぞれの可変容量ダイオード４1，４2，
…，４o，５1，５2，…，５oに同一の直流バイア
ス電圧VTが印加されるように構成してある。な
お、抵抗７1，７2，…，７o-1，７o，８1，…，８
ｏ−１はチヨークコイルであつても差支えない。
のｎ個の可変容量ダイオード４1，４2，…，４o
を直列に接続した第１の可変容量ダイオード群
と、可変容量ダイオード４1，４2，…，４oと同
一特性のｎ個の可変容量ダイオード５1，５2，
…，５oを直列に直接した第２の可変容量ダイオ
ード群とを逆直列に接続し、可変容量ダイオード
４1の陽極と可変容量ダイオード５1の陽極との間
にコイル９を接続して並列共振回路を構成してい
る。一方、ｎ個の抵抗６1，６2，…６oを直列に
接続した分圧回路に直流バイアス電圧nVTを供給
して分圧し、抵抗６1，６2，…，６oの各抵抗値
を同一値に設定して、可変容量ダイオード４1お
よび５1の陰極に直流バイアス電圧VTを可変容量
ダイオード４2および５2の陰極に直流バイアス電
圧２VTを、…、同様に可変容量ダイオード４oお
よび５oの陰極に直流バイアス電圧nVTを、抵抗
７1，７2，…，７o，８1，…，８o-1を介して供給
し、それぞれの可変容量ダイオード４1，４2，
…，４o，５1，５2，…，５oに同一の直流バイア
ス電圧VTが印加されるように構成してある。な
お、抵抗７1，７2，…，７o-1，７o，８1，…，８
ｏ−１はチヨークコイルであつても差支えない。
（発明の作用）
以上の如く構成した本発明の一実施例は、第１
図に示した従来の共振回路と同様に、並列共振回
路を構成している。コイル９のインダクタンスを
コイル３のインダクタンスのｎ倍に設定すること
により、可変容量ダイオード４1，４2，…，４o
に可変容量コンデンサ１と同一のものを、可変容
量コンデンサ５1，５2，…，５oに可変容量コン
デンサ２と同一のものを用いた場合、第１図に示
した共振回路と第２図に示した本発明の一実施例
の共振回路とは共振周波数に対して等価となる。
図に示した従来の共振回路と同様に、並列共振回
路を構成している。コイル９のインダクタンスを
コイル３のインダクタンスのｎ倍に設定すること
により、可変容量ダイオード４1，４2，…，４o
に可変容量コンデンサ１と同一のものを、可変容
量コンデンサ５1，５2，…，５oに可変容量コン
デンサ２と同一のものを用いた場合、第１図に示
した共振回路と第２図に示した本発明の一実施例
の共振回路とは共振周波数に対して等価となる。
一方、直流バイアス電圧nVTが供給される端子
よりみた場合、第１図に示す共振回路において直
流バイアス電圧と周波数の変化範囲が10V−1M
Hzであつたとすれば、第２図に示した本実施例の
ときにはｎ×10V−1MHzとなり、直流バイアス
電圧nVTに乗るノイズが第１図に示す共振回路の
直流バイアス電圧に乗るノイズと同一とすれば、
本発明の一実施例においては分圧回路により分圧
されて各可変容量ダイオード４1，…，４o，５1，
…５oに印加されるため、本発明の一実施例にお
けるＣ／Ｎは第１図に示した従来の共振回路の
Ｃ／Ｎの１／Ｎ倍に改善される。
よりみた場合、第１図に示す共振回路において直
流バイアス電圧と周波数の変化範囲が10V−1M
Hzであつたとすれば、第２図に示した本実施例の
ときにはｎ×10V−1MHzとなり、直流バイアス
電圧nVTに乗るノイズが第１図に示す共振回路の
直流バイアス電圧に乗るノイズと同一とすれば、
本発明の一実施例においては分圧回路により分圧
されて各可変容量ダイオード４1，…，４o，５1，
…５oに印加されるため、本発明の一実施例にお
けるＣ／Ｎは第１図に示した従来の共振回路の
Ｃ／Ｎの１／Ｎ倍に改善される。
また以上説明した本発明の一実施例において、
可変容量ダイオード４1，４2，…，４o，５1，５
２，…，５oの特性は同一のものとしたが、対応す
る可変容量ダイオード４1と５1，４2，５2，…，
４oと５oとを同一特性のものとして分圧回路を構
成する抵抗６1，６2，…，６oの抵抗値を設定す
ることにより、対応する電圧をそれぞれの対をな
す可変容量ダイオード４1と５1，４2と５2，…，
４oと５oに印加するようにしてもよい。
可変容量ダイオード４1，４2，…，４o，５1，５
２，…，５oの特性は同一のものとしたが、対応す
る可変容量ダイオード４1と５1，４2，５2，…，
４oと５oとを同一特性のものとして分圧回路を構
成する抵抗６1，６2，…，６oの抵抗値を設定す
ることにより、対応する電圧をそれぞれの対をな
す可変容量ダイオード４1と５1，４2と５2，…，
４oと５oに印加するようにしてもよい。
さらに可変容量ダイオード４1，４2，…，４o，
５1，５2，…，５oの特性が同一でない場合にも
分圧回路を２つ設けることにより対応させること
ができる。
５1，５2，…，５oの特性が同一でない場合にも
分圧回路を２つ設けることにより対応させること
ができる。
またさらに、可変容量ダイオード５1，５2，
…，５oからなる第２の可変容量ダイオード群を
コンデンサで置換しても同様である。
…，５oからなる第２の可変容量ダイオード群を
コンデンサで置換しても同様である。
第３図は本発明の使用例を示す回路図である。
第３図に示した使用例は本発明を周波数シンセ
サイザチユーナの高周波増幅数の同調回路として
使用した場合の例である。
サイザチユーナの高周波増幅数の同調回路として
使用した場合の例である。
高周波増幅器１０の入力側にｎ＝３としたとき
の本発明の一実施例からなる共振回路Ａを同調回
路として接続し、高周波増幅器１０の出力側にｎ
＝２としたときの本発明の一実施例からなる共振
回路Ｂを同調回路として接続してある。
の本発明の一実施例からなる共振回路Ａを同調回
路として接続し、高周波増幅器１０の出力側にｎ
＝２としたときの本発明の一実施例からなる共振
回路Ｂを同調回路として接続してある。
ここで共振回路ＡおよびＢの一部を構成する可
変容量ダイオード４A1，４A2，４A3，５A1，５A2，
５A3，４B1，４B2，５B1および５B2は同一特性のも
のを選択してある。一方分圧回路１１により直流
バイアス電圧３VTを分圧した電圧VT，２VTと、
電圧３VTとにより各可変容量ダイオード４A1，
…，４A3，５A1，…，５A3４B1，４B2，５B1，５B2
に電圧VTを印加することができ、直列に接続さ
れる可変容量ダイオードそれぞれは同一の電圧
VTで同時に駆動される。
変容量ダイオード４A1，４A2，４A3，５A1，５A2，
５A3，４B1，４B2，５B1および５B2は同一特性のも
のを選択してある。一方分圧回路１１により直流
バイアス電圧３VTを分圧した電圧VT，２VTと、
電圧３VTとにより各可変容量ダイオード４A1，
…，４A3，５A1，…，５A3４B1，４B2，５B1，５B2
に電圧VTを印加することができ、直列に接続さ
れる可変容量ダイオードそれぞれは同一の電圧
VTで同時に駆動される。
この場合に各共振回路Ａ，Ｂの可変容量ダイオ
ードの数が異なつていても、全体の同調特性が一
致する。
ードの数が異なつていても、全体の同調特性が一
致する。
また本発明の共振回路を同調回路として用いた
ときは、同調回路のチユーニング電圧（前記の直
流バイアス電圧）をｎ倍に高くすることができる
ためにＣ／Ｎが１／Ｎに改善され、その分だけ大
信号振幅動作時の同調特性が改善され、周波数シ
ンセサイザチユーナの高周波段のダイナミツクレ
ンジは拡大される。
ときは、同調回路のチユーニング電圧（前記の直
流バイアス電圧）をｎ倍に高くすることができる
ためにＣ／Ｎが１／Ｎに改善され、その分だけ大
信号振幅動作時の同調特性が改善され、周波数シ
ンセサイザチユーナの高周波段のダイナミツクレ
ンジは拡大される。
第４図は本発明の他の使用例を示す回路図であ
る。
る。
第４図に示した使用例は本発明を周波数シンセ
サイザチユーナの電圧制御発振器に使用した場合
の例である。
サイザチユーナの電圧制御発振器に使用した場合
の例である。
同調回路１５，１６、高周波増幅器１０、混合
回路１７およびPLL回路Ｄにより周波数シンセ
サイザチユーナのフロントエンドが構成してあ
る。PLL回路Ｄは電圧制御発振器１８、プログ
ラマブル分周器１９、位相比較器２０、基準発振
器２１、プリスケーラとしての分周器２２、ロー
パスフイルタ２３、直流増幅器２４とから構成し
てあり、電圧制御発振器１８のタンク回路には本
発明のｎ＝２とした場合における共振回路Ｃが用
いてある。直流増幅器２４は従来の周波数シンセ
サイザチユーナにおける出力電圧VTの２倍の出
力電圧２VTを出力するように、そのゲインは２
倍に設定してある。直流増幅器２４の出力電圧２
VTは分圧回路２５によつて1/2に分圧して、電圧
VTを可変容量ダイオード４1，５1の陰極に、電圧
２VTを可変容量ダイオード４2，５2の陰極に供給
してある。ここで可変容量ダイオード４1，４2，
５1，５2は同一特性のものに設定してある。
回路１７およびPLL回路Ｄにより周波数シンセ
サイザチユーナのフロントエンドが構成してあ
る。PLL回路Ｄは電圧制御発振器１８、プログ
ラマブル分周器１９、位相比較器２０、基準発振
器２１、プリスケーラとしての分周器２２、ロー
パスフイルタ２３、直流増幅器２４とから構成し
てあり、電圧制御発振器１８のタンク回路には本
発明のｎ＝２とした場合における共振回路Ｃが用
いてある。直流増幅器２４は従来の周波数シンセ
サイザチユーナにおける出力電圧VTの２倍の出
力電圧２VTを出力するように、そのゲインは２
倍に設定してある。直流増幅器２４の出力電圧２
VTは分圧回路２５によつて1/2に分圧して、電圧
VTを可変容量ダイオード４1，５1の陰極に、電圧
２VTを可変容量ダイオード４2，５2の陰極に供給
してある。ここで可変容量ダイオード４1，４2，
５1，５2は同一特性のものに設定してある。
そこで第４図に示したフロントエンドにおける
受信作用は従来の場合と全く同一であるが、共振
回路Ｃの一部を構成する各可変容量ダイオード４
１，４2，５1，５2に印加される直流バイアス電圧
はVTであり従来の場合と変えることなく、電圧
制御発振器１８の印加電圧は２VTとなつて従来
の場合の２倍であり、電圧制御発振器１８の変換
ゲインは従来の場合の1/2倍となる。なお第４図
に示すフロントエンドにおいては直流増幅器２４
のゲインは従来の場合の２倍に設定しており、
PLL回路Ｄのループゲインに変化はない。
受信作用は従来の場合と全く同一であるが、共振
回路Ｃの一部を構成する各可変容量ダイオード４
１，４2，５1，５2に印加される直流バイアス電圧
はVTであり従来の場合と変えることなく、電圧
制御発振器１８の印加電圧は２VTとなつて従来
の場合の２倍であり、電圧制御発振器１８の変換
ゲインは従来の場合の1/2倍となる。なお第４図
に示すフロントエンドにおいては直流増幅器２４
のゲインは従来の場合の２倍に設定しており、
PLL回路Ｄのループゲインに変化はない。
しかるに、一般にPLL回路のノイズは電圧制
御発振器に殆んど依存して定まり、電圧制御発振
器の変換ゲインを下げればＣ／Ｎが良好となり
PLL回路のノイズは低下する。しかし可変容量
ダイオードの使用耐圧電圧によつて電圧制御発振
器の変換ゲインは決定されてしまつている。
御発振器に殆んど依存して定まり、電圧制御発振
器の変換ゲインを下げればＣ／Ｎが良好となり
PLL回路のノイズは低下する。しかし可変容量
ダイオードの使用耐圧電圧によつて電圧制御発振
器の変換ゲインは決定されてしまつている。
ところで、前記した如く本発明の共振回路を使
用したときは、可変容量ダイオード４1，４2，５
１，５2の使用耐圧電圧は従来と同一で、それぞれ
の可変容量ダイオード４1，４2，５1，５2に印加
される電圧はVTであるが、電圧制御発振器１８
の変換ゲインは従来の1/2倍となる。この結果
Ｃ／Ｎは向上する。したがつてPLL回路Ｄのノ
イズは減少し、周波数シンセサイザチユーナ復調
出力に高Ｓ／Ｎの出力が得られる。
用したときは、可変容量ダイオード４1，４2，５
１，５2の使用耐圧電圧は従来と同一で、それぞれ
の可変容量ダイオード４1，４2，５1，５2に印加
される電圧はVTであるが、電圧制御発振器１８
の変換ゲインは従来の1/2倍となる。この結果
Ｃ／Ｎは向上する。したがつてPLL回路Ｄのノ
イズは減少し、周波数シンセサイザチユーナ復調
出力に高Ｓ／Ｎの出力が得られる。
また、可変容量ダイオード４1，４2，５1，５2
には従来と同一の電圧が印加されているため、従
来の場合と同一のトラツキング特性が得られる。
には従来と同一の電圧が印加されているため、従
来の場合と同一のトラツキング特性が得られる。
なお、第４図において、同調回路１５および１
７に従来の第１図に示した共振回路を用いた場合
を例示しているが、同調回路１５および１６に第
３図に示した如く本発明の共振回路を用いること
もできる。同調回路１５および１６に本発明の共
振回路を用いかつ電圧制御発振器１８のタンク回
路に本発明の共振回路を用いれば、フロントエン
ドのダイナミツクレンジが拡大することになる。
７に従来の第１図に示した共振回路を用いた場合
を例示しているが、同調回路１５および１６に第
３図に示した如く本発明の共振回路を用いること
もできる。同調回路１５および１６に本発明の共
振回路を用いかつ電圧制御発振器１８のタンク回
路に本発明の共振回路を用いれば、フロントエン
ドのダイナミツクレンジが拡大することになる。
（発明の効果）
以上説明した如く本発明によれば、Ｃ／Ｎが改
善され、周波数シンセサイザチユーナの同調回
路、局部発振回路のタンク回路として用いたとき
において大信号振幅動作時の特性が改善され、周
波数シンセサイザチユーナの高周波数のダイナミ
ツクレンジ、フロントエンドのダイナミツクレン
ジが拡大し、Ｓ／Ｎの良好な受信が行なえる。
善され、周波数シンセサイザチユーナの同調回
路、局部発振回路のタンク回路として用いたとき
において大信号振幅動作時の特性が改善され、周
波数シンセサイザチユーナの高周波数のダイナミ
ツクレンジ、フロントエンドのダイナミツクレン
ジが拡大し、Ｓ／Ｎの良好な受信が行なえる。
第１図は従来の共振回路の回路図。第２図は本
発明の一実施例を示す回路図。第３図および第４
図は本発明の使用例を示す回路図。 ４1，４2，…，４o，５1，５2…５o，４A1，４A
２，４A3，５A1，５A2，５A3，４B1，４B2，５B1およ
び５B2……可変容量ダイオード、６1，６2，…，
６o，７1，７2，…７o−1，８1，…および８o-1…
…抵抗、９……コイル、１１および２５……分圧
回路。
発明の一実施例を示す回路図。第３図および第４
図は本発明の使用例を示す回路図。 ４1，４2，…，４o，５1，５2…５o，４A1，４A
２，４A3，５A1，５A2，５A3，４B1，４B2，５B1およ
び５B2……可変容量ダイオード、６1，６2，…，
６o，７1，７2，…７o−1，８1，…および８o-1…
…抵抗、９……コイル、１１および２５……分圧
回路。
Claims (1)
- 【特許請求の範囲】 １ 直列接続されたｎ（ｎは２以上の自然数）個
の可変容量ダイオードからなる第１可変容量ダイ
オード群と、直列接続されたｎ個の可変容量ダイ
オードからなり、かつ第１可変容量ダイオード群
と逆直列に接続された第２可変容量ダイオード群
と、直流逆バイアス電圧源の電圧を分圧して第１
および第２可変容量ダイオード群の各可変容量ダ
イオードに対称に直流逆バイアス電圧を印加する
電圧供給手段とを備えたことを特徴とする共振回
路。 ２ 第１および第２可変容量ダイオード群の各可
変容量ダイオードのそれぞれはほぼ同一特性の可
変容量ダイオードであることを特徴とする特許請
求の範囲第１項記載の共振回路。 ３ 電圧供給手段は抵抗分圧回路であることを特
徴とする特許請求の範囲第１項記載の共振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10355083A JPS59229914A (ja) | 1983-06-11 | 1983-06-11 | 共振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10355083A JPS59229914A (ja) | 1983-06-11 | 1983-06-11 | 共振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59229914A JPS59229914A (ja) | 1984-12-24 |
| JPH0125247B2 true JPH0125247B2 (ja) | 1989-05-17 |
Family
ID=14356928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10355083A Granted JPS59229914A (ja) | 1983-06-11 | 1983-06-11 | 共振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59229914A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209714A (ja) * | 1996-11-19 | 1998-08-07 | Sharp Corp | 電圧制御通過帯域可変フィルタおよびそれを用いる高周波回路モジュール |
| WO2005078915A1 (ja) * | 2004-02-17 | 2005-08-25 | Murata Manufacturing Co., Ltd. | 電圧制御発振器 |
| CN101288230A (zh) * | 2005-06-08 | 2008-10-15 | 加利福尼亚大学董事会 | 线性可变电压二极管电容器和自适应匹配网络 |
| US7728377B2 (en) | 2005-09-23 | 2010-06-01 | Agile Rf, Inc. | Varactor design using area to perimeter ratio for improved tuning range |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS507901A (ja) * | 1973-05-30 | 1975-01-27 |
-
1983
- 1983-06-11 JP JP10355083A patent/JPS59229914A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS507901A (ja) * | 1973-05-30 | 1975-01-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59229914A (ja) | 1984-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06343166A (ja) | 高周波受信装置 | |
| JPH09148888A (ja) | 電圧制御可変同調回路 | |
| US6727768B1 (en) | Relaxation CCO for PLL-based constant tuning of GM-C filters | |
| JPS61251313A (ja) | 電子同調式ｆｍ受信機 | |
| JPH0125247B2 (ja) | ||
| US4590439A (en) | Frequency synthesizing circuit | |
| JPH0221709A (ja) | 周波数変調器 | |
| JPH0645826A (ja) | 電圧制御発振器 | |
| JP2930305B2 (ja) | 移相型発振回路 | |
| JPH0469442B2 (ja) | ||
| US4855688A (en) | Multiple reference frequency generator | |
| JPH0690188A (ja) | 受信機 | |
| JP2521963B2 (ja) | 発振回路 | |
| JPS5881340A (ja) | 複同調回路 | |
| JPS5922449A (ja) | 発振装置 | |
| JP2003309777A (ja) | テレビジョンチューナ | |
| JPS6021602A (ja) | 可変周波数水晶発振回路 | |
| JPH061872B2 (ja) | 増幅回路 | |
| JPH0787345B2 (ja) | 局部発振装置 | |
| US4620314A (en) | Method of generating an approximately sinusoidal signal and circuit arrangement for implementing this method, particularly in a stereo demodulator | |
| JPH0722841A (ja) | 電圧制御発振器 | |
| JPH0635546Y2 (ja) | 周波数制御回路 | |
| JPH0716133B2 (ja) | コルピツツ発振回路 | |
| JPS61251314A (ja) | 電子同調式受信機 | |
| JPH02168705A (ja) | 電圧制御形発振回路 |