CN101288230A - 线性可变电压二极管电容器和自适应匹配网络 - Google Patents

Abstract

应用于为控制可变电容提供可变电压负载的电路的集成的可变电容二极管电容器布局。该布局包括第一对反串联变容二极管(10、12、14、16)，其中该电路中的第一对反串联变容二极管的二极管幂律指数n等于或大于0.5，并且第一对反串联变容二极管具有被设置用于控制三阶失真的不相等的尺寸比例。该布局还包括在第一对反串联变容二极管之间的中心抽头，用于可变电压负载的应用。在优选实施例中，与该第一对反串联变容二极管反并联地排列第二对反串联变容二极管，使得第一对反串联变容二极管和第二对反串联变容二极管的组合同样控制二阶失真。

Description

线性可变电压二极管电容器和自适应匹配网络

技术领域

本发明属于电子和半导体电路领域。本发明的示例性应用为用于高频电路，例如诸如蜂窝式电话电路的射频电路。本发明的其他示例性应用是用于可调滤波器、用于功率放大器的动态调谐器、开关和电压控制型振荡器。

背景技术

二极管电容器应用于广阔范围的电路中。对于可变电压条件的非线性响应限制了某些应用中二极管电容器的有效性。在某些情况中，必须结合附加电路来处理该非线性。在其它情况中，该非线性可能限制电路的工作范围。

作为例子，电压可变(或可调)二极管电容器广泛应用于高频电子设计应用中。例如，蜂窝式电话电路在用于调谐的电压控制振荡器中采用电压可变二极管电容器。电压可变二极管电容器用在各种附加电路中，包括例如可调滤波器和高频开关。将它们的实用性和性能折衷为用于建立随施加于电容器的电压非线性变化的可变电压电容器的二极管的电容。随着更高的信号电平，非线性引起内部调制和交叉调制失真。该失真可以限制电路性能。

在1975年vol.SC-10，no.1 IEEE J.of Solid-State Circuits，R.G.Meyer和M.Stephens的“Distortion in Variable Capacitance Diodes”中，讨论了可变电容器二极管。这篇文章讨论了两个变容(电压可变电抗)二极管的反并联连接，以实现具有改善的线性的复合电压可变电容器。在称为突变结情况的特殊情况中，消除了非线性特性，并且得到的结构几乎是完美的线性。然而，除该突变结的特殊情况之外，非线性消除不太有效，缩小了该技术的一般实用性。该突变结情况需要保持很大的dc偏压范围以实现很大的电容变化。

可变二极管电容器用于例如RF和微波电路中。这些电路也采用匹配网络。使用自适应匹配网络降低损耗保证RF和微波电路的进一步发展。例如，可以使用低损耗自适应匹配网络来调谐功率放大器的匹配条件以动态优化负载阻抗，以便在改变输出功率和天线条件时提供最佳性能。自适应被动网络的其它示例应用是用于可调滤波器、多波段无线电和可重新配置的RF系统。

典型的可变电容电路采用变容二极管进行调谐。这些电路的应用包括电压控制振荡器、可调滤波器、开关、相位转换器和可调阻抗匹配网络。非常希望在这些电路中实现低失真，尤其是对于像功率放大器的大信号应用。

一直在研究用于可变电容电路的一些选择性策略。一个例子是基于微机电系统(MEMS)的电容器。MEMS电容器提供了非常高的质量因子(Q)以及极高的线性，但是需要非标准处理和封装技术以及高控制电压。另外，与基于半导体的解决方案相比，它们的可靠性和开关速度仍旧不好。提出的其他的基于电压可变电介质的调谐技术表现出了制造性和性能的类似缺点。

考虑到这些综合问题，变容二极管似乎是实现RF自适应性的符合逻辑的选择。然而，它们固有的非线性行为使它们不能用于由高峰值与平均功率比率表征的现代通信标准，并且对于大多数有需要的应用来说，在感兴趣的微波频率方面，它们的相关Q因子通常太低了。

特别是，诸如多模无线电收发机和“识别无线电”的下一代无线系统要求利用RF自适应性的电路技术。自适应电路的一些例子包括可调滤波器、用于低噪声和功率放大器的可调匹配网络、以及多波段VCO。对于这些应用的理想的调谐元件将表现出极低的损耗、低的dc功率消耗、高线性、高电压和高电流的强度、宽的调谐范围、高可靠性、非常低的成本、低面积占用以及连续可调，同时具有高调谐速度。

当今一般将PIN二极管或GaAs假高电子迁移率晶体管(PHEMT)用于这些有挑战的应用。然而，认为作为成本和性能敏感的应用是可接受的长期解决方案来说，这些解决方案太昂贵了，或者消耗了太多的dc功率。

发明内容

本发明提供一种高线性电压可变二极管电容器。优选实施例包括多个变容二极管。它们是反串联(anti-series)和反并联(anti-parallel)的变容二极管。依大小排列该多个变容二极管并且排列连接以最小化第二和三阶失真。在本发明的优选实施例中，排列四个非线性电压可变阻抗(变容)二极管，使得可以将得到的可变电容器做成几乎完美的线性，即使包括它的四个二极管本身是高度非线性的。对于该四个变容二极管唯一要求的是它们的电容非线性是预先知道的，并且非线性对于所施加的电压满足某个最小指数关系。本发明的实施例提供具有高调谐范围、高质量因子和高线性的线性电压可变二极管电容器。

一个优选实施例集成了可变电压二极管电容器布局，该布局应用于为控制可变电容提供可变电压负载的电路。该布局包括第一对反串联变容二极管(10、12、14、16)，其中该电路中的第一对反串联变容二极管的二极管幂律指数n等于或大于0.5，并且该第一对反串联变容二极管具有被设置用于控制三阶失真的不相等的尺寸比例。该布局还包括在第一对反串联变容二极管之间的中心抽头，用于可变电压负载的应用。在优选实施例中，与该第一对反串联变容二极管反并联地排列第二对反串联变容二极管，使得第一对反串联变容二极管和第二对反串联变容二极管的组合同样控制二阶失真。

在本发明的实施例中，将低失真变容二极管应用于低损耗、硅在玻璃上技术，其可以用于，例如，用于自适应匹配的集成调谐器的实现。接近理想的连续可变调谐能力使得这些网络适于提供最适宜加载条件的RF电路输出级，例如，在变改变输出功率或天线匹配条件下。

附图说明

图1A和1B分别示出了本发明实施例中使用的反串联和反串联/反并联电路布局；

图2A和2B分别图示了与图1A和1B电路布局中的变容二极管有关的电容；

图3图示了应用于图1A的布局的反并联二极管偏压结构；

图4示出了在两频率测试下对于单变容二极管和电压驱动DFVS的模拟的IP3(V)作为频率间隔和中心抽头阻抗的函数；

图5A描绘了得到的对于均匀掺杂硅变容二极管器件的击穿电压作为掺杂浓度的函数；

图5B描绘了在不同RF电压振幅中对于基于硅(实线)和GaAs(虚线)的变容二极管的有效单变容二极管电容调谐率(c_ratio)作为掺杂的函数；

图6图示了具有串联的多变容二极管堆叠以降低每个二极管的RF电压并从而提高电压处理和调谐范围能力的电路布局；

图7示出了对于表现为2、4和8个8反串联二极管的均匀掺杂多堆叠DFVS结构(N_d＝2×10¹⁶和N_d＝4×10¹⁶)所计算的电容调谐率作为所施加的RF电压的函数；

图8示出了对于单反向二极管和表现为2、4和8个8反串联二极管的(多)-DFVS变容二极管结构的模拟IP3(V)作为频率间隔和中心抽头阻抗的函数(f_c＝1GHz，C_0eff＝10pF，V_center tap＝5V，n＝0.5，C_D＝0.1pF)；

图9A示出了本发明的硅在玻璃上变容二极管器件集成的剖面部分；

图9B示出了根据图9A的实验器件的版图；

图10描绘了使用47kΩ的中心抽头阻抗和2V的中心抽头偏压的实验器件对于不同频率间隔(Δf＝100kHz和Δf＝10MHz)所测量和模拟的IM3&IM5成分作为功率的函数；

图11示出了实验波段滤过器并且图12示出了其响应；

图13是被设计用于50Ω的负载阻抗的基于实验变容二极管的调谐器的示意图；

图14A示出了对于根据图13的实验调谐器在2GHz的s₁₁测量值；以及

图14B描绘了对于根据图13的对于损耗范围为1Ω处的0.5dB至Z_in＝40Ω处的3.5dB的实验调谐器在所有不同调谐点所测量的损耗周线(dB中的Gp)。

具体实施方式

本发明提供了一种线性可变电压二极管电容器基于变容二极管的电路，在优选实施例中，该电路实质上没有第二或第三顺序失真。提供了本发明的集成电路布局和高性能变容二极管工艺技术。对于给定的二极管幂律电容系数(n≥0.5)，本发明的基于变容二极管的电路可以作为具有极低失真的可变电容器，或者在n＝0.5的特殊情况下、当适当设置反串联配置中的不同二极管面积的比率时理论上没有失真的可变电容器。

本发明的超低失真变容二极管布局具有许多应用，包括用于下一代无线应用中的RF自适应。已经制造并测试了包括理论上不提供失真的实质无失真变容二极管堆叠(DFVS)、以及提供了仅具有非常小的非线性失真的更高调谐范围的高调谐范围变容二极管堆叠(HTRVS)在内的示例应用电路。通过提供足够的高AC阻抗以避免具有低频率间隔的信号的线性退化来克服该控制电压电路的中心抽头加载。在反串联变容二极管可变电容器的优选实施例中，该中心抽头连接中的反并联二极管偏压对用于减小或消除线性退化。

在其它实施例中，当处理大RF信号时，采用多个堆叠的反串联变容二极来管改善电压处理和电容调谐范围。对于给定的中心抽头阻抗，改善了线性特性。

基于变容二极管的布局的优选实施例采用硅在玻璃上的集成。在优选实施例中，通过低欧姆厚金属接触来接触本征变容二极管的两侧，并且即使对于非常大的电容值也能得到极高的Q值。在低损耗、线性、调谐范围、速度和低成本方面的这些结构的高性能，使得它们适于许多应用，包括例如可调谐滤波器、开关和自适应匹配网络的实施。

优选示例性实施例调谐器具有接近理想的连续可变调谐能力，使得它们在改变输出功率或者天线匹配条件下非常适于将最适宜的加载条件提供给功率放大器输出级。在损耗、尺寸、成本、调谐范围、功率处理和线性方面，实验实施例实现了滤波器和调谐器网络的高性能，并且与现代通信系统中的通用需求一致。预期的应用是提供真实的RF自适应，其能明显地改善无线系统的性能。

优选实施例的基于二极管的可变电容器形成在硅中，并且一个优选实施例是硅在玻璃上制造。本发明的实施例提供了由硅基工艺技术形成的线性可变电压二极管电容器变容二极管的基于二极管的电路，该电路在2GHz、电容值达到50pF并且寄生电容极低时，具有从大约100至500以上的范围内的质量因子(Q)，并且具有极低的寄生电容。但是，可以采用其它的材料系统，包括III-V族材料系统。

将关于附图讨论优选实施例。还将用于优选实施例的操作和设计理论与涉及实验实施例的数据一起呈现。本发明不受操作和设计理论或者实验数据限制，而是，技术人员将领会本发明和来自本发明的讨论的附加实施例的更宽的方面。

图1A和1B示意性图示了用于本发明的可变电压变容二极管电容器的优选通用布局。图1A的布局是两个变容二极管10(D_A)和12(D_B)的反串联连接，以最小化三阶失真。D_A和D_B的面积的比率决定了所提供的电容量C₂的值，对于n≥0.5，可以将其设置为零。图1B的布局示出了变容二极管10、12、14、16的反串联/反并联连接，以最小化第二和三阶失真。在这种情况中，可以将提供的两个电容C₁和C₂都设置为零。图2A和2B分别图示了与图1A和1B的电路布局中的变容二极管相关联的电容。

消除仅仅发生在二极管幂律指数(power-law exponent)n大于0.5的情况下。这可以通过大量制造技术来实现。二极管中的恒定掺杂轮廓(profile)(所谓的“突变节”情况)导致n＝0.5并且得到的s的理想值是一。

在n＞0.5的情况下，提供一种方法用于直接计算最小化C₂所需要的二极管面积比率。作为例子，在n＝1的情况下，所需要的面积比率准确为2。在n＝2理想的超突变结二极管的情况下，所需的面积比率为2.6。在包括变容二极管的任何标准集成电路工艺中这些值直接以高精确性实现。

从下面的等式(21)中，也很明显，为了使C₂无效而选择s≠1的值将导致C₁的有限值以及通过二阶交互作用导致三阶失真的可能。如图1B所示，可以通过在反并联结构中放置一致的二极管来消除该交互作用。图1A和1B的线性电容是相同的，但是图1B的电路可以具有C₁＝0。

参见图1B和2B，对于二极管电容幂指数n≥0.5的任何值并且通过使用下面的等式(23)设置二极管面积的比率，可以将变容二极管电路中的非线性电容项设置为零。现在将讨论操作原理、设计和实验数据，以描述本发明的优选实施例，并且将实践优选实施例的信息以及在本发明范围内的实施例的变化提供给技术人员。

对于反向偏压变容二极管，或者任何非线性电容，可以以最一般的形式将经过该电容器的电流写为：

$i_c=C_0\frac{\mathrm{dv}}{\mathrm{dt}}+\frac{C_1}{2}\frac{{\mathrm{dv}}^2}{\mathrm{dt}}+\frac{C_2}{3}\frac{{\mathrm{dv}}^3}{\mathrm{dt}}+\·\·\·\·\·\·\left(1\right)$

其中，v是施加于该变容二极管的小信号增加电压，并且系数C₀、C₁...C_n是依赖于变容二极管的dc工作点的非线性Taylor系数，即，

$C\left(v\right)=\frac{\mathrm{dQ}}{\mathrm{dv}}=C_0+C_{1}v+C_2{v}^2+\·\·\·\·\·\·\left(2\right)$

系数C₁...C_n是导致电路中失真乘积产生的原因。具体地，由C₁导致的二阶失真以及由C₂导致的三阶失真都应该做得尽可能地小。

如图1A和2A所示，如果以“反串联”结构连接两个电容器C_A和C_B，则可以将公式(3)写为：

C_A/B(v_A/B)＝C_A0/B0+/-C_A1/B1v_A/B+C_A2/B2v_A/B ²+……      (3)

其中，(3)中的负标记来自C_B的反向连接。当电流流经电容器时，增加的电荷由以下给出

$Q\left(v_x\right)={\∫}_0^{v_x}C\left(v\right)\mathrm{dv}---\left(4\right)$

在这种情况中，在电容C_A和C_B上增加的电荷是相同的，并且由以下给出

$Q\left(v_{A/B}\right)=C_{A0/B0}{v}_{A/B}+/-\frac{C_{A1/B1}}{2}{v_{A/B}}^2+\frac{C_{A2/B2}}{3}{v_{A/B}}^3---\left(5\right)$

由于两个电荷是相等的，我们可以设定Q(v_A)＝Q(v_B)＝Q，并通过级数反演来求解v_A和v_B。跨接串联电容的总电压v是两个独立电压v_A和v_B之和，因此

v＝S₀Q+S₁Q²+S₂Q³+…      (6)

其中

$S_0=(\frac{1}{C_{A0}}+\frac{1}{C_{B0}})---\left(7\right)$

$S_1=\frac{C_{B1}}{{{2C}_{B0}}^3}-\frac{C_{A1}}{{{2C}_{A0}}^3}---\left(8\right)$

以及

$S_2=\frac{{C_{A1}}^2/2-C_{A0}{C}_{A2}/3}{{C_{A0}}^5}-\frac{{C_{B1}}^2/2{-C}_{B0}{C}_{B2}/3}{{C_{B0}}^5}---\left(9\right)$

从(6)-(9)取得计算结果并执行最后的反演和微分得到：

$C=C_0+C_{1}v+C_2{v}^2$

$=\frac{1}{S_0}-\frac{{2S}_1}{{S_0}^3}v+\frac{{{6S}_1}^2-3S_0{S}_2}{{S_0}^5}{v}^2,---\left(10\right)$

其中需要将v中的线性和二次项理想地最小化到零-以便于减小电路中的失真。这个结果与R.G.Meyer和M.L.Stephens，“Distortion invariable-capacitance diodes”，Journal of Solid-State Circuits，卷SC-10，第1期，47-55页，1975年2月的结果本质相同。然而，本发明提供了实际的和一般性的低失真变容布局，其提供了对于减小失真的技术领域中公认的问题的具体解决方案。同样，基于在反串联结构中使用了相同的变容二极管，技术人员曾经设想应该在反串联和反并联连接中使用相同的变容二极管。这将实现低失真的布局限制到n＝0.5的特定情况。

对于最小化(10)中的C₂项存在几种可能，这是导致电路中三阶失真的初步原因。如果以相同的半导体工艺制造并在同样dc偏压下操作非线性电容器，而它们的尺寸仅差了某个常数s，则它们的非线性系数每个将仅差s，即，C_B0＝sC_A0，C_B1＝sC_A1，并且C_B2＝sC_A2。在这种情况中，可以将(10)中的二次项(C₂)设置为零，这时：

$S=\frac{3C{A_1}^2+2C_{A0}{C}_{A2}\±\sqrt{{{9C}_{A1}}^2+12({C_{A1}}^2{C}_{A0}{C}_{A2}-{C_{A0}}^2{C_{A2}}^2)}}{{4C}_{A0}{C}_{A2}}---\left(11\right)$

这在K.Buisman等人的“Low-distortion，low loss varactor-based adaptivematching networks，implemented in a silicon-on-glass technology”，Proc.2005Radio Frequency IC Symp.，Long Beach，加利福尼亚，2005年6月，389-392页；以及Q.Han等人的“Perturbation analysis and experimental verification onintermodulation and harmonic distortion in an anti-series varactor pair”，IEICETrans.on Electronics，卷E88-C，No.1，89-97页，2005年1月中得到认可。

然而，由于C₁和C₀项之间通过有限源阻抗的二阶交互作用，将C₂设置为零不会完全消除电路应用中的三阶失真。三阶失真的完全消除还需要消除(10)中的C₁。由(8)，仅对于具有相同等级系数的两个相等尺寸电容器(s＝1)的情况，可以将C₁设置为零，这与从(11)得出的为了在大多数情况下消除C₂对于s的要求相矛盾。

为了克服这个难题，在本发明中认识到，当使用特定二极管面积比率时，通过使用如图1B和2B所示的相同网络的反并联连接，可以独立地消除有限C₁项的影响。使用两个非线性电容器的反并联连接，

C_x(v)＝C_x0+C_x1v+C_x2v²+…     (12)

C_y(v)＝C_y0-C_y1v+C_y2v²+…     (13)

然后所得到的总电容是所有各个电容之和，即，

C(v)＝(C_x0+C_y0)+(C_x1-C_y1)v+(C_x2+C_y2)v²+…     (14)

如果布局使用图1B和2B的反并联连接中的尺寸匹配二极管，则得到以下的表达式，

C(v)＝2C_x0+2C_x2v²+…    (15)

该结果极好地消除了所有二阶成分，它们是从C1项中产生的。用(15)-其消除了二阶(和所有偶数)失真乘积-合并(11)-其消除了三阶失真(因此C_x2＝0)-的结果导致没有阶小于5的残留失真的电容器，表示实质的提高。

为了推导出低失真变容二极管结构的数学描述，我们首先回忆单一变容二极管的传统电容关系式，其可以表示为：

$C\left(V\right)=\frac{K}{{(\mathrm{\φ}+V)}^n}---\left(16\right)$

其中：φ是二极管的内建电势，V是所施加的电压，n是二极管电容的幂律指数，并且K是电容常数。在不同的情况下，幂律指数可以表现出很广的变化，其值从对于注入结n≈0.3到对于均匀掺杂结n≈0.5到对于hyper-突变结n≈2。

为了开发低失真变容二极管电路，我们首先推导(16)的Taylor系数得到，

$C_0=\frac{K}{{(\mathrm{\φ}+V_{\mathrm{BI}})}^n}---\left(17\right)$

$C_1=-C_0\frac{n}{\mathrm{\φ}+V_{\mathrm{BI}}}---\left(18\right)$

以及 $C_2=C_0\frac{n(n+1)}{2{(\mathrm{\φ}+V_{\mathrm{BI}})}^2}---\left(19\right)$

其中V_BI是图2的二极管上的dc偏置电压。

现在可以采用图1A中表示的二极管结构来实现具有低三阶失真的电压可变电容器。在这种情况下，我们将二极管面积的比率D_B/D_A设置为如(11)-遵循与(6)-(10)中相同的过程-中的s，并且得出用于图2A的电路的电容的线性和非线性项的表达式

$C_0=\frac{{\mathrm{sK}}_A}{(1+s){(\mathrm{\φ}+V_{\mathrm{BI}})}^n},---\left(20\right)$

$C_1=\frac{{(1-s)n{C}_0}_{}}{(1+s)(\mathrm{\φ}+V_{\mathrm{BI}})}---\left(21\right)$

和 $C_2=\frac{C_{0}n[(s^2+1)(n+1)-s(4n+1)]}{2{(\mathrm{\φ}+V_{\mathrm{BI}})}^2{(s+1)}^2}---\left(22\right)$

注意到-像(11)中一样-通过设置下式，可以使C₂(21)等于零

$s=\frac{4n+1+\sqrt{{12n}^2-3}}{2(n+1)}---\left(23\right)$

得到由电容项C₂引起的零三阶失真。(23)的结果证明消除仅仅在二极管幂律指数等于或大于0.5的情况下发生。由于两个根彼此互为倒数，因此可以忽略(23)(并由(11))的第二个根；二极管面积比率值s和1/s都导致C₂＝0。模拟示出所计算的比率s超过25％的偏差实质上消除了所期望的失真取消效果。由此，在示例实施例中，器件达到偏差在25％或更小的比率s。

如之前所认识到的，二极管中的恒定掺杂剖面(所谓的“突变结”情况，其中n＝0.5)导致s值为一。这种情况是特别有吸引力的，因为-由(15)-这组条件(n＝0.5，s＝1)，将C₂和C₁都设置为等于零。更详细的分析表明，所有更高阶失真项消失了，产生了(理论上)对于该特有情况的“无失真”操作。

对于n＝0.5情况，可以从将(1)改写为施加电压对于二极管存储的电荷的函数直观得到对于所期望的“无失真”行为的说明，即

$V=\mathrm{\φ}\left(\frac{{Q_0}^2-Q^2}{{Q_0}^2}\right)---\left(24\right)$

其中Q₀＝2K/φ^n-1。

当将增量电压v施加于该二极管对时，增量电荷q被存储在二极管中，并且增量电压-按照存储电荷是：

$v=V_A+V_B$

$=\mathrm{\φ}\left(\frac{{Q_0}^2-{(Q+q)}^2}{{Q_0}^2}\right)-\mathrm{\φ}\left(\frac{{Q_0}^2-{(Q-q)}^2}{{Q_0}^2}\right)$

$=\frac{4\mathrm{\φQ}}{{Q_0}^2}q$

$=\frac{2}{C_0}q---\left(25\right)$

因此，该增量电荷与n＝0.5的特殊情况中所施加的增量电压具有线性关系，并且该二极管对与理想的电压控制线性电容器效果相似。已经在采用长沟道MOSFET的平方律行为的线性MOS跨导体(transconductor)的设计中广泛采用从两个平方律控制源之间的区别产生线性控制源的这种原理。参见，例如，E.Seevinck和R.Wassenaar，“A versatile CMOS lineartransconductor/square-law function circuit”，IEEE Journal of Solid-State Circuits，卷SC-22，no.3，366-377页，1987年6月。

这个结果也可以用于计算对于n＝0.5的特殊情况的理想的中心抽头电压，

${\mathrm{\ΔV}}_{\mathrm{CT}}=\frac{\mathrm{\ΔV}}{2}-{\left(\frac{C}{C_0}\right)}^2\frac{{(\mathrm{\ΔV}/2)}^2}{\mathrm{\φ}}---\left(26\right)$

其仅示出了基本频率和二阶失真。

对于允许更高电容调谐范围(n＞0.5)的工艺技术，(23)的解提供了计算最小化C₂所需要的二极管面积比率的直接方法。例如，在n＝1的情况中，所需要的面积比率正是2。在对应于理想的超突变结的n＝2的情况中，所需要的面积比率为2.6。在包括变容二极管的任何标准集成电路工艺中直接以高精确度实现这些比率。

尽管这种方式可以最小化C₂，但是从我们之前的分析可以得知s≠1的值会导致C₁的有限值。如图1A所示，反并联结构中安放匹配变容二极管堆叠，可以消除该失真作用。得到的图1A和1B的变容二极管电路的线性电容是一样的，但是如图2B中的电容所示，当设置了合适的面积比率时，现在图1B的电路具有C₁＝C₂＝0。应当注意，在这个布局中所有偶数阶失真系数为零(C₁，C₃，C₅，...＝0)，但是图1B的建立奇数阶失真的更高系数(C₄，C₆，C₈，...)不是零，尽管由于该第5和更高阶非线性引起的在(2ω₂-ω₁)处的IM3作用非常小。

当s＝1并且n＝0.5时，对应于变容二极管的均匀掺杂轮廓，图1A的电路布局提供完全无失真的变容二极管堆叠。但是，图1B的电路是更一般化的，并且通过设置将C₁和C₂设置为零的合适的二极管面积比率，对于n＞0.5的任意值，提供了完全无失真的变容二极管堆叠。该布局提供了在不同工艺技术中的更自由的应用，并且促进了具有高于n＝0.5的情况的C_max/C_min比率的线性操作。

变容二极管布局的截止点(intercept point)是控制电压的函数，并且可以解析地表示为如以下的表I所示。适合以电压而不是更传统的可用功率来表示该截止点，因为对于二极管可用的功率将依赖于阻抗匹配条件。

表1

表I示出了对于不同二极管结构的理论电压截止点。对于高调谐范围变容二极管堆叠所计算的IP2、IP3和IP4对应于n＝1，s＝2的条件。由于没有该结构的第3阶失真，IP3值是在2ω₂-ω₁处的剩余第5阶失真的外推截止点。

对于这点，已经假设中心抽头的dc偏压网络具有足够高的阻抗，使得不会影响变容二极管堆叠结构的RF操作。然而，在实际情况中，必需最大化中心接触的分流阻抗以避免线性退化。这发生在相对于经过二极管的所期望的AC电流而言通过偏压网络的用于各种谐波部分的AC电流变得更大的时候。在这种情况下，违反了失真消除的条件。由于从(26)，中心抽头电压具有位于双频测试(two-tone test)的差频处的成分，因此这对于小频率间隔处的互调测量尤其是个问题。由于随着频率趋向零，电容性电抗不跳跃地增加，因此在互调消除效果有效处存在频率间隔的更低频率限制。参见图1A和2A的结构，该条件是

$R_{\mathrm{BI}}>>\frac{1}{{2\mathrm{\πC}}_A\mathrm{\Δf}}---\left(27\right)$

可以通过集成电阻来满足这个条件，但是对于偶数中等频率间隔，电阻值变得极其大。在不满足(27)的超低频率间隔状态中，通过减小穿过每个二极管的RF电压中的因子二可以几乎完整解释在单二极管之上的IP₃的提高(略大于因子二)。

实现在中心抽头处的高阻抗、同时保持偏压电路所需的面积较小的更好的方法是使用图3中描述的布局所示的小反并联二极管对，其中由一对变容二极管C_D(18)和R_D(20)提供反并联二极管偏压。这对于大多数应用非常有效，这是因为二极管的零偏压阻抗非常高。

用图4中的II P3的具体模拟示例示出了中心抽头阻抗对线性的影响。图4将处于双频测试下的单一变容二极管和电压驱动DFVS的模拟IP3(V)示为频率间隔和中心抽头阻抗的函数(f_c＝1GHz，C₀＝10pF，V_center tap＝5V，n＝0.5，C_D＝0.1pF)。该图示出了操作的三个不同区域：在极低频率间隔处二极管R_D的分流dc漏阻抗限制了线性，在中等频率间隔处反向二极管对的零偏压电容C_D将II P3限制为恒定值，并且在高频率间隔处线性接近该理想的无限II P3。在中等频率间隔状态中，其中反并联偏压二极管电容限制了该线性，II P3由下式给定

$\mathrm{IIP}3\left(V\right)=\sqrt{\frac{{{2C}_0}^2{({2C}_0+C_D)}^4}{3{C_1}^2{C}_D({C_D}^3+{4C}_0{C_D}^2+{{6C}_0}^2{C}_D+{{2C}_0}^3)}}---\left(28\right)$

对于均匀掺杂n＝0.5的情况以及对于C_D的值较小的情况，其近似为

$\mathrm{IIP}3\left(V\right)\≈8(\mathrm{\φ}+V_{\mathrm{BI}})\sqrt{\frac{C_0}{{3C}_D}}---\left(29\right)$

这表现了二极管dc偏压电路中保持低寄生电容的重要性。

中心抽头中的反并联二极管不应该使预期的RF信号流劣化。理想地，没有RF电流通过中心抽头连接离开。对于具有非常低的电容，例如，低于在RF通道中二极管的电容的50％的中心抽头连接应该实现良好的性能。

图4示出了无失真变容二极管堆叠在线性方面优于单一变容二极管；然而，当dc偏压网络的切断频率(1/2πc_effZ_s)比差率低得多时得到最好的结果。除需要高中心抽头阻抗之外，在RF信号周期期间，变容二极管不应该变成向前偏压或超过二极管电压击穿条件。在需要可变电容的实际RF应用中，必需考虑这些技术上的限制。

上述分析中已经认为变容二极管是具有由(16)给定的电容行为的理想电路元件。然而，当考虑实际器件时，需要处理物理实现方式和它们的相关限制。具体地，需要确保外部寄生元件不增加损耗及劣化线性。为了这个目的，将使用在均匀轻掺杂N^-区和很重掺杂的P⁺区之间具有突变结的简化的变容二极管结构作为示例。计算假设由于P⁺和N⁺⁺接触区域引起的RF性能退化可以忽略。

首先考虑该简化结构的本征击穿电压和质量因子。随后考虑对于均匀掺杂变容二极管可用的电容控制范围。

变容二极管电容由以下给出：

$C_i\≈\frac{{\mathrm{\ϵA}}_j}{x_n}---\left(30\right)$

其中ε是硅介电常数，A_j是二极管面积，以及x_n是由下式给定的耗尽宽度

$x_n=\sqrt{\frac{2\mathrm{\ϵ}{N}_a(\mathrm{\φ}-V_i)}{q{N}_d(N_a+N_d)}}$ 和 $\mathrm{\φ}=v_t\ln \left(\frac{N_a{N}_d}{{N_i}^2}\right)$

其中N_a、N_d和N_i分别是受主、施主和本征载流子浓度，以及v_t是由kT/q给定的热电压。在剩下的计算中，假设是基于操作在2GHz，N_a＝10¹⁹cm^-3并且对于硅的临界击穿电场为E_crit＝6×10⁵V/cm的基于硅的器件。

采用对于x_n的表达式，可以通过设置电场的最大值E_max(qN_dx_n/ε)等于硅的临界电场来确定击穿电压，产生：

$V_{\mathrm{break}}=-\frac{\mathrm{\ϵ}}{2}\left(\frac{N_a+N_d}{q{N}_d{N}_a}\right){E_{\mathrm{crit}}}^2+\mathrm{\φ}---\left(31\right)$

图5A将本征质量因子以及硅(实线)和GaAs(虚线)变容二极管的击穿电压描述为掺杂的函数。图5B将在不同RF电压振幅处的基于硅(实线)和GaAs(虚线)的变容二极管的有效单一变容二极管电容调谐比率描述为掺杂的函数。图5A将得到的均匀掺杂硅变容二极管器件的击穿电压描述为掺杂浓度的函数。当掺杂水平降低时，得到的二极管的击穿电压增加。但是遗憾地，未耗尽区的串联电阻也增加了，降低了该结构的有效Q。

将变容二极管的Q定义为：

$Q=\frac{\mathrm{Im}\left(Z_{\mathrm{var}}\right)}{\mathrm{Re}\left(Z_{\mathrm{var}}\right)}---\left(32\right)$

其中Z_var是变容二极管的串联阻抗。假设二极管串联电阻完全由未耗尽N区的有效电阻(没有接触电阻)决定。假设该最差情况的串联电阻对应于完全未耗尽的情况，我们可以写为：

将长度l设置为轻掺杂N区的厚度，其由对于给定掺杂浓度的最大耗尽宽度得到。并且，表示硅的掺杂依赖电阻系数，基于对于10¹⁵～10¹⁸cm^-3掺杂范围的室温数据，该系数大约是

使用(30)-(34)，在图5A中相对于零偏压条件的掺杂浓度计算出变容二极管的Q值。该状况代表最差情况条件，这是因为对于较高的二极管反向偏压，由于电容以及串联电阻减小，Q趋向于提高。

这个分析的结果是，对于硅器件为了维持大于100的Q，二极管掺杂水平必需超过4×10¹⁶cm^-3，其将击穿电压限制为小于30V。尽管这代表极好的性能水平，但是在诸如GaAs或其它III-V族材料的具有更好的迁移率/击穿电压折衷的材料系统中，可以实现进一步的Q增加。

图5B中描绘了对于均匀掺杂情况的不同RF电压，作为掺杂浓度的函数的单二极管有效电容调谐范围。此处再次提出，在电容调谐范围和Q值之间具有明显的折衷；并且更高的二极管掺杂水平提高了二极管的Q，但是降低了可实现的调谐范围。

当考虑两个相同均匀掺杂变容二极管的反串联连接时，在低功率条件下穿过单二极管的RF电压大约将是施加于整个变容二极管堆叠的RF电压的一半。在更高的功率水平时，二极管电容将显著地由RF信号调节，并且在两个二极管之间的电压分布将不相等。实在实践中，这并不是问题，这是因为由最强的反向偏压二极管提供最大的RF电压会通过最小的电容。与图5A和5B中的结果相比，这种影响会轻微提高可用的电容调谐范围，尽管实际上提高相当小。

图6图示了具有串联以降低每个二极管的RF电压并因而提高电压处理和调谐范围能力的多个变容二极管堆叠22和24的电路布局。在图6中，通过结合串联的变容二极管可以提高变容二极管堆叠的电压处理能力。倘若附加连接不会是Q衰减，对于给定信号电平，这可以比使用更厚外延层的单一变容二极管堆叠产生更低的控制电压和更高的Q因子。对于这一行为的主要代价是对于给定电容量的更大器件面积(对于每两倍变容二极管的数量，大约4X面积)。

在图7中图示了对于较高的施加RF电压的多个变容二极管堆叠的调谐范围的改进。图7示出了对于表征为2、4和8个反串联二极管的均匀掺杂多堆叠DFVS结构(N_d＝2×10¹⁶和N_d＝4×10¹⁶)所计算的电容调谐范围作为所应施加的RF电压的函数。为了简化，假设均匀电压分量施加在二极管上，而V_source表示整个(多个)变容二极管堆叠上的施加RF电压，均匀电压与二极管分离。注意，由于较高的迁移率，基于GaAs的器件具有在硅之上的Q优势，但是对于给定的均匀变容二极管掺杂浓度，GaAs在调谐范围方面基本在硅之上没有提高。由单变容二极管的击穿电压限制这多个变容二极管堆叠的控制电压，并且对于N_d＝4×10¹⁶和N_d＝2×10¹⁶分别将其限制为～30V和～60V。

图8示出了对于单反向二极管、以及表征为2、4和8个反串联二极管的(多个)-DFVS变容二极管结构的模拟IP3(V)作为频率间隔和中心抽头阻抗(f_c＝1GHz，C_0eff＝10pF，V_center tap＝5V，n＝0.5，C_D＝0.1pF)的函数。多堆叠DFVS结构中的每个二极管的降低的电压摆动也直接对线性有益。这在图8中示出，其中给出了对于单一二极管、一个DFVS、具有4个反串联二极管的多DFVS结构(如图6中所给定的)以及表征为8个反串联二极管的多DFVS结构的IP3(V)。图8示出了当采用多DFVS结构时对于每个二极管的每半个RF电压在非常低的频率间隔时准确的双倍IP3(V)。同样，对于略微更高的频率间隔，关于高中心抽头阻抗的需求看起来是不严格的，使得线性可调窄带应用的实际实施更容易。

该变容二极管堆叠可以作为可控电容器，其值可以通过中心抽头电压调节。为了维持可接受的线性，在大信号期间，堆叠中的各个变容二极管中的每个必须保持足够的反向偏压。

尽管变容二极管已经出现了几十年，并且在振荡器使用了反串联二极管结构，或者甚至最近，对于电学可扫描天线中的失真降低，相信目前没有商业可用的变容二极管技术目前适合于满足“无失真”操作、Q＞100@2GHz以及电容＞10pF的要求。

提供硅在玻璃上的变容二极管器件集成并且已经对其进行了测试。图9A示出了硅在玻璃上的变容二极管器件集成的剖面部分。在图9A中，将玻璃衬底26附于硅晶片28。在硅晶片28的均匀掺杂区域中制造二极管布局10和12。晶片28的前侧和后侧上的晶片28中的氧化物和接触模式30允许该变容二极管直接与晶片28的两侧接触，在实验器件中这用镀铝的铜制作。

图9B示出了根据图9A的实验器件的版图。图9A的器件提供了低损耗衬底以及晶片的前侧和后侧的结构，因此由两侧上的厚金属直接接触本征变容二极管。这消除了如传统集成变容二极管实施情况中对于掩埋层或指针结构(finger structure)的需求。在实验器件中，在1.4μm的铝上镀了4μm的铜层，以最小化金属损耗。

由于在更大反向偏置电压下未耗尽区的长度减小，因此随着偏置电压变化，在实验器件(采用1×10¹⁷cm^-3的均匀掺杂)中实现的DFVS结构的测试Q值从100至600变化。

为了测试实现的“无失真”操作的水平，使用50Ω截止的双端口结构对单变容二极管和DFVS进行双频测试(f_c＝2.14GHz)。对于所感兴趣的所有频率组件的校准功率测量，使用在M.Spirito等人在“A novel active harmonicload-pull setup for on-wafer device linearity characterization”，2004 IEEE MTT-SInt.Microwave Symp.Dig.，Fort Worth，Texas，2004年6月，1215-1218页中所描述的系统。

图10描绘了使用47kΩ的中心抽头阻抗和2V的中心抽头偏压对于不同频率间隔(Δf＝100kHz和Δf＝10MHz)所测量的和模拟的IM3&IM5组件作为功率的函数。这些结果与上述理论非常匹配。在单变容二极管之上使用DFVS结构在线性方面有了实际的改进。注意，由于在DFVS的二极管上分得了RF电压，对于这种结构在6dB的更高功率水平下发生了前驱动条件。在更高频率间隔处对IM3和IM5量的更好抑制也是非常明显的，支持前述理论。

已经实现了几个不同的实验电路以证明本发明的包括可调带通滤波器和低损耗调谐器在内的变容二极管可变电容器布局的RF自适应特征，。对于这些电路，采用1μm外延层，对于单变容二极管产生了约30V的击穿电压。

实现并测试了带通滤波器。该滤波器是具有图11所示的结构的简单可调单电极/单零滤波器。图11的滤波器可以适用于例如作为移动手机中的SAW滤波器替代物，用于减小到频率双工蜂窝系统中的接收器/混合器的传输泄漏。用与图2A相同并且尺寸相等的反串联变容二极管排列实现图11中的可变电容器C₁和C₂(因为对于该情况n＝0.5)。

这种滤波器需要接受波段中的极低损耗、传输波段中的高反射以及高线性，以避免交叉调制失真。利用低损耗片上微带传输线和接合线的组合来建立所需的感应系数。

在图12中给出了相对于频率对于根据图11形成的实验器件所测量的可调滤波器插入损耗和衰减带抑制为S₂₁，并且在1GHz变化以上的通频带中的损耗为2-3dB。对于该滤波器的传输/接收信道间隔为400MHz。

执行三倍(triple-beat)差频/XMOD失真测试，以便于表征实验滤波器的大信号行为。为了此目的，在衰减带中给出在1.999和2.001GHz处的具有-5.6dBm功率水平的两个信号，以说明传输击穿信号。在该通频带中给出了干扰信号(f_jam＝2.5GHz，0dBm)。关于该干扰信号，得到的在f_dist＝2.498GHz和2.502GHz处的失真成分是-98.5dBc。对于该测试条件得到的II P3大约是

IIP3≈10log(2)+P_ixl-ΔP_xmod/2＝46dBm   (35)

另外，在该可调滤波器的通频带中进行双频测试，也产生了+46dBm的II P3。这些对于大信号性能的极好结果为适应性无线系统的设计者提供了很宽的设计范围。

对于均匀掺杂变容二极管采用4×10¹⁶cm^-3的掺杂水平，形成了图13所示的基于二级阶梯匹配网络的实验集成适应性匹配网络，以在调谐范围、质量因子(Q＞100@2GHz)和击穿电压(～30V)之间得到良好的平衡，其中该匹配网络包括图3中的二极管偏压可变电路布局。

根据图13制造的实验调谐器的布置包括低损耗共面传输线和被排列以连续改变阻抗转换的变容二极管。由于实施简单并且对于高输入功率/低输入阻抗条件其提供了低Q值，因而选择了该布局。仅有两个控制电压(＜18V)并且整个结构是非常紧凑的(＜3.5mm²)。与基于MEMS的适应性匹配网络相反，基于变容二极管的匹配网络的调谐速度可以非常快，这是可以用于动态负载线放大器中的特性。

图14A示出了对于根据图13的实验调谐器在2GHz处测量的s₁₁值。图14A描绘了阻抗点的接近理想的分布，这些阻抗点覆盖了0.2至4.9欧姆的欧姆控制范围。在数据中看到了最大VSWR＞250∶1。调谐器的一个重要参数是G_p(＝P_out/P_in)，其是对于功率放大器应用中的损耗的唯一正确测量(注意，对于所有调谐器设置，G_max大于-0.2dB)。图14B描述了在所有不同调谐点的测试损耗周线(dB中的Gp)，该损耗从1Ω处的0.5dB到Z_in＝40Ω处的3.5dB。输入频率2GHz和频率间隔20MHz，对于Z_in＝37欧姆的情况该调谐器的所测量的OIP3是41dBm，并且对于Z_in＝2欧姆的情况是52dBm。

优先权声明和相关申请的引用

本申请要求于2005年6月8日提交的未审临时申请号为60/688,644的35 U.S.C§119的优先权。

Claims (11)

1、一种集成可变电压二极管电容器布局，其应用于为控制可变电容提供可变电压负载的电路，该布局包括：

第一对反串联变容二极管(10、12、14、16)，其中用于所述电路中的所述第一对反串联变容二极管的二极管幂律指数n等于或大于0.5，并且所述第一对反串联变容二极管具有被设置用于控制三阶失真的不相等的尺寸比率；以及

在所述第一对反串联变容二极管之间的中心抽头，用于所述可变电压负载的应用；其中所述二极管幂律指数n由以下定义：

$C\left(V\right)=\frac{K}{{(\mathrm{\φ}+V)}^n}$

其中，φ是该二极管的内建电势，V是所施加的电压，n是该二极管电容的幂律指数，以及K是电容常数。

2、如权利要求1所述的集成可变电压电容器布局，还包括：

第二对反串联变容二极管，其与所述第一对反串联变容二极管反并联地排列，其中所述电路中所述第二对反串联变容二极管的二极管幂律指数n等于或大于0.5，并且所述第二对反串联变容二极管具有被设置用于控制三阶失真的不相等的尺寸比率，其中所述第一对反串联变容二极管和所述第二对反串联变容二极管的组合控制二阶失真。

3、如权利要求2所述的集成可变电压电容器布局，还包括用于所述第一和第二对反串联变容二极管的每个的堆叠的变容二极管对(22、24)。

4、如权利要求1所述的集成可变电压电容器布局，还包括与所述第一变容二极管对串联的堆叠的变容二极管对。

5、如权利要求1所述的集成可变电压电容器布局，还包括具有与所述中心抽头连接的电阻偏压的偏压反并联变容二极管对(18、20)。

6、如权利要求5所述的集成可变电压电容器布局，其中所述偏压反并联变容二极管对的电容量小于所述第一对反串联变容二极管对的50％。

7、如权利要求1所述的集成可变电压电容器布局，其中所述不相等的尺寸比率为s，其由以下定义：

$s=\frac{4n+1+\sqrt{{12n}^2-3}}{2(n+1)}$

并且所述不相等的尺寸比率s达到25％或更小的偏差。

8、如权利要求7所述的集成可变电压电容器布局，还包括：

第二对反串联变容二极管，其与所述第一对反串联变容二极管反并联地排列，其中所述电路中所述第二对反串联变容二极管的二极管幂律指数n等于或大于0.5，并且所述第二对反串联变容二极管具有25％或更小的偏差的所述不相等的尺寸比率s。

9、一种可调滤波器，包括：

被排列在带通滤波器排列中的根据权利要求8的集成可变电压电容器布局，以及

输入和输出。

10、如权利要求1所述的集成可变电压电容器布局，实现在玻璃上硅材料系统中，该系统包括：

玻璃衬底；

粘合于所述玻璃衬底的硅晶片，在所述硅晶片中形成所述布局；

所述晶片中的氧化物和接触模型，所述模型在所述晶片的前侧和后侧传导以允许所述变容二极管对直接与所述晶片的两侧接触。

11、一种集成可变电压二极管电容器布局，其应用于为控制可变电容提供可变电压负载的电路，该布局包括：

变容二极管部件(10、12、14、16、18、22、24)，用于提供无失真的可变电容理论值或者具有少量非线性失真的高调谐范围；以及

中心抽头负载部件(R_B1、18、20)，用于提供足够高的AC阻抗以避免对于具有低排列间隔的信号的线性劣化。

Images