DE102018213633A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102018213633A1
DE102018213633A1 DE102018213633.5A DE102018213633A DE102018213633A1 DE 102018213633 A1 DE102018213633 A1 DE 102018213633A1 DE 102018213633 A DE102018213633 A DE 102018213633A DE 102018213633 A1 DE102018213633 A1 DE 102018213633A1
Authority
DE
Germany
Prior art keywords
junction
semiconductor device
structures
transition
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018213633.5A
Other languages
English (en)
Inventor
Joost Willemen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018213633.5A priority Critical patent/DE102018213633A1/de
Priority to US16/538,182 priority patent/US11069674B2/en
Priority to CN201910741521.5A priority patent/CN110828546A/zh
Priority to KR1020190098539A priority patent/KR20200019101A/ko
Publication of DE102018213633A1 publication Critical patent/DE102018213633A1/de
Priority to US17/348,291 priority patent/US11764205B2/en
Priority to US18/244,524 priority patent/US20230420442A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode

Abstract

Die vorliegende Offenbarung betrifft eine Halbleitervorrichtung (100), die „n“ Paare von pn-Übergang-Strukturen aufweist, wobei n eine Ganzzahl ≥ 2 ist, wobei das i-te Paar, mit i ∈ {1, ..., n}, zwei pn-Übergang-Strukturen vom i-ten Typ aufweist, wobei die zwei pn-Übergang-Strukturen vom i-ten Typ anti-seriell geschaltet sind, wobei die pn-Übergang-Struktur vom i-ten Typ dahingehend angeordnet ist, einen i-ten Übergang-Stufenfaktor maufzuweisen. Zumindest ein erstes Paar der n Paare von pn-Übergang-Strukturen ist dahingehend angeordnet, einen ersten Übergang-Stufenfaktor maufzuweisen, wobei m∉ (0,00, 0,50} und m< 0,50, und ein einen zweiten Übergang-Stufenfaktor maufzuweisen, mit m∉ {0,00, 0,50}. Die Übergang-Stufenfaktoren m, mdes ersten und zweiten Paars der n Paare von pn-Übergang-Strukturen sind dahingehend eingestellt, zu einer Erzeugung eines Störende-Dritte-Harmonische-Signals der Halbleitervorrichtung mit einem Signalleistungspegel (PH3) zu führen, der zumindest 10dB niedriger als ein Referenz-Signalleistungspegel (PH3) des störenden Dritte-Harmonische-Signals ist, der für einen Referenzfall erhalten wird, bei dem der erste und zweite Übergang-Stufenfaktor m, m0,25 sind.

Description

  • Technisches Gebiet
  • Ausführungsbeispiele beziehen sich auf eine Halbleitervorrichtung mit zumindest zwei Paaren von anti-seriell geschalteten pn-Übergang-Strukturen (hierin auch als Diodenstrukturen bezeichnet) mit eingestellten Übergang-Stufenfaktoren (auch als Diode-Potenzgesetz-Exponent bezeichnet) zum Bereitstellen einer zumindest reduzierten oder einer minimalen Erzeugung von störenden ungeradzahligen Harmonischen, zum Beispiel dritten Harmonischen.
  • Weitere Ausführungsbeispiele beziehen sich auf eine Halbleitervorrichtung mit zumindest zwei anti-seriell geschalteten pn-Übergang-Strukturen mit eingestellten Übergang-Stufenfaktoren, wobei eine der zwei pn-Übergang-Strukturen eine „zusammengesetzte“ Diodenstruktur aufweist, um ein erwünschtes TVS-Verhalten (TVS = transient voltage suppressor, Überspannungsbegrenzer) der Halbleitervorrichtung bezüglich Durchbruchspannung anzupassen und zu erhalten und um eine zumindest reduzierte oder eine minimale Erzeugung von störenden ungeradzahligen Harmonischen bereitzustellen, zum Beispiel von dritten Harmonischen.
  • Hintergrund
  • Diskrete ESD-Schutzvorrichtungen (ESD = electrostatic discharge, elektrostatische Entladung) und TVS-Vorrichtungen (TVS = Transient Voltage Suppressor, Überspannungsbegrenzer) weisen im Allgemeinen nichtlineare elektrische Eigenschaften auf, die eine harmonische Verzerrung von HF-Signalen (HF = Hochfrequenz) bewirken, die auf Signalleitungen vorhanden sind, z. B. auf PCB-Leitungen (PCB = printed circuit board, gedruckte Schaltungsplatine), die mit der ESD-Schutzvorrichtung oder der TVS-Vorrichtung verbunden sind. Diese Erzeugung von Harmonischen erzeugt störende und unerwünschte harmonische Signale, die andere Funktionen oder Funktionsblöcke eines elektronischen Systems stören können, wenn diese Funktionen oder Funktionsblöcke Frequenzbänder verwenden, die ein ganzzahliges Vielfaches des verzerrten HF-Signals sind.
  • So stört beispielsweise die Dritte-Harmonische(H3)-Frequenz bestimmter Frequenzbänder im Bereich zwischen 800 und 900 MHz, die bei Mobilfunkstandards verwendet werden, die HF-Signale in dem WiFi-Band mit 2,4 GHz, d. h. in dem Frequenzbereich zwischen 2,412 und 2,472 GHz.
  • Um derartige unerwünschte Störungen zwischen den oben beispielhaft beschriebenen Frequenzbändern zu vermeiden, sollten elektronische Vorrichtungen wie beispielsweise TVS-Vorrichtungen die Erzeugung von Harmonischen auf einen ausreichend niedrigen Pegel reduzieren.
  • Bei bekannten Implementierungen wird beispielsweise die Erzeugung von geradzahligen Harmonischen durch Nutzung eines streng symmetrischen Designs und eines hochsymmetrischen Verhaltens der elektronischen Vorrichtung für positive und negative Halbwellen des HF-Signals minimiert. Durch Sicherstellung einer Symmetrie können geradzahlige Harmonische effizient unterdrückt werden, jedoch wird die Erzeugung von ungeradzahligen Harmonischen durch diesen Ansatz nicht bewirkt oder ausreichend unterdrückt.
  • Bezüglich einer minimalen Erzeugung von ungeradzahligen Harmonischen, zum Beispiel der dritten Harmonischen (H3), wurde im Stand der Technik lange Zeit davon ausgegangen, dass eine geringe Kapazität und ein Flach-Kapazität/Spannung(CV)-Verhalten einer elektronischen Vorrichtung zu einer geringen Erzeugung von Harmonischen einschließlich der dritten Harmonischen führt.
  • Jedoch haben aktuelle Forschungen des Anmelders gezeigt, dass unter Berücksichtigung des Vergleichs der Harmonischen-Erzeugung von elektronischen Vorrichtungen mit unterschiedlichen Kapazitätswerten und CV-Charakteristiken der obige Ansatz zum Unterdrücken der Erzeugung von ungeradzahligen Harmonischen nicht ausreichend ist.
  • Generell besteht im Stand der Technik ein Bedarf an einem Ansatz zur Implementierung von Halbleitervorrichtungen, zum Beispiel von diskreten ESD-Schutzvorrichtungen oder TVS-Vorrichtungen, mit einer reduzierten oder minimalen Erzeugung von ungeradzahligen Harmonischen, z. B. der dritten Harmonischen.
  • Allgemein herrscht im Stand der Technik ein Bedarf an einem Ansatz zur Implementierung von Halbleitervorrichtungen, zum Beispiel von diskreten ESD-Schutzvorrichtungen oder TVS-Vorrichtungen, die ferner eine reduzierte oder abgestimmte Durchbruchspannung aufweisen.
  • Kurzdarstellung
  • Gemäß einem Ausführungsbeispiel weist eine Halbleitervorrichtung „n“ Paare von pn-Übergang-Strukturen auf, wobei n eine Ganzzahl ≥ 2 ist, wobei das i-te Paar, mit i ∈ {1,... n}, zwei pn-Übergang-Strukturen vom i-ten Typ aufweist, wobei die zwei pn-Übergang-Strukturen vom i-ten Typ anti-seriell geschaltet sind, wobei die pn-Übergang-Struktur vom i-ten Typ dahingehend angeordnet ist, einen i-ten Übergang-Stufenfaktor mi aufzuweisen,
    wobei zumindest ein erstes Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet ist, einen ersten Übergang-Stufenfaktor m1 aufzuweisen, mit m1 ∉ {0,00, 0,50} und m1 < 0,50, und ein zweites Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet ist, einen zweiten Übergang-Stufenfaktor m2 aufzuweisen, mit m2 ∉ {0,00, 0,50}, und wobei die Übergang-Stufenfaktoren m1, m2 des ersten und zweiten Paars der n Paare von pn-Übergang-Strukturen dahingehend eingestellt sind, zu einer Erzeugung eines Störende-Dritte-Harmonische-Signals der Halbleitervorrichtung mit einem Signalleistungspegel (PH3) zu führen, der zumindest 10 dB niedriger als ein (beispielsweise simulierter) Referenz-Signalleistungspegel (PH3) des Störende-Dritte-Harmonische-Signals ist, der für einen (beispielsweise simulierten) Referenzfall erhalten wird, bei dem der erste und zweite Übergang-Stufenfaktor m1 , m2 0,25 sind.
  • Bei einem üblicherweise angewendeten Modell einer pn-Übergang-Struktur wird der i-te Übergang-Stufenfaktor mi basierend auf einer spannungsabhängigen Kapazitätscharakteristik Ci (Vi ) einer Verarmungsregion der pn-Übergang-Struktur vom i-ten Typ für eine Sperrvorspannung Vi bestimmt, die an die pn-Übergang-Struktur vom i-ten Typ angelegt werden kann, mit C i ( V i ) = C J 0 i ( V i V J i + 1 ) m i ;
    Figure DE102018213633A1_0001
    wobei CJ0i eine i-te Null-Vorspannung-Kapazität bezeichnet und VJi ein i-tes Übergang-Spannungspotential bezeichnet.
  • Die Erzeugung von störenden ungeradzahligen Harmonischen, beispielsweise für den Referenzfall, kann durch Simulationen unter Verwendung eines standardmäßigen Schaltung-Simulationstools wie beispielsweise dem Advanced Design System (ADS) von Keysight Technologies bestimmt werden, zum Beispiel durch eine Harmonische-Balance-Analyse, die im Stand der Technik allgemein bekannt ist.
  • Gemäß einem weiteren Ausführungsbeispiel weist eine Halbleitervorrichtung „n“ Paare von pn-Übergang-Strukturen auf, wobei n eine Ganzzahl ≥ 2 ist, wobei das i-te Paar, mit i ∈ {1, ..., n}, zwei pn-Übergang-Strukturen vom i-ten Typ aufweist, wobei die zwei pn-Übergang-Strukturen vom i-ten Typ anti-seriell geschaltet sind, wobei die pn-Übergang-Struktur vom i-ten Typ dahingehend angeordnet ist, einen i-ten Übergang-Stufenfaktor mi aufzuweisen,
    wobei der erste bis n-te Übergang-Stufenfaktor m1 bis mn innerhalb eines Toleranzbereichs von ±0,05 die folgende Ellipsengleichung erfüllen: ∑ i = 1 n ( m i − 0,25 a i ) 2 = 1,  mit  ∑ i = 1 n ( 1 a i ) 2 = 16,
    Figure DE102018213633A1_0002
    wobei zumindest ein erstes Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet ist, einen ersten Übergang-Stufenfaktor m1 aufzuweisen, mit m1 ∉ (0,00, 0,50) und m1 < 0,50, und ein zweites Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet ist, einen zweiten Übergang-Stufenfaktor m2 aufzuweisen, mit m2 ∉ {0,00, 0,50}, und wobei die Parameter ai basierend auf einer Null-Vorspannung-Kapazität CJ0i und einem Übergang-Spannungspotential VJi der pn-Übergang-Struktur vom i-ten Typ bestimmt werden.
  • Der Toleranzbereich von ± 0,05 gibt einen Bereich für jeden der Übergang-Stufenfaktoren an. In dem vorliegenden Kontext werden die Stufenfaktoren m1 bis mn dahingehend betrachtet, dass dieselben innerhalb dieses Toleranzbereichs die Ellipsengleichung erfüllen, falls die Ellipse das durch den Toleranzbereich definierte Volumen in der Nähe eines spezifischen Punkts (m1 bis mn ) in dem n-dimensionalen Raum (Koordinatensystem) des Stufenfaktors schneidet oder zumindest berührt. Zu Veranschaulichungszwecken ist in dem zweidimensionalen Fall von zwei Paaren von pn-Übergang-Strukturen mit Stufenfaktoren m1 und m2 das durch die Toleranzbereiche definierte Volumen ein Kreis mit dem Durchmesser 0,10 und dem spezifischen Punkt (m1 , m2 ) in der Mitte. Dadurch wird effektiv ein Breitenbereich von 0,10 um die Ellipse definiert, in dem sich mögliche Kombinationen von Stufenfaktoren m1 bis mn befinden können.
  • Darin können der i-te Übergang-Stufenfaktor mi , die Null-Vorspannung-Übergang-Kapazität CJ0i und das Übergang-Potential VJi der pn-Übergang-Struktur vom i-ten Typ auch durch die oben erwähnte Formel (A1) beschrieben werden.
  • Somit beziehen sich Ausführungsbeispiele auf eine Halbleitervorrichtung, die zumindest zwei Paaren von anti-seriell geschalteten pn-Übergang-Strukturen aufweist, mit für jedes der zumindest zwei Paare eingestellten Übergang-Stufenfaktoren zum Bereitstellen einer zumindest reduzierten oder einer minimalen Erzeugung von störenden ungeradzahligen Harmonischen, zum Beispiel der dritten Harmonischen.
  • Gemäß einem weiteren Ausführungsbeispiel weist eine Halbleitervorrichtung eine zusammengesetzte pn-Übergang-Struktur in einem Halbleitersubstrat auf, wobei die zusammengesetzte pn-Übergang-Struktur dahingehend angeordnet ist, einen vorbestimmten ersten Übergang-Stufenfaktor m1 aufzuweisen, mit m1 > 0,50, wobei die zusammengesetzte pn-Übergang-Struktur eine erste partielle pn-Übergang-Struktur und eine zweite partielle pn-Übergang-Struktur aufweist, wobei die erste partielle pn-Übergang-Struktur dahingehend angeordnet ist, einen vorbestimmten ersten partiellen Übergang-Stufenfaktor m11 aufzuweisen, und wobei die zweite partielle pn-Übergang-Struktur dahingehend angeordnet ist, einen vorbestimmten zweiten partiellen Übergang-Stufenfaktor m12 aufzuweisen, wobei der vorbestimmte erste partielle Übergang-Stufenfaktor m11 von dem vorbestimmten zweiten partiellen Übergang-Stufenfaktor m12 verschieden ist, mit m11 ≠ m12 , und wobei zumindest einer des vorbestimmten ersten und zweiten partiellen Übergang-Stufenfaktors m11 , m12 größer als 0,5 ist, mit m11 und/oder m12 > 0,5, und wobei der vorbestimmte erste Übergang-Stufenfaktor m1 der zusammengesetzten pn-Übergang-Struktur auf einer vorbestimmten Kombination des ersten und zweiten partiellen Übergang-Stufenfaktors m11 , m12 basiert.
  • Somit beziehen Ausführungsbeispiele sich auf eine Halbleitervorrichtung, die zumindest zwei Paare von anti-seriell geschalteten pn-Übergang-Strukturen mit eingestellten Übergang-Stufenfaktoren aufweist, wobei zumindest eines der zumindest zwei Paare von pn-Übergang-Strukturen ein Paar von anti-seriell geschalteten zusammengesetzten pn-Übergang-Strukturen ist (hierin auch als zusammengesetzte Diodenstruktur bezeichnet), um ein erwünschtes TVS-Verhalten (TVS = transient voltage suppressor, Überspannungsbegrenzer) der Halbleitervorrichtung bezüglich einer Durchbruchspannung anzupassen und zu erhalten und um eine zumindest reduzierte oder eine minimale Erzeugung von störenden ungeradzahligen Harmonischen bereitzustellen, zum Beispiel von dritten Harmonischen.
  • Figurenliste
  • Ausführungsbeispiele des vorliegenden Konzepts werden hierin unter Bezugnahme auf die beigefügten Zeichnungen und Figuren beschrieben, wobei Folgendes gilt:
    • 1a-d zeigen beispielhafte schematische Schaltungsbilder einer Halbleitervorrichtung mit n Paaren von anti-seriell geschalteten pn-Übergang-Strukturen gemäß einem Ausführungsbeispiel,
    • 2 zeigt ein beispielhaftes Schaltungsblockbild zum Testen der Halbleitervorrichtung,
    • 3a, 3b zeigen schematische Leistungsverteilungen von HF-Signalen gemäß einem Ausführungsbeispiel,
    • 4a zeigt die graphische Darstellung (Graph der Funktion) der Aufhebungslinien des Dritte-Harmonische-Signals der Halbleitervorrichtung in Abhängigkeit von dem ersten und zweiten Übergang-Stufenfaktor m1 , m2 gemäß einem Ausführungsbeispiel,
    • 4b zeigt eine vergrößerte Darstellung (Ansicht) von 4a,
    • 4c zeigt eine weitere graphische Darstellung der Funktionsgraphen, für die die Dritte-Harmonische-Erzeugung PH3 der Halbleitervorrichtung optimal unterdrückt werden kann,
    • 4d zeigt eine vergrößerte Darstellung (Ansicht) der graphischen Darstellung von 4c,
    • 4e zeigt eine graphische Darstellung der Parameter a1 , a2 (= Radien r1, r2) der Ellipse, bei der die Dritte-Harmonische-Erzeugung der Halbleitervorrichtung 100 optimal unterdrückt werden kann,
    • 4f zeigt eine graphische Darstellung der Aufhebungslinien der dritten Harmonischen PH3 der Halbleitervorrichtung in Abhängigkeit von dem ersten und zweiten Übergang-Stufenfaktor m1 , m2 angesichts des Einflusses von nichtgleichen Werten für das erste und zweite Übergang-Spannungspotential VJ1 , VJ2 ,
    • 4g-j zeigen die simulierte störende dritte Harmonische PH3 der Halbleitervorrichtung mit gleicher erster und zweiter Vorspannung-Übergang-Kapazität CJ01 = CJ02 bei unterschiedlichen Eingangsleistungspegeln des Grundfrequenzsignals,
    • 5a zeigt eine schematische Querschnittsansicht der Halbleitervorrichtung von 1a,
    • 5b zeigt eine schematische simulierte Darstellung eines beispielhaften Dotierungsprofils von pn-Übergang-Strukturen der Halbleitervorrichtung von 5a,
    • 6a zeigt eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel,
    • 6b zeigt eine schematische Draufsicht der Halbleitervorrichtung von 6a,
    • 7a, 7b zeigen beispielhafte schematische Schaltungsbilder einer Halbleitervorrichtung mit n Paaren von anti-seriell geschalteten pn-Übergang-Strukturen gemäß einem Ausführungsbeispiel,
    • 8a zeigt eine schematische simulierte Darstellung des resultierenden Übergang-Stufenfaktors m1 in Abhängigkeit von der Dotierungskonzentration, basierend auf unterschiedlichen Implantierungsdosen für die Dotierungsprofile von 5b,
    • 8b zeigt eine schematische simulierte Darstellung der resultierenden Durchbruchspannung in Abhängigkeit von der Dotierungskonzentration, basierend auf unterschiedlichen Implantierungsdosen für die Dotierungsprofile von 5b,
    • 8c zeigt den resultierenden kombinierten Übergang-Stufenfaktor der zusammengesetzten pn-Übergang-Struktur vom ersten Typ in Abhängigkeit von dem Flächenverhältnis zwischen den Flächen der ersten und zweiten partiellen pn-Übergang-Struktur, basierend auf zwei eingestellten partiellen Übergang-Stufenfaktoren m11 , m12 für zwei der in 5b gezeigten Dotierungsprofile,,
    • 9a zeigt eine schematische Querschnittsansicht einer weiteren beispielhaften Implementierung der Halbleitervorrichtung,
    • 9b zeigt eine schematische simulierte Darstellung von unterschiedlichen beispielhaften Dotierungsprofilen der zusammengesetzten pn-Übergang-Struktur der Halbleitervorrichtung von 9a,
    • 9c zeigt eine schematische Draufsicht durch die Halbleitervorrichtung von 9a in der Ebene durch die zusammengesetzte pn-Übergang-Struktur vom ersten Typ, die die „aktiven“ Flächen der ersten und zweiten partiellen Anodenregion der pn-Übergang-Struktur vom ersten Typ zeigt, und
    • 9d-f zeigen schematische Querschnittsansichten von weiteren beispielhaften Implementierungen der Halbleitervorrichtung.
  • Bevor Ausführungsbeispiele der vorliegenden Erfindung anhand der Zeichnungen ausführlicher erläutert werden, wird darauf hingewiesen, dass in den Figuren und der Anmeldung identische Elemente und Elemente mit derselben Funktionalität und/oder demselben technischen oder physikalischen Effekt in der Regel mit denselben Bezugszeichen versehen oder mit demselben Namen gekennzeichnet sind, so dass die Beschreibung dieser Elemente und der Funktionalität derselben, wie sie in den verschiedenen Ausführungsbeispielen veranschaulicht ist, untereinander austauschbar sind oder bei den verschiedenen Ausführungsbeispielen wechselseitig angewendet werden können.
  • Ausführliche Beschreibung von veranschaulichenden Ausführungsbeispielen
  • In der folgenden Beschreibung werden Ausführungsbeispiele der Erfindung ausführlich diskutiert, wobei zu beachten ist, dass die Erfindung viele anwendbare Konzepte bietet, die in einer Vielzahl von Halbleitervorrichtungskonzepten verkörpert sein können. Die diskutierten spezifischen Ausführungsbeispiele veranschaulichen lediglich spezifische Wege zur Herstellung und Nutzung der Erfindung und schränken den Schutzumfang der Erfindung nicht ein. In der folgenden Beschreibung von Ausführungsbeispielen sind denselben oder ähnlichen Elementen mit derselben Funktion dieselben Bezugszeichen oder derselbe Name zugeordnet, und eine Beschreibung derartiger Elemente wird nicht für jedes Ausführungsbeispiel wiederholt. Darüber hinaus können Merkmale der unterschiedlichen nachfolgend beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nicht ausdrücklich anders angegeben.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann, oder dass Zwischenelemente vorhanden sein können. Umgekehrt gilt, wenn ein Element als „direkt“ mit einem anderen Element verbunden, „verbunden“ oder „gekoppelt“ bezeichnet wird, keine Zwischenelemente vorliegen. Andere Begriffe, die zur Beschreibung der Beziehung zwischen Elementen verwendet werden, sollten auf ähnliche Weise konstruiert werden (z. B. „zwischen“ und „direkt dazwischen“, „benachbart“ und „direkt benachbart“ usw.).
  • Die hier verwendete Abkürzung CV bzw. C(V) steht für Kapazität gegenüber Spannung (capacitance/voltage = Kapazität/Spannung). Die Begriffe C(V)-Charakteristika, C(V)-Eigenschaften und C(V)-Verhalten können in diesem Dokument synonym verwendet sein.
  • 1a-d zeigen verschiedene schematische Schaltungsbilder einer Halbleitervorrichtung 100 mit „n“-Paaren 102, 104 (....) von antiseriell geschalteten pn-Übergang-Strukturen J1, J2, J3, J4 (....), die auf der Grundlage des vorliegenden Konzepts wie nachfolgend beschrieben angepasst werden können, um eine reduzierte, z. B. stark reduzierte, oder sogar minimierte Erzeugung einer störenden ungeradzahligen Harmonischen aufzuweisen, zum Beispiel einer dritten Harmonischen.
  • Genauer gesagt weist die Halbleitervorrichtung 100 „n“ Paare 102, 104 (...) von pn-Übergang-Strukturen J1, J2 und J3, J4 (...) auf, wobei n eine Ganzzahl ≥ 2 ist, wobei das i-te Paar, mit i ∈ {1, ..., n}, zwei pn-Übergang-Strukturen vom i-ten Typ aufweist, wobei die zwei pn-Übergang-Strukturen vom i-ten Typ anti-seriell geschaltet sind. Die pn-Übergang-Struktur vom i-ten Typ ist dahingehend angeordnet, einen i-ten Übergang-Stufenfaktor mi (m1 , m2 , ...), eine i-te Null-Vorspannung-Übergang-Kapazität CJ0i und ein i-tes Übergang-Spannungspotential VJi aufzuweisen und das folgende Kapazitätsverhalten Ci (Vi ) aufzuweisen, basierend auf einer Sperrvorspannung Vi , die an die pn-Übergang-Struktur vom i-ten Typ angelegt werden kann, mit C i ( V i ) = C J 0 i ( V i V J i + 1 ) m i .
    Figure DE102018213633A1_0003
  • Die C(V)-Charakteristika, die durch die obige Gleichung beschrieben werden, gelten auch für kleine Vorwärtsvorspannungen. Mit anderen Worten gilt der Ausdruck auch für einen Bereich von angelegten Spannungen, wo die Sperrvorspannung negativ ist, d. h. die angelegte Spannung eine Vorwärtsvorspannung ist. In dieser Anmeldung wird die Formulierung „pn-Übergang (oder Diodenstruktur) mit einem Stufenfaktor mi “ verwendet, um auszudrücken, dass die C(V)-Charakteristika des pn-Übergangs oder der Diodenstruktur durch die obige Gleichung, mit einem Stufenfaktor oder Potenzgesetz-Exponenten mi beschrieben werden können.
  • Gemäß einem Ausführungsbeispiel ist zumindest ein erstes Paar 102 der n Paare 102, 104 (...) von pn-Übergang-Strukturen J1, J2 und J3, J4 (...) dahingehend angeordnet, einen ersten Übergang-Stufenfaktor m1 aufzuweisen, mit m1 ∉ {0,00, 0,50}, und ein zweites Paar 104 der n Paare 102, 104 (...) von pn-Übergang-Strukturen J1, J2 und J3, J4 (...) ist dahingehend angeordnet, einen zweiten Übergang-Stufenfaktor m2 aufzuweisen, mit m2 ∉ {0,00, 0,50}, und wobei das erste Paar 102 der pn-Übergang-Strukturen J1, J2 dahingehend angeordnet ist, den ersten Übergang-Stufenfaktor m1 aufzuweisen, mit m1 < 0,50, und wobei die Übergang-Stufenfaktoren m1, m2 des ersten und zweiten Paars 102, 104 (...) der n Paare von pn-Übergang-Strukturen J1, J2 und J3, J4 (...) dahingehend eingestellt sind, zu einer Erzeugung eines Störende-Dritte-Harmonische-Signals der Halbleitervorrichtung 100 mit einem Signalleistungspegel PH3 zu führen, der zumindest 10dB niedriger, bevorzugt zumindest 15dB niedriger, und noch bevorzugter zumindest 20dB niedriger als ein (beispielsweise simulierter) Referenz-Signalleistungspegel PH3 des Störende-Dritte-Harmonische-Signals ist, der für einen (beispielsweise simulierten) Referenzfall erhalten wird, bei dem der erste und zweite Übergang-Stufenfaktor m1 , m2 jeweils 0,25 ist. Im Hinblick auf die erleichterte Herstellung der pn-Übergang-Struktur kann es vorzuziehen sein, dass m1 ≤ 0,48 ist.
  • Das zweite Paar 104 der pn-Übergang-Strukturen J3, J4 kann dahingehend angeordnet sein, den zweiten Übergang-Stufenfaktor m2 aufzuweisen, mit m2 > 0,50, vorzugsweise m2 ≥ 0,52.
  • In dem Referenzfall wird ein Referenz-Signalleistungspegel PH3' des Störende-Dritte-Harmonische-Signals der Halbleitervorrichtung 100 simuliert und berechnet, indem der Referenzwert der Übergang-Stufenfaktoren m1 , m2 (... )festgelegt wird, d. h. aller Übergang-Stufenfaktoren m1 , m2 , (...), die oben eingestellt wurden und zwischen 0,00 und 0,50 von dem Referenzwert mi = 0,25 abweisen.
  • Gemäß dem oben definierten Ausführungsbeispiel sind die Übergang-Stufenfaktoren m1 , m2 (...) der n Paare 102, 104 (...) der pn-Übergang-Strukturen J1, J2 und J3, J4 (...) dahingehend eingestellt, einen zumindest reduzierten Signalleistungspegel des Störende-Dritte-Harmonische-Signals PH3 bereitzustellen, im Vergleich zu dem, z. B. simulierten, Referenz-Signalleistungspegel PH3' des Störende-Dritte-Harmonische-Signals der Halbleitervorrichtung 100, der in dem Referenzfall erhalten wird, bei dem die Übergang-Stufenfaktoren m1 , m2 (...) auf einen Referenzwert von 0,25 festgelegt sind. Die folgenden Auswertungen bezüglich 2a-i werden zum Beispiel zeigen, dass eine Simulation mit einem Schaltungs-Simulationstool, die weiter unten ausführlicher beschrieben wird, bezogen auf den Referenz-Signalleistungspegel PH3' der Halbleitervorrichtung 100, bei der die Übergang-Stufenfaktoren m1 , m2 (...) auf den Referenzwert 0,25 festgelegt sind, sich auf ein (theoretisches) lokales Maximum des Referenz-Signalleistungspegels PH3' des Störende-Dritte-Harmonische-Signals der Halbleitervorrichtung 100 bezieht.
  • Gemäß einem weiteren Ausführungsbeispiel weist die Halbleitervorrichtung 100 „n“ Paare 102, 104 (...) von pn-Übergang-Strukturen J1, J2 und J3, J4 (...) auf, wobei n eine Ganzzahl ≥ 2 ist, wobei das i-te Paar, mit i ∈ {1, ..., n}, zwei pn-Übergang-Strukturen vom i-ten Typ aufweist, wobei die zwei pn-Übergang-Strukturen vom i-ten Typ anti-seriell geschaltet sind. Die pn-Übergang-Struktur vom i-ten Typ ist dahingehend angeordnet, einen i-ten Übergang-Stufenfaktor mi , eine i-te Null-Vorspannung-Übergang-Kapazität Cj0i , und ein i-tes Übergang-Spannungspotential VJi aufzuweisen und das folgende Kapazitätsverhalten Ci(Vi ) basierend auf einer Sperrvorspannung Vi aufzuweisen, die an die pn-Übergang-Struktur vom i-ten Typ angelegt werden kann, mit C i ( V i ) = C J 0 i ( V i V J i + 1 ) m i ;
    Figure DE102018213633A1_0004
    und
    wobei der erste bis n-te Übergang-Stufenfaktor m1 bis mn innerhalb eines Toleranzbereichs von ±0,05 die folgende Ellipsengleichung erfüllen: ∑ i = 1 n ( m i − 0,25 a i ) 2 = 1,  mit  ∑ i = 1 n ( 1 a i ) 2 = 16,
    Figure DE102018213633A1_0005
    wobei zumindest ein erstes Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet ist, einen ersten Übergang-Stufenfaktor m1 aufzuweisen, mit m1 ∉ {0,00, 0,50}, wobei m1 < 0,50, und ein zweites Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet ist, einen zweiten Übergang-Stufenfaktor m2 aufzuweisen, mit m2 ∉ {0,00, 0,50}, und wobei der erste bis n-te Parameter „a1 bis an “ von den Null-Vorspannung-Kapazitäten CJ0i und den Übergang-Spannungspotentialen VJi der pn-Übergang-Strukturen abhängen. Im Hinblick auf die erleichterte Herstellung der pn-Übergang-Struktur kann es vorzuziehen sein, dass m1 ≤ 0,45 ist.
  • Das zweite Paar 104 der pn-Übergang-Strukturen J3, J4 kann dahingehend angeordnet sein, den zweiten Übergang-Stufenfaktor m2 aufzuweisen, mit m2 > 0,50, vorzugsweise m2 ≥ 0,52.
  • Wie oben angegeben ist, erfüllen der erste bis n-te Übergang-Stufenfaktor m1 bis mn innerhalb eines Toleranzbereichs von ±0,05 die angegebene (n-dimensionale) Ellipsengleichung. Der Toleranzbereich von ±0,05 (oder ±0,03) kann zum Beispiel unvermeidbare Halbleiterherstellungstoleranzen der Halbleitervorrichtung 100 berücksichtigen. Der Toleranzbereich von ±0,05 (oder ±0,03) kann zum Beispiel ferner eine (möglicherweise auftretende) Differenz zwischen der Bahn der theoretischen optimalen Unterdrückung von störenden dritten Harmonischen und der Bahn des tatsächlichen (zum Beispiel von der Eingangsleistung abhängenden) Optimums einer Unterdrückung bei unterschiedlichen Eingangsleistungspegeln der Halbleitervorrichtung 100 berücksichtigen. Dies wird im Folgenden mit Bezugnahme auf 4g-j näher beschrieben.
  • Im Folgenden werden schematische Schaltbilder von einigen möglichen Implementierungen der Halbleitervorrichtung 100 gemäß dem vorliegenden Konzept mit Bezug auf 1a-d beschrieben.
  • Wie in 1a beispielhaft gezeigt ist, kann die Halbleitervorrichtung 100 n = 2 Paare 102, 104 von anti-seriell geschalteten pn-Übergang-Strukturen J1, J2, J3, J4 aufweisen, wobei das erste Paar 102 der pn-Übergang-Strukturen die pn-Übergang-Strukturen vom ersten Typ J1, J2 mit dem ersten Stufenfaktor m1 , dem ersten Übergang-Spannungspotential VJ1 und der ersten Null-Vorspannung-Kapazität CJ01 aufweist, wobei das zweite Paar von pn-Übergang-Strukturen 104 die pn-Übergang-Strukturen vom zweiten Typ J3, J4 mit dem zweiten Stufenfaktor m2 , dem zweiten Übergang-Spannungspotential VJ2 und der zweiten Null-Vorspannung-Kapazität CJ02 aufweist. Wie in 1a gezeigt ist, sind die pn-Übergang-Strukturen J1, J2 des ersten Paars 102 und die pn-Übergang-Strukturen J3, J4 des zweiten Paars 104 jeweils anti-seriell geschaltet, wobei die (zumindest) zwei Paare 102, 104 von pn-Übergang-Strukturen J1- J4 zwischen den ersten und zweiten Anschluss 107, 108 geschaltet sind.
  • 1b zeigt ein weiteres beispielhaftes schematisches Schaltungsbild der Halbleitervorrichtung 100 mit zwei (n = 2) Paaren 102, 104 von pn-Übergang-Strukturen J1, J2, J3, J4, wobei das erste Paar 102 die pn-Übergang-Strukturen vom ersten Typ J1, J2 mit dem ersten Stufenfaktor m1 , dem ersten Übergang-Spannungspotential VJ1 und der ersten Null-Vorspannung-Kapazität CJ01 aufweist und das zweite Paar 104 die pn-Übergang-Strukturen vom zweiten Typ J3, J4 mit dem zweiten Stufenfaktor m2 , dem zweiten Übergang-Spannungspotential VJ2 und der zweiten Null-Vorspannung-Kapazität CJ02 aufweist. Wie in 1b gezeigt ist, sind die pn-Übergang-Strukturen J1, J2 des ersten Paars 102 anti-seriell geschaltet und die pn-Übergang-Strukturen J3, J4 des zweiten Paars 104 sind anti-seriell geschaltet, wobei die (zumindest) zwei Paare 102, 104 von pn-Übergang-Strukturen J1-J4 zwischen den ersten und zweiten Anschluss 107, 108 geschaltet sind. Die Anordnung der zwei Paare 102, 104 der pn-Übergang-Strukturen J1, J2 und J3, J4, wie sie in 1b gezeigt ist, unterscheidet sich beim Vergleich mit der Halbleitervorrichtung 100 von 1a lediglich durch eine umgekehrte Richtung der jeweiligen pn-Übergang-Strukturen J1-J4.
  • 1c zeigt ein weiteres schematisches Schaltungsbild der Halbleitervorrichtung 100 mit n = 2 Paaren 102, 104 von pn-Übergang-Strukturen J1, J2, J3, J4, wobei in 1c das erste Paar 102 die pn-Übergang-Strukturen vom ersten Typ J1, J2 mit dem ersten Stufenfaktor m1 , dem ersten Übergang-Spannungspotential VJ1 , und der ersten Null-Vorspannung-Kapazität CJ01 aufweist, wobei das zweite Paar 104 die pn-Übergang-Strukturen vom zweiten Typ J3, J4 mit dem zweiten Stufenfaktor m2 , dem zweiten Übergang-Spannungspotential VJ2 und der zweiten Null-Vorspannung-Kapazität CJ02 aufweist. Wie in 1c gezeigt ist, sind die pn-Übergang-Strukturen J1, J2 des ersten Paars 102 und die pn-Übergang-Strukturen J3, J4 des zweiten Paars 104 jeweils anti-seriell geschaltet, wobei die (zumindest) zwei Paare 102, 104 von pn-Übergang-Strukturen J1-J4 zwischen den ersten und zweiten Anschluss 107, 108 geschaltet sind. Die Anordnung der zwei Paare 102, 104 der pn-Übergang-Strukturen J1-J4, wie sie in 1c gezeigt ist, unterscheidet sich beim Vergleich mit der Halbleitervorrichtung 100 von 1a lediglich hinsichtlich der Reihenfolge der Anordnung der jeweiligen pn-Übergang-Strukturen J1-J4.
  • 1d zeigt ein weiteres schematisches Schaltungsbild der Halbleitervorrichtung 100 mit n = 3 Paaren 102, 104, 106 von anti-seriell geschalteten pn-Übergang-Strukturen J1, J2 und J3, J4 und J5, J6. Wie in 1d gezeigt ist, weist das erste Paar 102 die zwei pn-Übergang-Strukturen vom ersten Typ J1, J2 mit dem ersten Stufenfaktor m1 , dem ersten Übergang-Spannungspotential VJ1 , und der ersten Null-Vorspannung-Kapazität CJ01 auf, das zweite Paar 104 weist die pn-Übergang-Strukturen vom zweiten Typ J3, J4 mit dem zweiten Stufenfaktor m2 , dem zweiten Übergang-Spannungspotential VJ2 und der zweiten Null-Vorspannung-Kapazität CJ02 auf, und wobei das dritte Paar 106 beispielsweise die pn-Übergang-Strukturen vom dritten Typ J5, J6 mit dem dritten Stufenfaktor m3 , dem dritten Übergang-Spannungspotential VJ3 und der dritten Null-Vorspannung-Kapazität CJ03 aufweist. Wie in 1d gezeigt ist, sind die pn-Übergang-Strukturen J1, J2 des ersten Paars 102, die pn-Übergang-Strukturen J3, J4 des zweiten Paars 104 und die pn-Übergang-Strukturen J5, J6 des dritten Paars 104 jeweils anti-seriell geschaltet, wobei die drei Paare 102, 104, 106 von pn-Übergang-Strukturen J1-J6 zwischen den ersten und zweiten Anschluss 107, 108 geschaltet sind .
  • Die oben beschriebenen schematischen Schaltungsbilder der Halbleitervorrichtungen 100 zeigen, dass die Halbleitervorrichtung 100 eine Mehrzahl von Paaren 102, 104, 106 von pn-Übergang-Strukturen J1-J6 aufweisen kann, wobei die zwei zugehörigen pn-Übergang-Strukturen des jeweiligen Paars zwischen den ersten und zweiten Anschluss 107, 108 anti-seriell angeordnet bzw. geschaltet sind, wobei die Reihenfolge der jeweiligen pn-Übergang-Strukturen die resultierende Reduktion einer Erzeugung von dritten Harmonischen der Halbleitervorrichtung nicht beeinflusst, so dass die unterschiedlichen pn-Übergang-Strukturen der n Paare beliebig zwischen den ersten und zweiten Anschluss 107, 108 anti-seriell angeordnet werden können.
  • Die Erzeugung von störenden ungeradzahligen Harmonischen, beispielsweise im Referenzfall, kann durch Simulationen bestimmt werden, die ein standardmäßiges Schaltung-Simulationstool wie beispielsweise das Advanced Design System (ADS) von Keysight Technologies verwenden, wobei beispielsweise eine Harmonische-Balance-Analyse verwendet werden kann, die im Stand der Technik allgemein bekannt ist. Die Simulationsergebnisse können mit einer Messung der Erzeugung von störenden Harmonischen einer zu testenden Halbleitervorrichtung verglichen und somit mit der Erzeugung von Harmonischen des Referenzfalls verglichen werden, um einen Leistungspegel der gemessenen störenden dritten Harmonischen der zu testenden Vorrichtung in Bezug auf den Leistungspegel der störenden dritten Harmonischen zu bestimmen, der durch Simulation für den Referenzfall bestimmt wird. Andere Modellparameter für die Simulation des Referenzfalls als der Stufenfaktor, beispielsweise die Null-Vorspannung-Übergang-Kapazität und das Übergang-Potential, können von den Messungen der zu vergleichenden Vorrichtung, anhand von Verfahren erhalten werden, die im Stand der Technik allgemein bekannt sind.
  • Ein möglicher Schaltungsaufbau zur Messung oder Simulation der Erzeugung von Harmonischen einer zu testenden Halbleitervorrichtung ist durch das Blockschaltbild von 2 dargestellt. Es stellt eine Übertragungsleitung aus zwei Teilen TL1 201 und TL2 202 dar, bei der die zu testende Halbleitervorrichtung 200 (beispielhaft als vier Diodenstrukturen J1 bis J4 dargestellt) in Shunt-Konfiguration mit Masse verbunden ist. Ein HF-Signal wird bei einer Grundfrequenz f0 von einer HF-Quelle PORT1 211 zugeführt und an einem dargestellten linken Ende der Übertragungsleitung TL1 201 durch einen Zirkulator CIR1 203 in TL1 201 gekoppelt.
  • Das HF-Signal wird zu der zu testenden Halbleitervorrichtung 200 (J1 bis J4) geleitet, wo aufgrund von Nichtlinearitäten in den elektrischen Eigenschaften der zu testenden Halbleitervorrichtung 200 harmonische Signale in ganzzahligen Mengen der Grundfrequenz (Obertöne) erzeugt werden. Die erzeugten harmonischen Signale werden von der zu testenden Halbleitervorrichtung 200 über TL2 202 an den Abschluss (engl.: termination) Term2 212 und über TL1 201, den Zirkulator CIR1 203 und die Übertragungsleitung TL3 204 an den Abschluss Term3 213 übertragen. Mit Hilfe eines Spektrumanalysators (nicht dargestellt) kann die HF-Leistungsverteilung der harmonischen Signale entweder an der Position des Abschlusses Term2 212 oder des Abschlusses Term3 213 bestimmt werden.
  • Durch Sweepen der Leistung des zugeführten HF-Signals bei der Grundfrequenz kann die Eingangsleistungsabhängigkeit der Harmonischen-Erzeugung bestimmt werden.
  • Die Empfindlichkeit der Bestimmung eines erzeugten harmonischen Signals kann ferner erhöht werden, indem beispielsweise zusätzliche Filter oder Diplexer (nicht gezeigt) zum Herausfiltern des Signals bei der Grundfrequenz f0 hinzugefügt werden.
  • Typische Spektren des erzeugten HF-Signals und der Harmonischen-Signale sind in 3a bzw. 3b schematisch dargestellt. 3a veranschaulicht das Spektrum des HF-Signals, wie es von der HF-Quelle PORT1 211 zugeführt wird. Dieses Signal wird so zugeführt, dass dasselbe lediglich die Grundfrequenz f0 (1. Harmonische, x=1) umfasst. 3b zeigt das Spektrum des Signals, das zum Beispiel bei Abschluss Term2 212 ankommt. Die Signalleistung bei der Grundfrequenz ist im Vergleich zu dem einfallenden Signal reduziert, wie in 3a gezeigt ist, (1) durch Impedanzfehlanpassung, die durch die zu testende Halbleitervorrichtung 200 in Shunt-Konfiguration bewirkt wird, und (2) durch partielle Umwandlung des elektrischen Signals bei der Grundfrequenz in die Obertöne, hier zur Vereinfachung für die zweite bis vierte Harmonische gezeigt. Das Spektrum zeigt ferner, dass das Signal, beispielsweise in dem Abschluss Term2 212, ebenfalls Leistungsbeiträge bei ganzzahligen Mengen der Grundfrequenz aufweist, wie z. B. die zweite harmonische Leistung PH2 bei 2 mal f0 (2 x f0, x=2), dritte harmonische Leistung PH3 bei 3 mal f0 (3 x f0, x=3) und so weiter. Im Allgemeinen nimmt der Leistungsbeitrag der Obertöne mit der Ordnung der Harmonischen ab.
  • Die folgenden Auswertungen geben eine umfassende Erläuterung des vorliegenden Konzepts in Form der beschriebenen Implementierungen und Ausführungsbeispiele der Halbleitervorrichtung 100 mit richtig eingestellten Übergang-Stufenfaktoren mi (m1 , m2 ....) gemäß 1a-d. Insbesondere bezieht sich die folgende Diskussion bezüglich 4a - j auf die technische und mathematische Analyse auf dem Gebiet von Halbleitervorrichtungen, zum Beispiel auf dem Gebiet von diskreten ESD-Schutzvorrichtungen bzw. TVS-Vorrichtungen, durch den Anmelder und auf die daraus resultierenden technischen Erkenntnisse und Schlussfolgerungen zu einer richtigen Einstellung der Übergang-Stufenfaktoren mi der n Paare von pn-Übergang-Strukturen der Halbleitervorrichtung 100.
  • Unter der Annahme, dass die „Kapazität/Spannung-C(V)-Charakteristika“ einer pn-Übergang-Struktur (oder einfach eines pn-Übergangs) der Hauptfaktor für die Erzeugung von ungeradzahligen Harmonischen der Halbleitervorrichtung 100 sind, kann die Dritte-Harmonische-Erzeugung im Falle einer richtigen Einstellung der C(V)-Charakteristika der individuellen pn-Übergang-Strukturen, die zumindest zwei Paare 102, 104 (....) von anti-seriell geschalteten pn-Übergang-Strukturen J1, J2, J3, J4 (....) aufweisen können, im Wesentlichen vollständig aufgehoben oder zumindest stark reduziert werden.
  • Genauer gesagt kann im Falle einer Verbindung oder eines Stapels von beispielweise vier antiseriell geschalteten pn-Übergang-Strukturen J1-J4 (d. h. zwei Paare von pn-Übergang-Strukturen) die Dritte-Harmonische-Erzeugung durch Auswahl einer geeigneten Kombination von C(V)-Verhalten der unterschiedlichen pn-Übergang-Strukturen J1-J4 in dem Vier-pn-Übergang-Strukturen-Stapel aufgehoben oder zumindest minimiert werden, zum Beispiel durch geeignete Wahl der (ersten und zweiten) n-Übergang-Stufenfaktoren m1, m2 gemäß den unten angegebenen Gleichungen und Formeln für die Übergang-Stufenfaktoren mi und die Parameter a1 , a2 , die von den Null-Vorspannung-Kapazitäten CJ01 , CJ02 und der Übergang-Spannung VJ1 , VJ2 der zwei Paare 102, 104 von pn-Übergang-Strukturen abhängen.
  • Das C(V)-Verhalten eines pn-Übergangs, der in der vorliegenden Beschreibung mit „i“ gekennzeichnet ist, um den „i-ten“ Typ anzugeben, kann allgemein mit dem folgenden Ausdruck beschrieben werden: C i ( V ) = C J 0 i ( V V J i + 1 ) m i
    Figure DE102018213633A1_0006
  • In vielen Fällen liefert dieser Ausdruck eine genaue Beschreibung der C(V)-Charakteristika von pn-Übergang-Strukturen. Die Parameter haben folgende Bedeutung: Cj0 ist die Kapazität bei 0V Vorspannung, Vji ist die eingebaute Spannung und mi ist der „Übergang-Stufenfaktor“. V stellt die Sperrvorspannung über den i-ten pn-Übergang dar. Wie aus dem Ausdruck (A1) ersichtlich ist, ist der Übergang-Stufenfaktor mi ein Schlüsselparameter zum Steuern des C(V)-Verhaltens der pn-Übergang-Struktur und damit der Halbleitervorrichtung 100. mi kann durch das Dotierungsprofil der jeweiligen pn-Übergang-Struktur J1-J4 (....) eingestellt werden.
  • Einige Beispiele für den Stufenfaktor m:
    • - m = 0,5 stellt das Verhalten (1.) eines abrupten pn-Übergangs mit gleichförmigen Dotierungsstoffen (= Dotierungskonzentrationen) in der n- und p-Region oder (2.) eines einseitigen Übergangs mit einem sehr abrupten pn-Übergang zwischen einer hochdotierten Region und einer gleichförmig dotierten schwächer dotierten Region dar. Es kann schwierig oder teuer sein, diese Art eines idealisierten Übergangs mit den konventionellen Halbleitertechnologien zu realisieren.
    • - m = 0,33 stellt das Verhalten eines linear gestuften Übergangs dar. In diesem Fall variiert die Dotierungsstoffkonzentration um den Übergang linear mit der Tiefe. Dieser pn-Übergang-Typ ist in der herkömmlichen Halbleitertechnologie als Ergebnis einer Diffusion einer p- und einer n-dotierten Region sehr häufig.
    • - Im Fall von m > 0,5 wird der Begriff hyper-abrupter Übergang verwendet. Dieser kann als einseitiger Übergang betrachtet werden, bei dem die schwächer dotierte Region kein konstantes Dotierungsprofil, sondern vielmehr eine Dotierungskonzentration aufweist, die mit dem Abstand von dem metallurgischen Übergang abnimmt.
  • Im Folgenden wird die mathematische Ableitung der optimalen C(V)-Parameter zur Unterdrückung einer Dritte-Harmonische-Erzeugung der Halbleitervorrichtung 100 allgemein erörtert. Die folgende Ableitung kann die C(V)-Charakteristika ausreichend gut für niedrige Eingangsleistungen Pin des Eingangs-HF-Signals beschreiben, z. B. nicht mehr als 20 dBm, kann aber für höhere Eingangsleistungen weniger genau sein.
  • In den folgenden Gleichungen (1) bis (38) und in den zugehörigen 4a bis 4j entsprechen die Radien ri den bisher beschriebenen Parametern ai der beschriebenen Ellipsengleichung, also ri = ai . Generell entsprechen in diesem Dokument die Radien, wie sie hierin beschrieben und/oder dargestellt werden, den Parametern ai , wie sie hierin beschrieben und/oder dargestellt sind, d. h. ri = ai .
  • Das Kapazität/Spannung-Verhalten von zwei unterschiedlichen pn-Übergängen wird durch die folgenden Gleichungen ausgedrückt. Diese Gleichungen können erfolgreich verwendet werden, um das Verarmungskapazitätsverhalten bei Bedingungen von Sperr- und Durchlassvorspannungen innerhalb eines breiten Spektrums von Dotierungsprofilen zu beschreiben: C 1 ( V ) = C J 0,1 ( V V J 1 + 1 ) m 1 .
    Figure DE102018213633A1_0007
     C 2 ( V ) = C J 0,2 ( V V J 2 + 1 ) m 2 .
    Figure DE102018213633A1_0008
    wobei V die angelegte Sperrvorspannung ist, CJ0i die Null-Vorspannung-Übergang-Kapazität ist, VJi die Übergang-Spannung oder das Übergang-Potential ist (gleich oder eng bezogen auf die eingebaute Spannung, gelegentlich als „effektive eingebaute Spannung“ bezeichnet) und mi der Stufenfaktor ist (auch als „Diode-Potenzgesetz-Exponent“ bezeichnet).
  • Die Gleichungen zu Kapazität/Spannung-Verhalten können zu einer Taylorschen Reihe erweitert werden: C 1 ( V ) = K 10 + K 11 V + K 12 V 2 + …
    Figure DE102018213633A1_0009
     C 2 ( V ) = K 20 + K 21 V + K 22 V 2 + …
    Figure DE102018213633A1_0010
  • Durch Integration der CI (V)-Ausdrücke von 0 V bis zu einer bestimmten Spannung Vij wird die Gesamtladung Qij bestimmt. Im Falle einer Serienschaltung von zwei Paaren von antiseriellen pn-Übergängen müssen die Folgenden angewendet werden, um die Ladung auf jedem pn-Übergang zu finden, unter Berücksichtigung, dass bei jedem Übergang-Paar ein Übergang in Sperrrichtung und ein Übergang in Durchlassrichtung vorgespannt ist. Q 11 ( V 11 ) = ∫ 0 V 11 C 1 ( V ) d V
    Figure DE102018213633A1_0011
     Q 12 ( V 12 ) = − ∫ 0 V 12 C 1 ( V ) d V
    Figure DE102018213633A1_0012
     Q 21 ( V 21 ) = ∫ 0 V 21 C 2 ( V ) d V
    Figure DE102018213633A1_0013
     Q 22 ( V 22 ) = ∫ 0 V 22 C 2 ( V ) d V
    Figure DE102018213633A1_0014
  • Das Anwenden der Integration einer Kapazität/Spannung-Beziehung C(V) auf die Reihenentwicklungen ergibt die folgenden Ausdrücke: Q 11 = K 10 V 11 + K 11 V 11 2 2 + K 12 V 11 3 3 + …
    Figure DE102018213633A1_0015
     Q 12 = K 10 V 12 − K 11 V 12 2 2 + K 12 V 12 3 3 + …
    Figure DE102018213633A1_0016
     Q 21 = K 20 V 21 + K 21 V 21 2 2 + K 22 V 21 3 3 + …
    Figure DE102018213633A1_0017
     Q 22 = K 20 V 22 − K 21 V 22 2 2 + K 22 V 22 3 3 + …
    Figure DE102018213633A1_0018
  • In einer seriengeschalteten Konfiguration von Kondensatoren ist die Ladung auf allen Kondensatoren gleich: Q 11 = Q 12 = Q 21 = Q 22 = Q
    Figure DE102018213633A1_0019
  • Durch Serienumkehrung kann die Ladung in Abhängigkeit von Spannung (Gleichungen 9-12) umgekehrt werden zu Spannung in Abhängigkeit von Ladung. V 11 = Q 24 K 10 7 [ 24 K 10 6 + 12 K 10 4 K 11 Q + K 10 2 Q 2 − ( − 8 K 10 K 12 + 12 K 11 2 ) + 5 K 11 Q 3 ( 4 K 10 K 12 − 3 K 11 2 ) ] + …
    Figure DE102018213633A1_0020
     V 12 = Q 24 K 10 7 [ 24 K 10 6 + 12 K 10 4 K 11 Q + K 10 2 Q 2 ( − 8 K 10 K 12 + 12 K 11 2 ) + 5 K 11 Q 3 ( − 4 K 10 K 12 + 3 K 11 2 ) ] + …
    Figure DE102018213633A1_0021
     V 21 = Q 24 K 10 7 [ 24 K 10 6 + 12 K 10 4 K 21 Q + K 20 2 Q 2 ( − 8 K 20 K 22 + 12 K 21 2 ) + 5 K 11 Q 3 ( 4 K 20 K 22 − 3 K 21 2 ) ] + …
    Figure DE102018213633A1_0022
     V 22 = Q 24 K 20 7 [ 24 K 20 6 + 12 K 20 4 K 21 Q + K 20 2 Q 2 ( − 8 K 20 K 22 + 12 K 21 2 ) + 5 K 21 Q 3 ( − 4 K 20 K 22 + 3 K 21 2 ) ] + …
    Figure DE102018213633A1_0023
  • Die Gesamtspannung V über die 2 Paare von anti-seriell geschalteten pn-Übergängen beträgt: V = V 11 + V 12 + V 21 + V 22
    Figure DE102018213633A1_0024
  • Durch Summieren der Gleichungen 14-17 ist die Gesamtspannung V über die seriengeschalteten pn-Übergänge in Abhängigkeit von der Ladung Q: V = 2 ( 1 K 20 + 1 K 10 ) Q + ( K 11 2 K 10 5 + K 21 2 K 20 5 − 2 K 12 3 K 10 4 − 2 K 22 3 K 20 4 ) Q 3 + …
    Figure DE102018213633A1_0025
  • Durch Serienumkehrung von Gleichung 19 ist die Ladung Q in Abhängigkeit von der Gesamtspannung V über den seriengeschalteten pn-Übergang wie folgt: Q = K 10 K 20 2 ( K 10 + K 20 ) V + K 10 5 ( 2 K 20 K 22 − 3 K 21 2 ) + K 20 5 ( 2 K 10 K 12 − 3 K 11 2 ) 48 K 10 K 20 ( K 10 + K 20 ) 4 V 3 + …
    Figure DE102018213633A1_0026
  • Die Kapazität/Spannung-Charakteristika des seriengeschalteten Übergangs können durch Differenzierung der Q(V)-Ausdrucks (Gl. 20) berechnet werden. C = d Q d V
    Figure DE102018213633A1_0027
     C = K 10 K 20 2 ( K 10 + K 20 ) + K 10 5 ( 2 K 20 K 22 − 3 K 21 2 ) + K 20 5 ( 2 K 10 K 12 − 3 K 11 2 ) 16 K 10 K 20 ( K 10 + K 20 ) 4 V 2 + …
    Figure DE102018213633A1_0028
  • Die Koeffizienten in dieser resultierenden Serie für das C(V)-Verhalten werden wie folgt definiert: C = κ 0 + κ 1 V + κ 2 V 2 + …
    Figure DE102018213633A1_0029
  • Der Koeffizient des quadratischen Terms K2V2 bestimmt die Erzeugung der dritten Harmonischen. Dieser Koeffizient K2 ist: κ 2 = K 10 5 ( 2 K 20 K 22 − 3 K 21 2 ) + K 20 5 ( 2 K 10 K 12 − 3 K 11 2 ) 16 K 10 K 20 ( K 10 + K 20 ) 4
    Figure DE102018213633A1_0030
  • Nun werden die Koeffizienten K10 , K11 , K12 , K20 , K21 , K22 der Serienentwicklung der individuellen pn-Übergänge durch die jeweiligen Taylorschen Koeffizienten ersetzt, die aus einer Taylorschen Entwicklung des C(V)-Verhaltens resultieren (Gleichung 1 und 2). Nach dieser Ersetzung wird der Koeffizient K2 des quadratischen Terms zu: κ 2 = − 1 8 ( 1 C J 0,1 + 1 C J 0,2 ) 4 [ 1 C J 0,1 3 V J 1 2 ( m 1 2 − 1 2 m 1 ) + 1 C J 0,2 3 V J 2 2 ( m 2 2 − 1 2 m 2 ) ]
    Figure DE102018213633A1_0031
  • Bei einer Serienentwicklung des C(V)-Verhaltens ist der quadratische Term für die Erzeugung der dritten Harmonischen verantwortlich. Falls der quadratische Term null ist, wird die dritte Harmonische vollständig aufgehoben. κ 2 = 0
    Figure DE102018213633A1_0032
  • Dieser Ausdruck GI. 25 für K2 = 0 kann in die folgende Form umgewandelt werden, die eine Ellipse in der Ebene m1 , m2 beschreibt: ( m 1 − m 0,1 ) 2 r 1 2 + ( m 2 − m 0,2 ) 2 r 2 2 = 1
    Figure DE102018213633A1_0033
    wobei (m0,1 , m0,2 ) der Mittelpunkt der Ellipse ist und r1 und r1 die Radien in der Richtung von m1 bzw. m2 sind.
  • Die Gleichung 25 unter der Bedingung, die durch Gleichung 26 ausgedrückt wird, wird in die Form von Gleichung 27 umgewandelt und ergibt somit: ( m 1 − 1 4 ) 2 ( c J 0,1 3 V J 1 2 + C J 0,2 3 V J 2 2 4 C J 0,2 3 2 V J 2 ) 2 + ( m 2 − 1 4 ) 2 ( c J 0,1 3 V J 1 2 + C J 0,2 3 V J 2 2 4 C J 0,2 3 2 V J 1 ) 2 = 1
    Figure DE102018213633A1_0034
    woraus geschlossen werden kann, dass die Dritte-Harmonische-Erzeugung aufgehoben wird, wenn die Stufenfaktoren m1 und m2 sich auf der Ellipse befinden, zentriert bei ( 1 4 , 1 4 ) ,
    Figure DE102018213633A1_0035
    mit den Radien r1 und r2 , wie durch die folgenden Gleichungen beschrieben wird: r 1 = 1 4 ( C J 0,1 C J 0,2 ) 3 ( V J 1 V J 2 ) 2 + 1
    Figure DE102018213633A1_0036
     r 2 = 1 4 ( C J 0,2 C J 0,1 ) 3 ( V J 2 V J 1 ) 2 + 1
    Figure DE102018213633A1_0037
  • Aus den Gleichungen 29 und 30 kann geschlossen werden, dass die Form der Ellipse, in die die Kombinationen der Stufenfaktoren m1 und m2 fallen, von dem Verhältnis der Null-Vorspannung-Kapazitäten und von den Übergang-Potentialen beider Übergang-Paare abhängt. Die Null-Vorspannung-Kapazität kann über ein breites Spektrum variieren, indem das Dotierungsprofil des pn-Übergangs und/oder das physische Design (Layout) des pn-Übergangs angepasst wird. Andererseits ist der Variationsbereich des Übergang-Potentials erheblich geringer, da dieser Parameter sich auf die eingebaute Spannung des pn-Übergangs bezieht. Ein üblicher Variationsbereich von VJ für einen Silizium-pn-Übergang beträgt ungefähr 0,6 bis 0,9 V. Falls eine bestimmte Durchbruchspannung durch einen pn-Übergang bereitgestellt werden muss, ist die Einflussnahme bezüglich VJ sehr begrenzt und kann nicht als sinnvoller Parameter zum Gestalten des Vorrichtungsverhaltens betrachtet werden.
  • 4a-j, wie sie unten beschrieben sind, zeigen den Einfluss der Vorrichtungsparameter, d. h. der Null-Vorspannung-Übergang-Kapazitäten CJ01 , CJ02 , und der Übergang-Spannungspotentiale VJ1 , VJ2 auf die Beziehung zwischen dem ersten bis n-ten (hier: zweiten) Übergang-Stufenfaktor m1 bis mn (hier: m1 und m2 ).
  • 4a zeigt die graphische Darstellung (Graph der Funktion) der Aufhebungslinien des Dritte-Harmonische-Signals PH3 der Halbleitervorrichtung 100 in Abhängigkeit von dem ersten und zweiten Übergang-Stufenfaktor m1 , m2 gemäß einem Ausführungsbeispiel.
  • Auf Basis der obigen mathematischen Ableitung der optimalen C(V)-Parameter, geben die Ellipsen von 4a, in die die Kombinationen der Stufenfaktoren m1 , m2 fallen, eine Aufhebung des Dritte-Harmonische-Signals PH3 der Halbleitervorrichtung 100 an. Deshalb werden diese Ellipsen in dem vorliegenden Kontext auch Aufhebungslinien genannt. Die Form der Ellipsen hängt von dem Verhältnis der Null-Vorspannung-Kapazitäten CJ01 , CJ02 und von den Übergang-Spannungspotentialen VJ1 , VJ2 der beiden Paare 102, 104 der pn-Übergang-Strukturen J1-J4 der Halbleitervorrichtung 100 ab.
  • Genauer gesagt, zeigt 4a die Kombinationen der Übergang-Stufenfaktoren m1 , m2 , bei denen die dritte Harmonische PH3, die durch die Halbleitervorrichtung 100 (zum Beispiel mit zwei Paaren 102, 104 von pn-Übergang-Strukturen J1, J2 und J3, J3) erzeugt wird, null oder zumindest fast null ist, wobei das Verhältnis der Null-Vorspannung-Kapazitäten CJ01 , CJ02 die Form (=Exzentrizität) der Ellipse bestimmt, indem der Parameter a1 und der Parameter a2 bestimmt werden, wie in den obigen Gleichungen 29 und 30 angegeben ist. Wie oben erwähnt ist, entsprechen die Parameter ai den Radien ri der Gleichungen (1) bis (31) weiter oben und den Radien ri , wie sie in 4a bis 4j gezeigt sind, das heißt ri = ai . Die anderen Parameter, die Einfluss auf die Parameter a1 , a2 der Ellipsen haben, zum Beispiel das erste und zweite Übergang-Spannungspotential VJ1 , VJ2 , sind beispielsweise während der Berechnung der Kurven (Funktionsgraphen) von 4a auf gleiche Werten festgelegt.
  • 4b zeigt eine vergrößerte Darstellung (Ansicht) von 4a. Aus 4a und 4b ist ersichtlich, dass alle Ellipse Kreuzungspunkte aufweisen für (1.) m1 = m2 = 0; (2.) m1 = m2 = 0,5; (3.) m1 = 0 und m2 = 0,5; und (4.) m1 = 0,5 und m2 = 0, d. h. für mi ∈ {0,00, 0,50}.
  • 4c zeigt eine weitere graphische Darstellung der Funktionsgraphen, für die die Dritte-Harmonische-Erzeugung PH3 der Halbleitervorrichtung 100 theoretisch vollständig unterdrückt wird. Genauer gesagt, zeigt 4c den Stufenfaktor m2 des zweiten Paars 104 von pn-Übergang-Strukturen J3, J4, für die die Dritte-Harmonische-Erzeugung PH3 vollständig unterdrückt wird, in Abhängigkeit von dem Verhältnis der ersten und zweiten Null-Vorspannung-Kapazität CR = CJ01/CJ02. Der Stufenfaktor m1 des ersten Paars 102 von pn-Übergang-Strukturen J1, J2 ist ein Parameter dieser Darstellung (Funktionsgraph). Während der Berechnung dieser Kurven von 4c sind das erste und zweite Übergang-Spannungspotential VJ1 , VJ2 auf gleiche Werte festgelegt, mit VR = VJ01/VJ02 = 1.
  • 4d zeigt eine vergrößerte Darstellung (Ansicht) der graphischen Darstellung von 4c.
  • 4e zeigt eine graphische Darstellung der Parameter a1 , a2 (Radien r1 , r2 ) der Ellipse, bei der die Dritte-Harmonische-PH3-Erzeugung der Halbleitervorrichtung 100 zumindest theoretisch vollständig unterdrückt wird, in Abhängigkeit von dem Verhältnis CR der ersten und zweiten Null-Vorspannung-Kapazität CJ01 /CJ02 , Während der Berechnung dieser Kurven sind das erste und zweite e Übergang-Spannungspotential VJ1 , VJ2 auf gleiche Werte festgelegt, mit VR = VJ01/VJ02 = 1.
  • Die relativ große Abhängigkeit des ersten Parameters a1 (erster Radius r1 ) der Ellipse von dem Verhältnis CR der ersten und zweiten Vorspannungskapazität CJ01 /CJ02 spiegelt die zunehmende Exzentrizität der Ellipse wider, wie in 4a bezüglich des zunehmenden Verhältnisses CR der ersten und zweiten Null-Vorspannung-Kapazität CR = CJ01 /CJ02 gezeigt ist.
  • 4f zeigt eine graphische Darstellung der Aufhebungslinien der dritten Harmonischen PH3 der Halbleitervorrichtung 100 in Abhängigkeit von dem ersten und zweiten Übergang-Stufenfaktor m1 , m2 angesichts des Einflusses von nichtgleichen Werten auf das erste und zweite Übergang-Spannungspotential VJ1 , VJ2 , d. h. für VR = VJ01/VJ02 ≠ 1. Genauer gesagt, zeigt 4f den Einfluss von nichtgleichen Werten für das erste und zweite Übergang-Spannungspotential VJ1 , VJ2 , auf die Kombinationen der Stufenfaktoren m1 , m2 , die zu einer vollständigen Unterdrückung der Dritte-Harmonische-PH3-Erzeugung der Halbleitervorrichtung 100 führen. Im Fall von 4f sind die erste und zweite Null-Vorspannung-Kapazität CJ01 , CJ02 auf gleiche Werte festgelegt, mit CJ01 = CJ02 . Das Übergang-Spannungspotential VJ2 des zweiten Paars 104 von pn-Übergang-Strukturen J3, J4 ist auf einen festen Wert VJ2 = 0,8 festgelegt.
  • 4g-j zeigen graphische Darstellungen der jeweiligen Leistungspegel PH3 der dritten Harmonischen für die Halbleitervorrichtung 100 in Abhängigkeit von dem ersten und zweiten Übergang-Stufenfaktor m1 , m2 als Ergebnis einer Simulation, die beispielsweise das Verfahren nutzt, wie es oben mit Bezugnahme auf 2 und 3 erläutert wird. Außerdem ist in 4g-j die theoretische Aufhebungslinie gezeigt (= die Bahn der theoretischen optimalen Unterdrückung der dritten Harmonischen PH3 für niedrige Eingangsleistungspegel PIN ). Genauer gesagt, zeigen 4g-j die simulierte störende dritte Harmonische PH3 der Halbleitervorrichtung 100 mit gleicher erster und zweiter Null-Vorspannung-Übergang-Kapazität CJ01 = CJ02 bei unterschiedlichen Eingangsleistungspegeln PIN (4g P IN = -10 dBm; 4h P IN = 0 dBm und 4i P IN =+10 dBm) des Grundfrequenz-HF-Signals (zum Beispiel unter Verwendung des oben beschriebenen Schaltung-Simulationstools). Die Bahn der theoretischen optimalen PH3-Unterdrückung gemäß der oben beschriebenen Ableitung (hierin auch als Aufhebungslinie bezeichnet) wird durch die Kurve „A“ („graue“ Kurve) dargestellt. Bei niedrigeren Eingangsleistungspegeln PIN stimmen die minimale dritte Harmonische PH3 der Schaltungssimulation und die theoretische Ableitung (Kurve „A“) stark überein, wobei für zunehmende Eingangsleistungspegel PIN die Abweichung der minimalen dritten Harmonischen PH3, die aus der Schaltungssimulation und von der theoretischen optimalen Unterdrückung (Kurve „A“) resultiert, etwas ausgeprägter ausfällt, jedoch für die untersuchten Eingangsleistungen und bis zu 20 dBm moderat bleibt.
  • Es ist zu festzustellen, dass die unregelmäßigen Merkmale der Isolinien in 4g-j und sogar die Erscheinung von getrennten Isolinienregionen in der Nähe der Aufhebungslinie in den Konturdarstellungen auf den Algorithmus zurückzuführen sind, mit dem die Konturdarstellungen aus einem Simulationsdatensatz erzeugt werden, in dem die Simulationsdaten lediglich für eine finite Anzahl von simulierten m1 , m2 Kombinationen vorliegen, die sich in einem regelmäßigen rechteckigen Netz befinden.
  • Die Änderung des optimalen Übergang-Stufenfaktors mit Eingangsleistung ist auch aus 4j ersichtlich, die den simulierten PH3-Leistungspegel abhängig von dem Übergang-Stufenfaktor m2 für unterschiedliche Eingangsleistungen PIN (-10 dBm, 0dBm, 10 dBm und 20dBm) zeigt. Der Übergang-Stufenfaktor m1 wird fest bei m1 = 0,25 gehalten, wobei ferner CJ01=Cj02 festgelegt wird. Die Leistungspegel werden auf das lokale Maximum bei m1=m2=0,25 (Referenzfall) normiert, um die Ergebnisse besser zu vergleichen. Daher kann darauf hingewiesen werden, dass die Unterdrückung der Erzeugung der störenden dritten Harmonischen für einen erwarteten vorbestimmten Eingangsleistungspegel optimiert werden kann. Zu diesem Zweck kann es auch möglich sein, gezielt von der Kurve „A“ abzuweichen, die für kleine Eingangsleistungspegel PIN analytisch abgeleitet wird, und die pn-Übergang-Strukturen mit jeweiligen Übergangs-Stufenfaktoren anzuordnen, die entworfen sind, um die Erzeugung der störenden dritten Harmonischen bezüglich des Referenzfalls um einen gewünschten Betrag für einen vorbestimmten Eingangspegel PIN zu unterdrücken, unter Verwendung der Ergebnisse aus der oben beschriebenen Simulation seitens des Schaltung-Simulationstools.
  • Darüber hinaus kann es unter Umständen lediglich notwendig sein, die optimalen Übergang-Stufenfaktoren bis zu einer bestimmten Genauigkeit in Abhängigkeit von dem gewünschten Unterdrückungsgrad zu reproduzieren. Falls beispielsweise der Leistungspegel der störenden dritten Harmonischen gegenüber dem Referenzfall um 10 dB unterdrückt werden soll, kann eine Abweichung von ±0,05 für die Übergang-Stufenfaktoren m2 akzeptabel sein. Um einen höheren Unterdrückungsgrad zu erzielen, kann eine geringere Abweichung von ±0,03 oder sogar ±0,02 wünschenswert sein. Ähnliche Überlegungen gelten für den Übergang-Stufenfaktor m1 oder allgemein gesagt mi .
  • Die Beziehung zwischen den simulierten PH3-Werten und dem Optimalwert (Kurve „A“) gilt auch für nichtgleiche Null-Vorspannung-Kapazitäten CJ01 , CJ0,2 , die zu einer zunehmenden Exzentrizität der Ellipsen führen, wie bezüglich 4a beschrieben ist.
  • Im Folgenden wird die mathematische Ableitung der optimalen C(V)-Parameter zur Unterdrückung einer Dritte-Harmonische-Erzeugung auf drei (n = 3) Paare 102, 104, 106 von anti-seriell geschalteten pn-Übergang-Strukturen J1, J2 und J3, J4 und J5, J6 erweitert und weiter für n Paare verallgemeinert.
  • Unter Verwendung derselben Schritte, wie sie oben beschrieben sind, können die Bedingungen bestimmt werden, unter denen die Dritte-Harmonische-Erzeugung für drei Paare von anti-seriell geschalteten pn-Übergängen aufgehoben wird. In diesem Fall folgt der quadratische Koeffizient der Serienentwicklung des C(V)-Verhaltens wie folgt: κ 2 = − 1 8 ( 1 C J 0,3 + 1 C J 0,2 + 1 C J 0,1 ) 4 [ 1 C J 0,1 3 V J 1 2 ( m 1 2 − 1 2 m 1 )         + 1 C J 0,2 3 V J 2 2 ( m 2 2 − 1 2 m 2 ) + 1 C J 0,3 3 V J 3 2 ( m 3 2 − 1 2 m 3 ) ] = 0
    Figure DE102018213633A1_0038
    was wie folgt weiter vereinfacht werden kann: 1 C J 0,1 3 V J 1 2 ( m 1 − 1 4 ) 2 + 1 C J 0,2 3 V J 2 2 ( m 2 − 1 4 ) 2 + 1 C J 0,3 3 V J 3 2 ( m 3 − 1 4 ) 2 = 1 16 ( 1 C J 0,1 3 V J 1 2 + 1 C J 0,2 3 V J 2 2 + 1 C J 0,3 3 V J 3 2 + )
    Figure DE102018213633A1_0039
  • Dies ist ein dreidimensionales Ellipsoid mit der folgenden allgemeinen Form: ( m 1 − m 0,1 ) 2 r 1 2 + ( m 2 − m 0,2 ) 2 r 2 2 + ( m 3 − m 0,3 ) 2 r 3 2 = 1
    Figure DE102018213633A1_0040
    mit dem Mittelpunkt m 0, i = 1 4
    Figure DE102018213633A1_0041
    für i ∈ {1, ...,n} und den Radien: r 1 = 1 4 ( C J 0,1 C J 0,2 ) 3 ( V J 1 V J 2 ) 2 + ( C J 0,1 C J 0,3 ) 3 ( V J 1 V J 3 ) 2 + 1
    Figure DE102018213633A1_0042
     r 2 = 1 4 ( C J 0,2 C J 0,1 ) 3 ( V J 2 V J 1 ) 2 + ( C J 0,2 C J 0,3 ) 3 ( V J 2 V J 3 ) 2 + 1
    Figure DE102018213633A1_0043
     r 3 = 1 4 ( C J 0,3 C J 0,1 ) 3 ( V J 3 V J 1 ) 2 + ( C J 0,3 C J 0,2 ) 3 ( V J 3 V J 2 ) 2 + 1
    Figure DE102018213633A1_0044
  • Verallgemeinerung für pn-Übergang-Paare: Alle Kombinationen von mi , mit i ∈ {1, ..., n}, die auf dem folgenen n-dimensionalen Ellipsoid liegen, führen zu einer Aufhebung der dritten Harmonischen. ∑ i = 1 n ( m i − 1 4 r i ) = 1
    Figure DE102018213633A1_0045
    wobei die Radien des Ellipsoids ri mit i ∈ {1, ..., n} definiert sind als: r i = 1 4 ∑ J = 1 n ( C J 0, i C J 0, j ) 3 ( V J i V J j ) 2
    Figure DE102018213633A1_0046
  • Im Folgenden werden unterschiedliche Aspekte des vorliegenden Konzepts der Halbleitervorrichtung 100, wie sie aus den obigen Auswertungen ableitbar sind, ausführlich beschrieben, wobei die Halbleitervorrichtung 100 n (zumindest zwei) Paare 102, 104 (...) von anti-seriell geschalteten pn-Übergang-Strukturen J1, J2, J3, J4 (...) mit eingestellten Übergang-Stufenfaktoren m1 -mn aufweist, zum Bereitstellen einer zumindest reduzierten oder einer minimalen Erzeugung einer störenden ungeradzahligen Harmonischen, zum Beispiel einer dritten Harmonischen für einen vorbestimmten Eingangsleistungspegel PIN .
  • Wie aus den obigen Auswertungen für die Halbleitervorrichtung 100 mit n Paaren 102, 104 (...) von anti-seriell geschalteten pn-Übergang-Strukturen J1, J2 und J3, J4 (...) mit eingestellten Übergang-Stufenfaktoren m1 -mn ableitbar ist, basiert jeder des ersten bis n-ten Parameters „a1 bis an“ auf den n Null-Vorspannung-Kapazitäten CJ0,1 -CJ0,n und auf den n Übergang-Spannungspotentialen VJ1 -VJn der n Paare von pn-Übergang-Strukturen.
  • Wie aus den obigen Auswertungen für die Halbleitervorrichtung 100 ableitbar ist, erfüllen der erste bis n-te Parameter „a1 bis an “ die folgende Gleichung: a i = 1 4 ∑ j = 1 n ( C J 0, i C J 0, j ) 3 ( V J i V J j ) 2 .
    Figure DE102018213633A1_0047
  • Basierend auf den obigen Auswertungen für die Halbleitervorrichtung 100 und mit Bezugnahme auf 4g-j zeigen die simulierten graphischen Darstellungen der jeweiligen Leistungspegel PH3 der dritten Harmonischen für die Halbleitervorrichtung 100 in Abhängigkeit von dem ersten und zweiten Übergang-Stufenfaktor m1 , m2 und die theoretischen Aufhebungslinien zusammen mit der allgemeinen Ableitung weiter oben, dass die Werte für den ersten bis „n-ten“ Übergang-Stufenfaktor m1 bis mn dahingehend eingestellt werden können, dass dieselben zu einem Dritte-Ordnung-Schnittpunkt IP3 von zumindest 50 dBm, 55 dBm oder sogar 60 dBm führen. Ein Dritte-Ordnung-Schnittpunkt IP3 von 50 dBm entspricht beispielsweise einem PH3-Leistungspegel von -70 dBm bei 10 dBm Eingangsleistung. Hier kann einer der Übergang-Stufenfaktoren, zum Beispiel m2 , auf m2 < 0,50, vorzugsweise auf m2 ≤ 0,48 eingestellt sein, wobei letzteres vom Herstellungsstandpunkt aus vorteilhaft ist, wie bereits oben erwähnt ist.
  • Gemäß einem Ausführungsbeispiel der Halbleitervorrichtung 100 sind zumindest zwei des ersten bis n-ten Übergang-Stufenfaktors m1 bis mn unterschiedlich. Genauer gesagt, weisen die n" Paare von pn-Übergängen zumindest ein erstes Paar 102 mit einem pn-Übergang vom ersten Typ mit Stufenfaktor m1 und ein zweites Paar 104 mit einem pn-Übergang vom zweiten Typ mit Stufenfaktor m2 auf.
  • Gemäß einem Ausführungsbeispiel der Halbleitervorrichtung 100 sind für Cj01 = Cj02, und Vj1=Vj2 pn-Übergang-Strukturen vom ersten Typ J1, J2 dahingehend angeordnet, einen ersten Übergang-Stufenfaktor m1 = 0,59 ± 0,03 aufzuweisen, und wobei die pn-Übergang-Strukturen vom zweiten Typ J3, J4 dahingehend angeordnet sind, einen zweiten Übergang-Stufenfaktor m2 aufzuweisen, mit m2 = 0,33 ± 0,10. Der Letztere kann einen Übergang mit nahezu linearem Gradienten darstellen.
  • Basierend auf den obigen Auswertungen für einige Ausführungsbeispiele der Halbleitervorrichtung 100, mit i ∈ {1, 2}, entsprechen die Parameter a1 und a2 (= Radien r1, r2) der Ellipsengleichung den folgenden Gleichungen: a 1 = 1 4 ( C J 0,1 C J 0,2 ) 3 ( V J 1 V J 2 ) 2 + 1
    Figure DE102018213633A1_0048
    und a 2 = 1 4 ( C J 0,2 C J 0,1 ) 3 ( V J 2 V J 1 ) 2 + 1 .
    Figure DE102018213633A1_0049
  • Gemäß einem weiteren Ausführungsbeispiel sind die pn-Übergang-Strukturen J1, J2 und J3, J4 des ersten und des zweiten Typs/Paars 102, 104 dahingehend angeordnet, ein Verhältnis der Null-Vorspannung-Kapazitäten CJ0-1 , CJ0-2 aufzuweisen, das die folgende Bedingung erfüllt: 1 4 < C J 0,1 C J 0,1 < 4.
    Figure DE102018213633A1_0050
  • Gemäß einem weiteren Ausführungsbeispiel bildet die pn-Übergang-Struktur vom i-ten Typ eine Diodenstruktur vom i-ten Typ mit einer Anodenregion und einer Kathodenregion. Ferner kann die Halbleitervorrichtung 100 einen ersten Verbindungsanschluss 107 und einen zweiten Verbindungsanschluss 108 aufweisen, wobei die „n“ Paare 102, 104 (...) von pn-Übergang-Strukturen J1-J4 (...) zwischen den ersten und zweiten Anschluss 107, 108 geschaltet sind.
  • Gemäß einem weiteren Ausführungsbeispiel sind die „n“ Paare 102, 104 (...) von pn-Übergang-Strukturen J1-J4 (...) in einer gestapelten Konfiguration in einem Halbleitersubstrat angeordnet. Gemäß einem weiteren Ausführungsbeispiel erstrecken sich unterschiedlich dotierte Halbleiterregionen der pn-Übergang-Strukturen bezüglich einer Hauptoberflächenregion des Halbleitersubstrats vertikal in das Halbleitersubstrat, und wobei der Hauptabschnitt der Fläche des metallurgischen pn-Übergangs ein planarer pn-Übergang ist, der sich parallel zu einer Hauptoberflächenregion des Halbleitersubstrats erstreckt. Gemäß einem weiteren Ausführungsbeispiel können die zwei pn-Übergang-Strukturen des i-ten Paars zusammen in einer gestapelten Konfiguration in dem Halbleitersubstrat angeordnet sein. Gemäß einem weiteren Ausführungsbeispiel kann eine der zwei pn-Übergang-Strukturen des ersten Paars in dem Halbleitersubstrat in einer gestapelten Konfiguration mit einer der zwei pn-Übergang-Strukturen des zweiten Paars angeordnet sein. Gemäß einem weiteren Ausführungsbeispiel kann die gestapelte Konfiguration eine npn-Struktur mit einer floatenden Basisregion in dem Halbleitersubstrat aufweisen.
  • 5a zeigt eine schematische Querschnittsansicht der Halbleitervorrichtung 100 gemäß einem Ausführungsbeispiel, die beispielsweise die vier anti-seriell geschalteten pn-Übergang-Strukturen J1, J2, J3, J4 gemäß einem Ausführungsbeispiel (siehe zum Beispiel 1a) aufweist, wobei der erste Stapel oder das erste Paar 102 die pn-Übergang-Strukturen vom ersten Typ J1, J2 (i = 1) aufweist, und wobei der zweite Stapel oder das zweite Paar 104 die pn-Übergang-Strukturen vom zweiten Typ J3, J4 (i = 2) aufweist.
  • Wie in 5a gezeigt ist, weist die Halbleitervorrichtung 100 das Halbleitersubstrat 120 mit einem ersten Hauptoberflächenabschnitt 120a und einem zweiten Hauptoberflächenabschnitt 120b auf gegenüberliegenden Hauptseiten des Halbleitersubstrats 120 auf
  • Die folgende beispielhafte Beschreibung der unterschiedlichen Schichten und Regionen des Halbleitersubstrats 120 erstreckt sich im Wesentlichen von dem zweiten Hauptoberflächenabschnitt 120b zu dem ersten Hauptoberflächenabschnitt 120a des Halbleitersubstrats 120. Die unterschiedlichen Regionen und Strukturen in dem Halbleitersubstrat 120 können beispielsweise während der so genannten FEOL(front end of line, vorderes Ende der Linie)-Prozessstufe hergestellt werden.
  • Das Halbleitersubstrat 120 kann ein niederohmiges n-Typ-Substrat 120-1 aufweisen. Eine p-Typ-Halbleiter-Schicht 120-2 ist auf dem n-Typ-Substrat 120-1 angeordnet. Die p-Typ-Halbleiter-Schicht 120-2 (z. B. p-Epi-Schicht 120-2) kann epitaktisch auf das n-Typ-Substrat 120-1 aufgebracht werden. Die p-Typ-Halbleiter-Schicht 120-2 weist eine vergrabene p-Typ-Halbleiter-Schicht 120-3 (P-vergrabene-Schicht 120-3) auf. Die vergrabene p-Typ-Halbleiter-Schicht 120-3 kann beispielsweise in Form einer Blanket-Implantierung (nicht maskierte Implantierung) eines p-Typ-Dotierungsstoffs in der Halbleiterschicht 120-2 gebildet sein.
  • Eine weitere p-Typ-Schicht 120-4 (z. B. p-Epi-Schicht 120-4) ist auf der p-Typ-Schicht 120-2 mit der vergrabenen p-Typ-Schicht 120-3 angeordnet. Die p-Typ-Halbleiter-Schicht 120-4 kann epitaktisch auf die p-Typ-Schicht 120-2 aufgebracht werden. Alternativ kann die Schicht 120-4 auch durch eine i-Typ-Schicht (d. h. intrinsische und nicht beabsichtigt dotierte Schicht) verwirklicht werden.
  • In der zweiten epitaktischen Schicht 120-4 kann eine p-Typ-Wanne-Region 120-5 (p-Wanne 120-5) angeordnet sein. Die p-Typ-Wanne-Region 120-5 kann gebildet werden, nachdem eine LOCOS-Oxidation der Hauptoberflächenfläche 120a der p-Typ-Schicht 120-4 des Halbleitersubstrats 120 durchgeführt wurde und indem ein Blanket-Implantierungsschritt durchgeführt wird. Auf Basis dieses Ansatzes wäre keine lithographische Lackhaftmaske auf der Oberflächenfläche 120a der p-Typ-Schicht 120-4 erforderlich, jedoch könnte ein selbstausgerichteter Implantierungsprozess aufgrund der LOCOS-Oxidation auf der Oberfläche 120a durchgeführt werden. Ein LOCOS-Prozess (LOCOS = LOCal OXidation of Silicon, lokale Oxidation von Silizium) ist ein Mikroherstellungsprozess, bei dem Siliziumdioxid in ausgewählten Flächen auf einem Siliziumwafer gebildet wird, d. h. dem Halbleitersubstrat 120, mit der Si-SiO2-Schnittstelle an einem niedrigeren Punkt oder einer niedrigeren Ebene als dem Rest der Silizium-Hauptoberflächenfläche 120a. Natürlich kann eine p-Wanne 102-5 auch durch Verwenden eines lithographischen Verfahrens gebildet werden, das im Stand der Technik allgemein bekannt ist.
  • Wie in 5a gezeigt ist, können die pn-Übergang-Strukturen J1, J3 und die pn-Übergang-Strukturen J2, J4 in getrennten Halbleiterflächen 122, 124 des Halbleitersubstrats 120 angeordnet sein, wobei die getrennten Flächen 122, 124 mittels so genannter tiefer Isoliergräben 130 erzielt werden können, die die Halbleiterregionen 122, 124 mit den pn-Übergang-Strukturen J1, J3 und J2, J4 lateral begrenzen und/oder lateral umgeben. Die tiefen Isoliergräben 130 können beispielsweise mittels RIE-Prozessschritten (RIE = reactive ion etching, reaktives lonenätzen) in dem Halbleitersubstrat 120 gebildet werden, wobei die erzielten Gräben 130 mit einem Oxidmaterial 134, z. B. einem SiO2-Liner, mit Hilfe eines Graben-Liner-Oxidationsprozess ausgekleidet werden können und mittels eines Halbleitermaterials 132, z. B. Polysilizium, gefüllt werden können.
  • Die Halbleitervorrichtung 100 weist ferner hochdotierte n-Typ-Kontaktregionen 120-7 in Form von Implantierungsregionen auf, die zu der Oberflächenfläche der p-Typ-Wanne 120-5 benachbart sind. Eine n-Typ-Kontaktregion 120-7 kann bei manchen Ausführungsbeispielen auch einfach als eine flache n-Region 120-7 oder als eine Emitter-Region betrachtet werden. Die n-Typ-Kontaktregionen 120-7 können mit Hilfe eines n-Kontakt-Implantierung-Prozessschritts gebildet werden, z. B. mit Hilfe einer Blanket-Implantierung, die mit Hilfe des (oben beschriebenen) LOCOS-Prozesses selbstausgerichtet sein kann, so dass keine lithographische Lackhaftmaske erforderlich ist.
  • Als ein weiterer (z. B. finaler) Prozessschritt des FEOL-Prozesses zum Verarbeiten des Halbleitersubstrats 120 kann ein Oxidmaterial 128 auf der ersten Hauptoberflächenfläche 120a des Halbleitersubstrats 120 abgeschieden werden. Die Halbleitervorrichtung 100 kann ferner einen Kontakt- und Metallisierungs-Schichtstapel 140 (BEOL-Stapel, BEOL = back end of line, hinteres Ende der Linie) auf der ersten Hauptoberflächenfläche 120a des Halbleitersubstrats 120 aufweisen, um Zwischenverbindungen 110 (zum Beispiel Kontaktstecker oder -durchgänge) und Zwischenverbindungsschichten 107, 108 für die Halbleitervorrichtung(en) 100 und optional für weitere Schaltungselemente (nicht in 5a gezeigt) in dem Halbleitersubstrat 120 bereitzustellen. Die Kontaktstrukturen und (strukturierten) Metallisierungsschichten des Metallisierungsstapels 140 können mit Hilfe von BEOL-Prozessschritten gebildet werden. Letztlich können die Halbleitervorrichtungen 100 gehäust und getrennt (vereinzelt) werden, falls eine Mehrzahl von Halbleitervorrichtungen 100 in dem Halbleitersubstrat 120, beispielsweise einem Halbleiter-Wafer 120, hergestellt wird. Ein Beispiel ist ein Chip-Größen-Häusungsprozess, der beispielsweise das Bilden von Elektroden (oder Pads) als die obere Schicht des Metallisierungsstapels 140 und einen Vereinzelungsprozess aufweist.
  • Wie in 5a gezeigt ist, bilden die n-Typ-Kontaktregion 120-7 (= Kathodenregion) und die p-Typ-Wanne-Region 120-5 (= Anodenregion) die pn-Übergang-Struktur vom ersten Typ J1 bzw. J2 in den unterschiedlichen Halbleitersubstratflächen 122 und 124. Darüber hinaus bilden die vergrabene p-Typ-Schicht 120-3 (= Anodenregion) und das n-Typ-Substrat 120-1 (= Kathodenregion) die pn-Übergang-Strukturen vom zweiten Typ J3 bzw. J4 in den getrennten Halbleiterregionen 122, 124 des Halbleitersubstrats 120.
  • 5b zeigt eine schematische berechnete Darstellung eines beispielhaften Dotierungsprofils der Halbleitervorrichtung 100 von 5a, wobei unterschiedliche Dotierungskonzentrationen in der p-Typ-Wanne 120-5 durch unterschiedliche Implantierungsdosen erzielt werden können, die mit „36“ bis „42“ bezeichnet sind. Die Darstellung von 5b enthält ferner eine beispielhafte Angabe der ungefähren Erstreckung der unterschiedlichen Schichten und/oder Regionen des Halbleitersubstrats 120 von 5a. Der metallurgische Übergang zwischen n-Typ-Region 120-7 und p-Typ-Region 120-5 fällt in die abfallende Steigung des p-Typ-Implantierungsprofils von Region 120-5. Mit einer ausreichend steilen Neigung der n-Typ-Implantierung von n-Typ-Region 120-7 können die C(V)-Eigenschaften des pn-Übergangs, der durch die Regionen 120-5 und 120-7 gebildet wird, einen hyper-abrupten Charakter zeigen und somit einen Stufenfaktor m1 > 0,5 aufweisen.
  • 6a zeigt eine schematische Querschnittsansicht der Halbleitervorrichtung 100 entlang der Schnittlinie A-B-C-D in der schematischen Draufsicht durch die Halbleitervorrichtung 100 von 6b. Die Halbleitervorrichtung 100 weist zum Beispiel die vier anti-seriell geschalteten pn-Übergang-Strukturen J1, J2, J3, J4 gemäß einem Ausführungsbeispiel auf (siehe zum Beispiel 1a). Die pn-Übergang-Strukturen J1, J3 (vertikale Vorrichtung 1) können eine erste npn-Struktur mit einer ersten floatenden Basisregion in dem Halbleitersubstrat 120 aufweisen, wobei die pn-Übergang-Strukturen J2, J4 eine zweite npn-Struktur mit einer zweiten floatenden Basisregion in dem Halbleitersubstrat 120 aufweisen. Die floatenden Basisregionen werden jeweils durch die P-Typ-Teile zwischen dem n-Typ-Substrat 120 und der n-Typ-Kontaktregion 120-7 gebildet, d. h. beispielsweise durch p-Typ-Regionen 120-2 bis 120-5.
  • Wie bezüglich 5a-b erörtert wurde, können in Bezug auf das erste und zweite Paar 102, 104 von pn-Übergang-Strukturen J1, J2 und J3, J4, die anti-seriell geschaltet sind, die pn-Übergang-Strukturen vom ersten Typ J1 und J2 (im Wesentlichen) dasselbe Layout und Dotierungsprofil aufweisen und den Stufenfaktor m1 haben, wobei die pn-Übergang-Strukturen vom zweiten Typ J3 und J4 ebenfalls (im Wesentlichen) dasselbe Layout und Dotierungsprofil aufweisen und den zweiten Übergang-Stufenfaktor m2 haben können.
  • Gemäß einem Ausführungsbeispiel bildet die Halbleitervorrichtung zum Beispiel eine diskrete ESD-Vorrichtung (ESD = electrostatic discharge, elektrostatische Entladung) mit einer TVS-Funktionalität.
  • Gemäß weiteren Ausführungsbeispielen kann die Halbleitervorrichtung 100 n (zumindest zwei) Paare von anti-seriell geschalteten pn-Übergang-Strukturen 102, 104 (...) mit eingestellten Übergang-Stufenfaktoren m1 , m2 ... mn aufweisen, wobei (zumindest) eines der n Paare 102, 104 (...) der pn-Übergang-Strukturen J1-J4 (...) eine „zusammengesetzte“ Diodenstruktur aufweist, um ein erwünschtes Verhalten bezüglich der Durchbruchspannung der Vorrichtung 100 anzupassen und zu erhalten und um eine zumindest reduzierte oder eine minimale Erzeugung von störenden ungeradzahligen Harmonischen bereitzustellen, zum Beispiel von dritten Harmonischen. Die Vorrichtung 100 kann beispielsweise für TVS(Transient Voltage Suppressor, Überspannungsbegrenzer)-Vorrichtungen verwendet werden.
  • 7a zeigt ein schematisches Diagramm der Halbleitervorrichtung 100 mit n = 2 Paaren 102, 104 von anti-seriell geschalteten pn-Übergang-Strukturen, wobei (zumindest) ein Paar 102 der zumindest zwei Paare 102, 104 der pn-Übergang-Strukturen dahingehend angeordnet ist, einen Übergang-Typ aufzuweisen, der hier als eine zusammengesetzte pn-Übergang-Struktur (zusammengesetzte Diodenstruktur) beschrieben ist und mit Bezugnahme auf 7b weiter unten ausführlicher beschrieben wird.
  • 7b zeigt lediglich das erste Paar 102 der in 7a gezeigten Halbleitervorrichtung 100, das als ein Paar von zwei zusammengesetzten pn-Übergang-Strukturen 102-1, 102- 2 gebildet ist. Die erste zusammengesetzte pn-Übergang-Struktur 102-1 weist eine erste partielle pn-Übergang-Struktur J11 und eine zweite partielle pn-Übergang-Struktur J12 auf, und die zweite zusammengesetzte pn-Übergang-Struktur 102-2 weist die erste partielle pn-Übergang-Struktur J21 und die zweite partielle pn-Übergang-Struktur J22 auf. Das heißt, das erste Paar 102 von 7a und 7b wird durch ein Paar von anti-seriell geschalteten zusammengesetzten pn-Übergang-Strukturen 102-1, 102-2 gebildet, von denen jede eine parallele Schaltung einer ersten partiellen pn-Übergang-Struktur J11 , J21 und einer zweiten partiellen pn-Übergang-Struktur J12 , J22 aufweist. Die ersten partiellen pn-Übergang-Strukturen J11 , J21 weisen einen ersten partiellen Übergang-Stufenfaktor m11 , ein erstes partielles Übergang-Spannungspotential VJ11 und eine erste partielle Null-Vorspannung-Kapazität CJ011 auf, wobei die zweiten partiellen pn-Übergang-Strukturen J12 , J22 einen zweiten partiellen Übergang-Stufenfaktor m12 , ein zweites partielles Übergang-Spannungspotential VJ12 und eine zweite partielle Null-Vorspannung-Kapazität CJ012 aufweisen, die sich beispielsweise von dem ersten partiellen Übergang-Stufenfaktor m11 , dem ersten partiellen Übergang-Spannungspotential VJ11 und der ersten partiellen Null-Vorspannung-Kapazität CJ011 unterscheiden können. Basierend auf einer Kombination des ersten und zweiten partiellen Übergang-Stufenfaktors m11 , m12 ergibt sich ein erster effektiver Übergang-Stufenfaktor m1 der jeweiligen zusammengesetzten pn-Übergang-Struktur 102-1 und 102-2. Das bedeutet, die zusammengesetzten pn-Übergang-Strukturen 102-1 und 102-2 verhalten sich wie pn-Übergang-Strukturen mit einem effektiven Übergang-Stufenfaktor m1 , einem effektiven Übergang-Potential VJ1 , und einer effektiven Null-Vorspannung-Übergang-Kapazität CJ01 . Dieses effektive Verhalten der zusammengesetzten pn-Übergang-Struktur 102-1 als einfache pn-Übergang-Struktur ist in 7b durch Entsprechung der zusammengesetzten pn-Übergang-Struktur 102-1 mit der pn-Übergang-Struktur J1 und der zusammengesetzten pn-Übergang-Struktur 102-2 mit der pn-Übergang-Struktur J2 angegeben. Dementsprechend können die spannungsabhängigen Kapazitätscharakteristika der zusammengesetzten pn-Übergang-Strukturen in vielen Fällen zufriedenstellend durch den obigen Ausdruck A1 beschrieben oder modelliert werden, wobei mi als der effektive (kombinierte) Übergang-Stufenfaktor genommen wird, und ähnlich für das Übergang-Potential VJi und die Null-Vorspannung-Übergang-Kapazität CJ0i .
  • Anders gesagt, weist die Halbleitervorrichtung 100, wie sie in 7a und 7b gezeigt ist, gemäß einem Ausführungsbeispiel eine erste Parallelschaltung 102-1 der ersten partiellen pn-Übergang-Struktur J11 und der zweiten partiellen pn-Übergang-Struktur J12 und eine zweite Parallelschaltung 102-2 der ersten partiellen pn-Übergang-Struktur J21 und der zweiten partiellen pn-Übergang-Struktur J22 auf, wobei die erste und zweite Parallelschaltung 102-1, 102-2 anti-seriell geschaltet sind. Die anti-seriell geschaltete erste und zweite Parallelschaltung 102-1, 102-2 bilden das erste Paar 102 der pn-Übergang-Strukturen J1 , J2 , das mit dem zweiten Paar 104 der pn-Übergang-Strukturen J3 , J4 in Serie geschaltet ist, wie in 7a angegeben ist.
  • Das bedeutet, gemäß Ausführungsbeispielen der Halbleitervorrichtung 100 kann zumindest ein Paar 102 der n Paare 102, 104 (...) von pn-Übergang-Strukturen J1 -J4 (...) dahingehend angeordnet sein, eine zusammengesetzte pn-Übergang-Struktur 102 zu bilden, wie in 7b gezeigt ist, mit einer ersten partiellen pn-Übergang-Struktur J11 , J21 und einer zweiten partiellen pn-Übergang-Struktur J12 , J22 , die parallel geschaltet sind, wobei die ersten partiellen pn-Übergang-Strukturen J11 , J21 einen ersten partiellen Übergang-Stufenfaktor m11 aufweisen und wobei die zweiten partiellen pn-Übergang-Strukturen J12 , J22 einen zweiten partiellen Übergang-Stufenfaktor m12 aufweisen, der sich bei manchen Ausführungsbeispielen von dem ersten partiellen Übergang-Stufenfaktor m11 unterscheiden kann. Der resultierende effektive Übergang-Stufenfaktor m1 der zusammengesetzten pn-Übergang-Struktur 120 basiert auf einer Kombination des ersten und zweiten partiellen Übergang-Stufenfaktors m11 , m12 .
  • Um das vorliegende Konzept in Form der beschriebenen Implementierungen und Ausführungsbeispiele der Halbleitervorrichtung 100 gemäß 7a und 7b weiter zu erläutern, beziehen sich die folgenden Ausführungen zu 8a-c auf die beispielhafte technische Analyse auf dem Gebiet von Halbleitervorrichtungen, zum Beispiel auf dem Gebiet von diskreten ESD-Schutzvorrichtungen bzw. TVS-Vorrichtungen, durch den Anmelder und die daraus resultierenden technischen Erkenntnisse und Schlussfolgerungen.
  • Wie in 7a gezeigt ist, kann die Halbleitervorrichtung 100 mit den resultierenden Übergang-Stufenfaktoren m1 , m2 des ersten (102) und zweiten Paars (104) von pn-Übergang-Strukturen mit einem großen Freiheitsgrad verwirklicht werden. Insbesondere kann eine pn-Übergang-Struktur mit großer Abstimmungsfreiheit der Durchbruchspannung mit einem Stufenfaktor m ≥ 0,5 als eine zusammengesetzte pn-Übergang-Struktur verwirklicht und für die Halbleitervorrichtung 100 einiger Ausführungsbeispiele verwendet werden.
  • Bei den konventionellen Halbleitertechnologien ist es schwierig, hyper-abrupte Übergänge mit niedrigen Durchbruchspannungen unter 25 V oder sogar unter 16 V oder 12 V mit einem steuerbaren Stufenfaktor m ≥ 0,5 zu verwirklichen. Einige Ausführungsbeispiele verleihen die Halbleitervorrichtung 100 mit beiden gewünschten Eigenschaften, d. h. mit einer niedrigen Durchbruchspannung und einem einstellbaren Stufenfaktor von zumindest 0,5. Dies ist darauf zurückzuführen, dass herkömmlich verwendete Verfahrensschritte in der Halbleitertechnologie, wie z. B. Implantierung und Diffusion, Dotierungsstoffprofile ergeben, die in einem engen Bereich um den metallurgischen Übergang herum eine gewisse Stufung zeigen. Die Raumladungsregion, die das Kapazität/Spannung-Verhalten und die Durchbruchspannung eines pn-Übergangs bestimmt, erstreckt sich um den metallurgischen Übergang. Bei einer niedrigen Durchbruchspannung sind die Dotierungskonzentrationen hoch und die Ausdehnung der Raumladungsregion ist gering. Mit zunehmender Durchbruchspannung nimmt die Dotierungskonzentration an einer oder beiden Seiten des metallurgischen Übergangs ab und die Breite der Raumladungsregion nimmt zu. Aufgrund der unvermeidlichen Stufung in der Nähe des metallurgischen Übergangs sehen Übergänge mit niedriger Durchbruchspannung in der Praxis ein mehr oder weniger gestuftes Profil anstelle des gewünschten abrupten oder hyper-abrupten Dotierungsprofils. Daher ist die Kombination aus niedriger Durchbruchspannung und einem Stufenfaktor m ≥ 0,5 mit Halbleiterprozessen, die konventionell bei der Massenproduktion von Halbleitervorrichtungen und Schaltungen eingesetzt werden, schwer zu realisieren.
  • Zusammenfassend lässt sich sagen, dass höhere Dotierungspegel zu einer weniger ausgedehnten Raumladungsregion (= Verarmungsregion) und damit zu einer niedrig(er)en Durchbruchspannung Vbd führen. Darüber hinaus führt ein resultierendes linear gestuftes Übergang-Verhalten zu einem niedrig(er)en Stufenfaktor m.
  • Ein hoher bzw. höherer Stufenfaktor m ≥ 0,5 erfordert ein stärker (oder hyper-)abruptes Dotierungsprofil. Bei einem niedrigeren Dotierungspegel auf einer Seite eines metallurgischen Übergangs erstreckt sich die Verarmungsschicht weiter in diese schwächer dotierte Region. Daher ist die Verarmungsschicht nicht auf einen schmalen Bereich um den metallurgischen Übergang beschränkt, wie bei höheren Dotierungspegeln, bei denen das Dotierungsprofil in der Regel eine mehr oder weniger lineare Stufung aufweist. Da die Verarmungsregion sich im Falle eines niedrigeren Dotierungspegels über diese gestuften Region in der Nähe des metallurgischen Übergangs hinaus erstreckt, können die C(V)-Charakteristika einer schwächer dotierten Übergangs leichter an einen Stufenfaktor m ≥ 0,5 angepasst werden. Gleichzeitig führt ein niedrig(er)er Dotierungspegel zu einer höheren Durchbruchspannung Vbd .
  • Deshalb ist die Kombination aus niedriger Durchbruchspannung und einem Stufenfaktor m ≥ 0,5 mit der herkömmlichen Technologie schwer zu realisieren.
  • Um diese Einschränkung zu überwinden, führen die Ausführungsbeispiele, wie in 7a und 7b gezeigt ist, ein Konzept ein, um einen Übergang (pn-Übergang-Struktur) mit beiden gewünschten Eigenschaften zu erhalten, d. h. eine vorbestimmte niedrige Durchbruchspannung von nicht mehr als 25 V und ein vorbestimmter Stufenfaktor gleich oder über 0,5, indem der Übergang in zwei Flächen unterteilt wird, d. h. in partielle pn-Übergang-Strukturen, die zusammen eine zusammengesetzte pn-Übergang-Struktur bilden:
    1. (1) eine aktive Fläche mit einer höheren Wanne-Implantierungsdosis, die zu einem Teil des pn-Übergangs J11 , J21 mit einer niedrigen vorbestimmten Durchbruchspannung und einem Stufenfaktor m11 < 0,5 führt, und
    2. (2) eine andere aktive Fläche mit einer niedrigeren Wanne-Implantierungsdosis, die zu einem Teil des pn-Übergangs J12 , J22 mit einer Durchbruchspannung, die höher als die vorbestimmte ist, und einem Stufenfaktor m12 > 0,5führt.
  • Das Gesamtverhalten dieses zusammengesetzten pn-Übergangs 102-1 bzw. 102-2 zeigt eine Durchbruchspannung, die durch die höhere Wanne-Dotierung bestimmt wird, und der Stufenfaktor der Kapazität/Spannung-Charakteristika wird durch die Parallelschaltung in den beiden Zweigen der ersten und zweiten partiellen pn-Übergang-Struktur J11 , J12 bzw. J21 , J22 bestimmt.
  • Durch Einstellen (1) der Stufenfaktoren m11 , m12 in den zwei Regionen der ersten und zweiten partiellen pn-Übergang-Struktur J11 , J12 und J21 , J22 (durch Wanne-Implantierungsdosis und Energie sowie durch weitere Diffusionsschritt) und durch Einstellen (2) des Flächenverhältnisses der zwei Regionen der ersten und zweiten partiellen pn-Übergang-Struktur J11 , J12 und J21 , J22 mit unterschiedlicher Wannenimplantierung kann der resultierende effektive Stufenfaktor m1 der resultierenden zusammengesetzten Übergangsstruktur 102-1, 102-2 auf einen Zielwert eingestellt werden, der in der Nähe des Werts ist, der eine minimierte Dritte-Harmonische(H3)-Erzeugung ergibt. Bei einigen Ausführungsbeispielen kann für das Paar 102 der zusammengesetzten Übergänge 102-1 und 102-2 eine Null-Vorspannung-Kapazität (CJ0 ) von J11 und J21 (sowie von J12 bzw. J22 ,) dahingehend angeordnet sein, gleich zu sein, aus der Perspektive eines Bildens einer symmetrischen Vorrichtung 100 zum Unterdrücken ferner der Erzeugung von geradzahligen (z. B. zweiten) Harmonischen. Ähnliche Überlegungen gelten für die Übergang-Spannung-Potentiale (VJ0 ) der partiellen pn-Übergang-Strukturen J11 und J21 (sowie J12 bzw. J22 ) sowie für die Flächenverhältnisse der partiellen pn-Übergang-Strukturen in jeder der zusammengesetzten Strukturen 102-1 und 102-2, die das Paar 102 von zusammengesetzten pn-Übergang-Strukturen bilden. Bei dem oben beschriebenen Konzept wird ein Paar von zusammengesetzten pn-Übergängen 102-1 und 102-2 verwirklicht, bei dem die Durchbruchspannung und der Netto-Stufenfaktor in einem wesentlich größeren Parameterbereich durch Technologie und physisches Design oder Layoutanpassungen gesteuert werden können.
  • 8a zeigt eine schematische simulierte Darstellung des resultierenden Übergang-Stufenfaktors m1 in Abhängigkeit von der Dotierungskonzentration, basierend auf unterschiedlichen Implantierungsdosen. Genauer gesagt, sind die simulierten Kapazität/Spannung-Charakteristika des pn-Übergangs zwischen einer flachen Kontaktregion mit hoher n-Dotierung und der p-dotierten Wanne-Region in 8a für die Dotierungsprofile gezeigt, die in 5b (weiter oben ausführlicher beschrieben) für die Halbleiterregion 120-4 gezeigt werden, die Regionen 120-7 und 120-5 aufweist (vgl. zum Beispiel 5a), wobei gleiche Zahlen (36-42) entsprechende Dotierungsprofile bezeichnen. Aus dieser Figur ist ersichtlich, dass mit niedrigen Implantierungsdosen für die p-Wanne hyper-abrupte Übergänge mit m > 0,5 erhalten werden können.
  • 8b zeigt eine schematische simulierte Darstellung der resultierenden Durchbruchspannung in Abhängigkeit von der Dotierungskonzentration, basierend auf unterschiedlichen Implantierungsdosen und Dotierungsprofilen, wie durch dieselben Zahlen wie in 8a und 5b angegeben ist. Jedoch tendiert, wie oben erläutert wird, die Durchbruchspannung des Übergangs mit den niedrigsten p-Wanne-Dosen und höchsten Stufenfaktoren dazu, hohe Durchbruchspannungen aufzuweisen, wie in 8b gezeigt ist. Im Falle dieses Simulationsbeispiels wird gezeigt, dass, falls für eine minimale Dritte-Harmonische-Erzeugung ein Stufenfaktor zwischen 0,5 und 0,6 erforderlich ist, der Übergang eine Durchbruchspannung von 40 V oder höher aufweisen würde, ohne Verwendung einer zusammengesetzten pn-Übergang-Struktur, wie oben erläutert wird.
  • 8c zeigt den resultierenden kombinierten Übergang-Stufenfaktor m1 der zusammengesetzten pn-Übergang-Struktur 102-1 (oder 102-2) in Abhängigkeit von dem Flächenverhältnis zwischen den aktiven Flächen der ersten und zweiten partiellen pn-Übergang-Struktur J11 und J12 (oder J21 und J22 ) der zusammengesetzten pn-Übergang-Struktur 102-1 (102-2), basierend auf zwei eingestellten partiellen Übergang-Stufenfaktoren m11 (von J11 oder J21 ) und m12 (von J12 oder J22 ). Die Dotierungsprofile der ersten und zweiten partiellen pn-Übergang-Struktur entsprechen in diesem Fall den Zahlen 37 und 41, die in 5b gezeigt sind (siehe auch entsprechende Zahlen in 8a und 8b). Wie oben erörtert wird, tendiert die Durchbruchspannung des Übergangs mit den niedrigsten p-Wanne-Dosen und höchsten Stufenfaktoren dazu, hohe Durchbruchspannungen aufzuweisen, wie in 8b gezeigt ist. Der relative Flächenbeitrag kann leicht durch das physische Design (Layout) der Vorrichtung gesteuert werden.
  • Allgemeiner gesagt, kann der oben beschriebene zusammengesetzte Übergang 102-1 als 120-i beschrieben werden, der als die pn-Übergang-Struktur vom i-ten Typ platziert ist. Deshalb ist gemäß einem Ausführungsbeispiel die erste partielle pn-Übergang-Struktur dahingehend angeordnet, einen ersten partiellen Übergang-Stufenfaktor mi1 > 0,5 aufzuweisen, und wobei die zweite partielle pn-Übergang-Struktur dahingehend angeordnet ist, einen zweiten partiellen Übergang-Stufenfaktor mi2 < mi1 aufzuweisen, zum Beispiel kann mi1 zwischen 0,30 und 0,5 betragen.
  • Gemäß einem Ausführungsbeispiel sind die erste und zweite partielle pn-Übergang-Struktur J11 , J21 , und J12 , J22 in einem Halbleitersubstrat angeordnet, wobei die Kombination proportional von einem Flächenverhältnis zwischen einer aktiven Fläche parallel zu einer ersten Haupoberflächenfläche des Halbleitersubstrats der ersten und zweiten partiellen pn-Übergang-Struktur J11 und J12 der zusammengesetzten pn-Übergang-Struktur 102-1 sowie J21 und J22 der zusammengesetzten pn-Übergang-Struktur 102-2 abhängt. Gemäß einem Ausführungsbeispiel können die erste und zweite partielle pn-Übergang-Struktur J11 , J12 der ersten zusammengesetzten pn-Übergang-Struktur 102-1 und die erste und zweite partielle pn-Übergang-Struktur J21 , J22 der zweiten zusammengesetzten pn-Übergang-Struktur 102-2 zusammen in einer lateral isolierten gemeinsamen Region des Halbleitersubstrats angeordnet sein. Gemäß einem Ausführungsbeispiel erstrecken sich die erste und zweite partielle pn-Übergang-Struktur in einer Tiefenrichtung bezüglich einer ersten Haupoberflächenfläche des Halbleitersubstrats vertikal in das Halbleitersubstrat.
  • 9a und 9d zeigen schematische Querschnittsansichten von weiteren beispielhaften Implementierungen der Halbleitervorrichtung 100, die ein Paar von zusammengesetzten pn-Übergang-Strukturen aufweist. 9b zeigt eine schematische simulierte Darstellung der unterschiedlichen beispielhaften Dotierungsprofile, die ebenfalls in 5b gezeigt sind und nun für die Halbleitervorrichtung von 9a verwendet werden. 9c zeigt eine schematische Draufsicht durch die Halbleitervorrichtung von 9a in der Ebene durch die pn-Übergang-Strukturen vom zusammengesetzten Typ, die zum Beispiel die „aktiven“ Flächen der ersten und zweiten partiellen Anodenregion 120-5, 120-6 der zusammengesetzten pn-Übergang-Strukturen J1 und J2 zeigen.
  • In den Figuren und der Anmeldung werden identische Elemente und Elemente mit derselben Funktionalität und/oder demselben technischen oder physikalischen Effekt mit denselben Bezugszeichen versehen oder mit demselben Namen gekennzeichnet. So richtet sich in der folgenden Beschreibung der Ausführungsbeispiele der Halbleitervorrichtung 100 in den 9a und 9d ein Schwerpunkt auf die jeweiligen Unterschiede und Anpassungen zwischen den unterschiedlichen Implementierungen der Halbleitervorrichtung 100 im Vergleich zum Beispiel zu den Ausführungsbeispielen der Halbleitervorrichtung 100 in 5a-b und 6a-b.
  • 9a und 9d zeigen unterschiedliche Querschnittsansichten der Halbleitervorrichtung 100, die zum Beispiel die zwei Paare von anti-seriell geschalteten pn-Übergang-Strukturen J1 , J2 (= erstes Paar 102) und J3 , J4 (= zweites Paar 104) gemäß einem Ausführungsbeispiel aufweist, wobei das erste Paar 102 die zusammengesetzten pn-Übergang-Strukturen 102-1, 102-2 aufweist und wobei das zweite Paar 104 die pn-Übergang-Strukturen J3, J4 aufweist (siehe zum Beispiel 7a), um beispielsweise ein erwünschtes TVS-Verhalten (TVS = transient voltage suppressor, Überspannungsbegrenzer) der Halbleitervorrichtung 100 bezüglich einer Durchbruchspannung und Übergang-Stufenfaktoren derselben einzustellen und zu erhalten.
  • Die erste zusammengesetzte pn-Übergang-Struktur 102-1 weist die erste partielle pn-Übergang-Struktur J11 mit dem ersten partiellen Übergang-Stufenfaktor m11 und die zweite partielle pn-Übergang-Struktur J12 mit dem zweiten partiellen Übergang-Stufenfaktor m12 auf. Die zweite zusammengesetzte pn-Übergangsstruktur 102-2 weist die dritte partielle pn-Übergang-Struktur J21 (im Wesentlichen gleiche Struktur wie J11 , auch in Bezug auf die Null-Vorspannung-Kapazität CJ0 und das Übergang-Potential VJ0 ), die ebenfalls den partiellen Übergang-Stufenfaktor m11 aufweist, und die partielle pn-Übergang-Struktur J22 auf (im Wesentlichen gleiche Struktur wie J12 , auch in Bezug auf die Null-Vorspannung-Kapazität CJ0 und das Übergang-Potential VJ0 ), die den partiellen Übergang-Stufenfaktor m12 aufweist. Der resultierende Übergang-Stufenfaktor m1 der ersten und zweiten zusammengesetzten pn-Übergangsstruktur 102-1, 102-2 basiert auf einer Kombination des ersten und zweiten partiellen Übergang-Stufenfaktors m11 , m12 .
  • Wie in 9a gezeigt ist, kann die erste zusammengesetzte pn-Übergang-Struktur 102-1 unter Verwendung von zwei unterschiedlichen Implantierungsflächen 120-5, 120-6 in der Substratregion 122 implementiert werden. Somit ist die n-Typ-Kontaktregion 120-7 in der Substratregion 122 in die benachbarten Implantierungsflächen 120-5, 120-6 eingebettet. Die zweite zusammengesetzte pn-Übergang-Struktur 102-2 kann unter Verwendung von zwei unterschiedlichen Implantierungsflächen 120-5, 120-6 in der Substratregion 124 implementiert werden. Somit ist die weitere n-Typ-Kontaktregion 120-7 in der Substratregion 124 in die weiteren benachbarten Implantierungsflächen 120-5, 120-6 eingebettet.
  • Wie in 9a gezeigt ist, können die partiellen pn-Übergang-Strukturen J11 , J12 in der Halbleiterfläche 122 des Halbleitersubstrats 120 (als angrenzende partielle pn-Übergang-Strukturen J11 , J12 ) angeordnet sein, wobei die partiellen pn-Übergang-Strukturen J21 , J22 in der weiteren Halbleiterfläche 124 des Halbleitersubstrats 120 (als angrenzende partielle pn-Übergang-Strukturen J21 , J22 ) angeordnet sein können. Die getrennten Flächen 122, 124 können mittels so genannter tiefer Isoliergräben 130 erzielt werden, die die Halbleiterregionen 122, 124 lateral begrenzen und/oder lateral umgeben. Darüber hinaus bilden die vergrabene p-Typ-Schicht 120-3 (= Anodenregion) und das niederohmige n-Typ-Substrat 121 (= Kathodenregion) die pn-Übergang-Strukturen vom zweiten Typ J3 bzw. J4 in den getrennten Halbleiterregionen 122, 124 des Halbleitersubstrats 120.
  • 9b zeigt eine schematische simulierte Darstellung von unterschiedlichen beispielhaften Dotierungsprofilen für die Halbleitervorrichtung 100 von 9a. Die unterschiedlichen Dotierungskonzentrationen der Implantierungsflächen 120-5, 120-6 in der p-Typ-Schicht 120-4 können unter Verwendung unterschiedlicher Implantierungsdosen erzielt werden, was in 9b mit „36“ bis „42“angegeben sind. Die Darstellung enthält außerdem eine Angabe der ungefähren Erstreckungen der unterschiedlichen Schichten und/oder Regionen des Halbleitersubstrats 120. Wie in 9a gezeigt ist, weist die erste zusammengesetzte pn-Übergang-Struktur 102-1 mit der ersten und zweiten partiellen pn-Übergang-(Dioden-)Struktur J11 , J12 zwei p-Typ-Wanne-Regionen 120-5, 120-6 auf. Ein Dotierungskonzentrationsprofil der p-Wanne 120-5 (A) führt beispielsweise zu dem ersten partiellen Übergang-Stufenfaktor m11 . Ein Dotierungskonzentrationsprofil der p-Wanne 120-6 (B), das niedriger als die Dotierungskonzentration der p-Wanne 120-5 (A) sein kann, führt zu dem zweiten partiellen Übergang-Stufenfaktor m12 , z. B. mit m12 > m11. Basierend auf dem ersten und zweiten partiellen Übergang-Stufenfaktor m11 , m12 kann ein effektiver Netto-Stufenfaktor m1 des zusammengesetzten Übergangs 102-1 erzielt werden.
  • Da höhere Dotierungspegel zu einer weniger ausgedehnten Raumladungsregion (= Verarmungsregion) und damit zu einer niedrig(er)en Durchbruchspannung Vbd führen, führt ein resultierendes stärker linear gestuftes Übergang-Verhalten zu einem niedrig(er)en Stufenfaktor m. Ein hoher bzw. höherer Stufenfaktor m erfordert ein stärker (oder hyper-)abruptes Dotierungsprofil. Jedoch bestehen praktische Schwierigkeiten beim Erzeugen von „idealen“ abrupten Profilen. Deshalb kann zum Bilden einer pn-Übergang-Struktur mit einem Stufenfaktor m ≥ 0,50 eine breit(er)e Raumladungsregion mit einem niedrig(er)en Dotierungspegel erforderlich sein. Ein niedrig(er)er Dotierungspegel führt zu einer hohen bzw. höheren Durchbruchspannung Vbd .
  • Die obigen Auswertungen bezüglich der schematischen simulierten Darstellung von unterschiedlichen beispielhaften Dotierungsprofilen sind entsprechend auf die zweite zusammengesetzte pn-Übergang-Struktur 102-2 des ersten Paars von pn-Übergang-Strukturen 102 und den resultierenden effektiven Netto-Stufenfaktor m1 anwendbar.
  • 9c zeigt eine schematische Draufsicht eines möglichen Layouts der Halbleitervorrichtung 100 von 9a, die die Erweiterung der „aktiven“ Flächen der ersten partiellen Anodenregion 120-5 (mit der höheren p-Wanne-Dotierung-Implantierung) und der zweiten partiellen Anodenregion 120-6 (mit der niedrigeren p-Wanne-Dotierung-Implantierung) der pn-Übergang-Struktur vom zusammengesetzten Typ 102-1 und 102-2 zeigt. Das beispielhafte Flächenverhältnis beträgt ungefähr 40 % der ersten partiellen Anodenregion 120-5 und 60 % der zweiten partiellen Anodenregion 120-6.
  • Durch Optimieren des Layouts kann das Verhältnis der Flächen, die durch die niedrigere und höhere Dotierungsstoffkonzentration der p-Wanne-Regionen 120-6, 120-5 definiert sind, angepasst werden, um den (optimalen) Zielwert des Übergang-Stufenfaktor sm1 > 0,5, z. B. m1 ~ 0,55 zu erzielen, während eine Durchbruchspannung von nicht mehr als 25 V beibehalten wird.
  • Wie in 9d gezeigt ist, kann das erste Paar von partiellen pn-Übergang-Strukturen J11 , J12 in der Halbleiterfläche 122 des Halbleitersubstrats 120 angeordnet sein, wobei das zweite Paar von partiellen pn-Übergang-Strukturen J21 , J22 in der weiteren Halbleiterfläche 124 des Halbleitersubstrats 120 angeordnet sein kann. Die getrennten Flächen 122, 124 können mittels so genannter tiefer Isoliergräben 130 erzielt werden, die die Halbleiterregionen 122, 124 lateral begrenzen und/oder lateral umgeben.
  • Wie in 9d gezeigt ist, ist eine p-Typ-Wanne-Region 120-5 (p-Wanne 120-5) in der zweiten epitaktischen p-Typ-Schicht 120-4 in den Halbleiterregionen 122 und 124 angeordnet, wobei die p-Typ-Wanne 120-5 die hochdotierten n-Typ-Kontaktregionen 120-7 in der p-Typ-Schicht 120-4 des Halbleitersubstrats 120 lediglich teilweise umgibt. Somit bilden in der Halbleiterregion 122 die hochdotierten n-Typ-Kontaktregionen 120-7 und die zweite epitaktische p-Typ-Schicht 120-4 die erste partielle pn-Übergang-Struktur J11 , wobei die p-Typ-Wanne-Region 120-5 und hochdotierte n-Typ-Kontaktregion 120-7 die zweite partielle pn-Übergang-Struktur J12 bilden (als angrenzende partielle pn-Übergang-Strukturen J11 , J12 ). Dementsprechend bilden in der Halbleiterregion 124 die hochdotierten n-Typ-Kontaktregionen 120-7 und die zweite epitaktische p-Typ-Schicht 120-4 die dritte partielle pn-Übergang-Struktur J21 , wobei die p-Typ-Wanne-Region 120-5 und die hochdotierten n-Typ-Kontaktregion 120-7 die vierte partielle pn-Übergang-Struktur J22 bilden (als angrenzende partielle pn-Übergang-Strukturen J21 , J22 ). Somit weisen die erste und dritte partielle pn-Übergang-Struktur J12 , J21 zum Beispiel keine p-Typ-Wanne-Region auf. Wie oben erwähnt ist, kann die Schicht 120-4 auch durch eine i-Typ- Schicht (d. h. intrinsische und nicht beabsichtigt dotierte Schicht) verwirklicht werden.
  • Alternativ kann ein Dotierungsprofil in der Schicht 120-4 dahingehend eingestellt werden, einen vorbestimmten Stufenfaktor m12 in einer partiellen pn-Übergang-Struktur J11 bzw. J12 zu erhalten, indem der Dotierungspegel während des epitaktischen Wachstums der Schicht 120-4 stufenweise eingestellt wird. Mit anderen Worten kann ein hyper-abruptes Übergang-Verhalten in partiellen pn-Übergängen J11 und J12 verwirklicht werden, indem eine Tiefenabhängigkeit des Dotierungspegels in der epitaktischen Schicht erzeugt wird, mittels Steuerung des Gasstroms von Dotierungsstoffquellgas während des epitaktischen Schichtwachstums
  • Darüber hinaus bilden die vergrabene p-Typ-Schicht 120-3 (= Anodenregion) und das n-Typ-Substrat 121 (= Kathodenregion) die pn-Übergang-Strukturen vom zweiten Typ J3 bzw. J4 in den getrennten Halbleiterregionen 122, 124 des Halbleitersubstrats 120.
  • Die p-Typ-Wanne-Region 120-5 (p-Wanne 120-5) kann in der zweiten epitaktischen p-Typ-Schicht 120-4 angeordnet werden, indem das erforderliche Dotierungsprofil in der p-Typ-Halbleiterschicht 120-4 gebildet wird, zum Beispiel während eines epitaktischen Wachstums oder unter Durchführung eines Implantierungsschritts.
  • 9e zeigt eine Konfiguration einer zusammengesetzten pn-Übergang-Struktur 102-1 gemäß einem anderen Ausführungsbeispiel. Die zusammengesetzte pn-Übergang-Struktur 102-1 weist einen pn-Übergang zwischen einer n+-Region 120-7 und einer p-Wanne-Region 120-5 und eine andere angrenzende spannungsabhängige Kapazität auf, die bei diesem Ausführungsbeispiel durch eine Inversionsladungsschicht 120-8 an einer Schnittstelle 135 zwischen einer Oxidschicht und einer Bulk- oder Epi-Schicht 120-4 aus Halbleitermaterial gebildet sein kann. Das Bulk-Halbleitermaterial oder die Epi-Schicht 120-4 kann beispielsweise p-dotiert oder intrinsisch (d. h. nicht absichtlich dotiert) sein. Eine Elektrode (der Kathode entsprechend) dieser spannungsabhängigen Kapazität wird durch die Inversionsladungsschicht 120-8 gebildet, die durch das Vorhandensein von festen Oxidladungen 136 an oder in der Nähe der Halbleiter/Oxid-Schnittstelle 135 bewirkt wird. Direkt angrenzend an die Inversionsladungsschicht 120-8 ist das Volumen des Halbleitermaterials bezüglich mobiler Ladungen aufgebraucht, wie durch die Verarmungsregion 120-9 in 9e angegeben ist, und das nicht aufgebrauchte Halbleitermaterial unterhalb der verarmten Zone bildet die andere Elektrode (der Anode entsprechend) der spannungsabhängigen Kapazität. Die Verarmungszone ist in 9e durch gestrichelte Linien 137 dargestellt, die die Grenzen der Verarmungsschicht schematisch darstellen.
  • Bei einigen Ausführungsbeispielen ist das Dotierungsprofil der p-Wanne 120-5 nahe den Kanten und den Halbleiter/Oxid-Schnittstellen 135 so eingestellt, dass auch in dieser Region eine Inversionsladungsschicht 120-8 vorliegt und eine elektrische Verbindung zwischen der n+-Region 120-7 und der umgebenden Inversionsladungsschicht 120-8 eingerichtet ist.
  • Die Charakteristika der spannungsabhängigen Kapazität, die aufgrund der Elektronen-Inversionsladungsschicht 120-8 gebildet wird, können gemäß der obigen Formel (A1) gebildet werden, die einen Stufenfaktor, eine Null-Vorspannung-Kapazität und ein Übergang-Potential auch für diese Art von spannungsabhängiger Kapazität definiert. In dieser Hinsicht wird die spannungsabhängige Kapazität, die aufgrund des Vorhandenseins der Inversionsladungsschicht 120-8 gebildet wird, wie oben beschrieben ist, auch als eine partielle pn-Übergang-Struktur J11 , J12 / J21 , J22 im Kontext der zusammengesetzten pn-Übergang-Struktur 102-1, 102-2 betrachtet.
  • Der effektive Stufenfaktor der zusammengesetzten pn-Übergang-Struktur 102-1 gemäß diesem Ausführungsbeispiel ist eine Kombination des Stufenfaktors des pn-Übergangs und des Stufenfaktors der spannungsabhängigen Kapazität, die aufgrund des Vorhandenseins der Elektronen-Inversionsladungsschicht 120-8 gebildet wird. Der relative Beitrag beider Stufenfaktoren kann durch (1) die Dotierungsprofile der jeweiligen Regionen, die den pn-Übergang und die spannungsabhängige Kapazität 120-8 definieren, und (2) die relativen Flächen des pn-Übergangs und der spannungsabhängigen Kapazität 120-8 eingestellt werden.
  • Die spannungsabhängige Kapazität 120-8 kann von einer Kanal-Stopp-Region 120-10 umgeben sein, wodurch verhindert wird, dass Regionen außerhalb der beabsichtigten Region, in der die spannungsabhängige Kapazität 120-8 gebildet wird, zu der spannungsabhängigen Kapazität beitragen.
  • Die Durchbruchspannung Vbd einer derartigen Struktur wird durch die pn-Übergang-Struktur zwischen der n+-Region und der p-Wanne-Region bestimmt.
  • 9f zeigt ein noch weiteres Ausführungsbeispiel der zusammengesetzten pn-Übergang-Struktur. Die spannungsabhängige Kapazität des Ausführungsbeispiels, das in 9e gezeigt ist, wird in 9f durch eine Inversionsschicht 120-8v , die auf den vertikalen Seitenwänden einer tiefen Isoliergraben-Struktur 130 gebildet ist, weiter erweitert. Die anderen Besonderheiten sind denen, die bezüglich 9e beschrieben werden, ähnlich und werden hier nicht wiederholt.
    Aspekte der Erfindung können außerdem ein Verfahren zur Herstellung einer Halbleitervorrichtung umfassen, die zumindest ein erstes Paar von pn-Übergang-Strukturen eines ersten Typs und ein zweites Paar von pn-Übergang-Strukturen eines zweiten Typs aufweist. Das Verfahren kann einen Designschritt eines Bestimmens eines ersten Stufenfaktors für die pn-Übergang-Strukturen vom ersten Typ und eines zweiten Stufenfaktors der pn-Übergang-Struktur vom zweiten Typ aufweisen, wobei der erste Stufenfaktor sich von dem zweiten Stufenfaktor unterscheidet und zumindest einer des ersten Stufenfaktors und des zweiten Stufenfaktors kleiner als 0,50 ist, wobei die Stufenfaktoren dahingehend bestimmt werden, eine Erzeugung von störenden dritten Harmonischen durch die Halbleitervorrichtung zu unterdrücken.
  • Beispielhafte Ausführungsbeispiele können eine Halbleitervorrichtung bereitstellen, die folgende Merkmale aufweist:
    • „n“ Paare von pn-Übergang-Strukturen, wobei n eine Ganzzahl ≥ 2 ist, wobei das i-te Paar, mit i ∈ {1, ..., n}, zwei pn-Übergang-Strukturen vom i-ten Typ aufweist, wobei die zwei pn-Übergang-Strukturen vom i-ten Typ anti-seriell geschaltet sind,
    • wobei die pn-Übergang-Struktur vom i-ten Typ dahingehend angeordnet ist, einen i-ten Übergang-Stufenfaktor mi aufzuweisen,
    • wobei zumindest ein erstes Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet ist, einen ersten Übergang-Stufenfaktor m1 aufzuweisen, mit m1 ∉ {0,00, 0,50} und m1 < 0,50, und ein zweites Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet ist, einen zweiten Übergang-Stufenfaktor m2 aufzuweisen, mit m2 ∉ (0,00, 0,50}, und
    • wobei die Übergang-Stufenfaktoren m1 , m2 des ersten und zweiten Paars der n Paare von pn-Übergang-Strukturen dahingehend eingestellt sind, zu einer Erzeugung eines Störende-Dritte-Harmonische-Signals der Halbleitervorrichtung mit einem Signalleistungspegel (PH3) zu führen, der zumindest 10dB niedriger als ein Referenz-Signalleistungspegel (PH3) des Störende-Dritte-Harmonische-Signals ist, der für einen Referenzfall erhalten wird, bei dem der erste und zweite Übergang-Stufenfaktor m1 , m2 0,25 sind.
  • Gemäß einem beispielhaften Ausführungsbeispiel erfüllen der erste bis n-te Übergang-Stufenfaktor m1 bis mn innerhalb eines Toleranzbereichs von ±0,05 die folgende Ellipsengleichung: ∑ i = 1 n ( m i − 0,25 a i ) 2 = 1,  mit  ∑ i = 1 n ( 1 a i ) 2 = 16,
    Figure DE102018213633A1_0051
    wobei die Parameter ai basierend auf einer Null-Vorspannung-Kapazität CJ0i und einem Übergang-Spannungspotential VJi der pn-Übergang-Struktur vom i-ten Typ bestimmt werden.
  • Weitere beispielhafte Ausführungsbeispiele können eine Halbleitervorrichtung bereitstellen, die folgende Merkmale aufweist:
    • „n“ Paare von pn-Übergang-Strukturen, wobei n eine Ganzzahl ≥ 2 ist, wobei das i-te Paar, mit i ∉ {1, ..., n}, zwei pn-Übergang-Strukturen vom i-ten Typ aufweist, wobei die zwei pn-Übergang-Strukturen vom i-ten Typ anti-seriell geschaltet sind,
    • wobei die pn-Übergang-Struktur vom i-ten Typ dahingehend angeordnet ist, einen i-ten Übergang-Stufenfaktor mi aufzuweisen,
    • wobei der erste bis n-te Übergang-Stufenfaktor m1 bis mn innerhalb eines Toleranzbereichs von ±0,05 die folgende Ellipsengleichung erfüllen: ∑ i = 1 n ( m i − 0,25 a i ) 2 = 1,  mit  ∑ i = 1 n ( 1 a i ) 2 = 16,
      Figure DE102018213633A1_0052
    • wobei zumindest ein erstes Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet ist, einen ersten Übergang-Stufenfaktor m1 aufzuweisen, mit m1 ∉ {0;00, 0,50} und m1 < 0,50, und ein zweites Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet ist, einen zweiten Übergang-Stufenfaktor m2 , aufzuweisen, mit m2 ∉ {0,00, 0,50}, wobei die Parameter ai basierend auf einer Null-Vorspannung-Kapazität CJ0i und einem Übergang-Spannungspotential VJi der pn-Übergang-Struktur vom i-ten Typ bestimmt werden.
  • Gemäß einem beispielhaften Ausführungsbeispiel ist das erste Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet, den ersten Übergang-Stufenfaktor m1 aufzuweisen, mit m1 ≤ 0,48.
  • Gemäß einem beispielhaften Ausführungsbeispiel ist das zweite Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet, den zweiten Übergang-Stufenfaktor m2 aufzuweisen, mit m2 > 0,50.
  • Gemäß einem beispielhaften Ausführungsbeispiel wird jeder des ersten bis n-ten Parameters „a1 bis an “ basierend auf den Null-Vorspannung-Kapazitäten CJ0,1 -CJ0,ni und auf den n Übergang-Spannungspotentialen VJ1 -VJn der n Paare von pn-Übergang-Strukturen bestimmt.
  • Gemäß einem beispielhaften Ausführungsbeispiel erfüllen der erste bis n-te Parameter „a1 bis an“ die folgende Gleichung: a i = 1 4 ∑ j = 1 n ( C J 0, i C J 0, j ) 3 ( V J i V J j ) 2 .
    Figure DE102018213633A1_0053
  • Gemäß einem beispielhaften Ausführungsbeispiel sind die Werte für den ersten bis „n-ten“ Übergang-Stufenfaktor m1 bis mn dahingehend eingestellt, dass dieselben zu einem Dritte-Ordnung-Schnittpunkt IP3 von zumindest 50dBm führen.
  • Gemäß einem beispielhaften Ausführungsbeispiel sind zumindest zwei des ersten bis n-ten Übergang-Stufenfaktors m1 bis mn unterschiedlich.
  • Gemäß einem beispielhaften Ausführungsbeispiel ist für n = 2 und Cj01 = Cj02 die pn-Übergang-Struktur vom ersten Typ dahingehend angeordnet ist, den ersten Übergang-Stufenfaktor m1 zwischen 0,56 und 0,62 aufzuweisen, und wobei die pn-Übergang-Struktur vom zweiten Typ dahingehend angeordnet ist, den zweiten Übergang-Stufenfaktor m2 zwischen 0,23 und 0,43 aufzuweisen.
  • Gemäß einem beispielhaften Ausführungsbeispiel sind für n = 2 die pn-Übergang-Strukturen des ersten und zweiten Typs dahingehend angeordnet, ein Verhältnis der Null-Vorspannung-Kapazitäten CJ0-1 , CJ0-2 aufzuweisen, das die folgende Bedingung erfüllt: 1 4 < C J 0,1 C J 0,2 < 4.
    Figure DE102018213633A1_0054
  • Gemäß einem beispielhaften Ausführungsbeispiel bildet die pn-Übergang-Struktur vom i-ten Typ eine Diodenstruktur vom i-ten Typ mit einer Anodenregion und einer Kathodenregion.
  • Gemäß einem beispielhaften Ausführungsbeispiel kann die Halbleitervorrichtung ferner einen ersten Verbindungsanschluss und einen zweiten Verbindungsanschluss aufweisen, wobei die „n“ Paare von pn-Übergang-Strukturen zwischen den ersten und zweiten Anschluss geschaltet sind.
  • Gemäß einem beispielhaften Ausführungsbeispiel sind die „n“ Paare von pn-Übergang-Strukturen in einer gestapelten Konfiguration in einem Halbleitersubstrat angeordnet.
  • Gemäß einem beispielhaften Ausführungsbeispiel erstrecken sich unterschiedlich dotierte Halbleiterregionen der pn-Übergang-Strukturen bezüglich einer Hauptoberflächenregion des Halbleitersubstrats vertikal in das Halbleitersubstrat, und wobei der Hauptabschnitt der Fläche des metallurgischen pn-Übergangs ein planarer pn-Übergang ist, der sich parallel zu einer Hauptoberflächenregion des Halbleitersubstrats erstreckt.
  • Gemäß einem beispielhaften Ausführungsbeispiel sind die zwei pn-Übergang-Strukturen des i-ten Paars zusammen in einer gestapelten Konfiguration in dem Halbleitersubstrat angeordnet.
  • Gemäß einem beispielhaften Ausführungsbeispiel ist eine der zwei pn-Übergang-Strukturen eines ersten Paar der n Paare von pn-Übergang-Strukturen in dem Halbleitersubstrat in einer gestapelten Konfiguration mit einer der zwei pn-Übergang-Strukturen eines zweiten Paars der n Paare von pn-Übergang-Strukturen angeordnet.
  • Gemäß einem beispielhaften Ausführungsbeispiel weist die gestapelte Konfiguration eine npn-Struktur mit einer floatenden Basisregion in dem Halbleitersubstrat auf.
  • Gemäß einem beispielhaften Ausführungsbeispiel ist zumindest ein Paar der n Paare von pn-Übergang-Strukturen als ein Paar von zwei zusammengesetzten pn-Übergang-Strukturen angeordnet, von denen jede eine erste partielle pn-Übergang-Struktur und eine zweite partielle pn-Übergang-Struktur aufweist,
    wobei die erste partielle pn-Übergang-Struktur einen ersten partiellen Übergang-Stufenfaktor mi1 aufweist und wobei die zweite partielle pn-Übergang-Struktur einen zweiten partiellen Übergang-Stufenfaktor mi2 aufweist, der von dem ersten partiellen Übergang-Stufenfaktor mi1 verschieden ist,
    wobei der Übergang-Stufenfaktor mi der zusammengesetzten pn-Übergang-Struktur auf einer Kombination des ersten und zweiten partiellen Übergang-Stufenfaktors mi1 , mi2 basiert.
  • Gemäß einem beispielhaften Ausführungsbeispiel sind die erste und zweite partielle pn-Übergang-Struktur in einem Halbleitersubstrat angeordnet, wobei die Kombination proportional von einem Flächenverhältnis zwischen einer aktiven Fläche parallel zu einer ersten Hauptoberflächenfläche des Halbleitersubstrats der ersten und zweiten partiellen pn-Übergang-Struktur abhängt.
  • Gemäß einem beispielhaften Ausführungsbeispiel sind die erste und zweite partielle pn-Übergang-Struktur der pn-Übergang-Struktur vom ersten Typ und die erste und zweite partielle pn-Übergang-Struktur der pn-Übergang-Struktur vom zweiten Typ zusammen in einer lateral isolierten gemeinsamen Region des Halbleitersubstrats angeordnet.
  • Gemäß einem beispielhaften Ausführungsbeispiel ist die erste partielle pn-Übergang-Struktur dahingehend angeordnet, einen ersten partiellen Übergang-Stufenfaktor mi1 > 0,50 aufzuweisen, und wobei die zweite partielle pn-Übergang-Struktur dahingehend angeordnet ist, einen zweiten partiellen Übergang-Stufenfaktor mi2 zwischen 0.30 und 0,5 aufzuweisen.
  • Gemäß einem beispielhaften Ausführungsbeispiel erstrecken sich die erste und zweite partielle pn-Übergang-Struktur in einer Tiefenrichtung bezüglich einer ersten Hauptoberflächenfläche des Halbleitersubstrats vertikal in das Halbleitersubstrat.
  • Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass eine derartige Beschreibung auch als eine Beschreibung entsprechender Merkmale eines Verfahrens betrachtet werden kann. Obwohl manche Aspekte als Merkmale im Zusammenhang eines Verfahrens beschrieben wurden, versteht es sich, dass eine derartige Beschreibung auch als eine Beschreibung entsprechender Merkmale bezüglich der Funktionalität einer Vorrichtung betrachtet werden kann.
  • In der vorstehenden ausführlichen Beschreibung ist ersichtlich, dass verschiedene Merkmale zur Vereinfachung der Offenbarung in Beispielen zusammengefasst sind. Diese Art der Offenbarung ist nicht so zu interpretieren, dass sie die Absicht widerspiegelt, dass die beanspruchten Beispiele mehr Merkmale erfordern, als in jedem Anspruch ausdrücklich erwähnt werden. Vielmehr kann der erfinderische Gegenstand, wie die folgenden Ansprüche zeigen, in weniger als allen Merkmalen eines einzelnen offenbarten Beispiels liegen. Daher werden hiermit die folgenden Ansprüche in die ausführliche Beschreibung aufgenommen, wobei jeder Anspruch für sich allein als separates Beispiel stehen kann. Während jeder Anspruch als separates Beispiel für sich allein stehen kann, ist zu beachten, dass sich zwar ein abhängiger Anspruch in den Ansprüchen auf eine bestimmte Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann, andere Beispiele aber auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen Anspruchs oder eine Kombination jedes Merkmals mit anderen abhängigen oder unabhängigen Ansprüchen beinhalten können. Solche Kombinationen werden hierin vorgeschlagen, es sei denn, es wird angegeben, dass eine bestimmte Kombination nicht beabsichtigt ist.
  • Obwohl hierin spezifische Ausführungsbeispiele veranschaulicht und beschrieben wurden, wird es gewöhnlichen Fachleuten auf dem Gebiet klar sein, dass eine Vielzahl von alternativen und/oder gleichwertigen Implementierungen die gezeigten und beschriebenen spezifischen Ausführungsbeispiele ersetzen kann, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Diese Anwendung soll alle Anpassungen oder Variationen der hierin behandelten spezifischen Ausführungsbeispiele abdecken. Daher ist vorgesehen, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt wird.
  • Bezugszeichenliste
    • 32 - 42
    unterschiedliche Implantierungsdosen
    100
    Halbleitervorrichtung
    102
    erste Paare der pn-Übergang-Strukturen
    102-1, 102-2
    erste, zweite Parallelschaltung / zusammengesetzte pn-Übergang-Strukturen
    104
    zweites Paar der pn-Übergang-Strukturen
    106
    drittes Paar der pn-Übergang-Strukturen
    107
    erster Anschluss
    108
    zweiter Anschluss
    110
    Zwischenverbindungen
    120
    Halbleitersubstrat
    120a, 120b
    erster, zweiter Hauptoberflächenabschnitt
    120-1
    n-Typ-Substrat
    120-2
    p-Typ-Halbleiterschicht
    120-3
    vergrabene p-Typ-Halbleiterschicht
    120-4
    p-Typ-Halbleiterschicht
    120-5
    p-Typ-Wanne-Region
    120-6
    p-Typ-Wanne-Region
    120-7
    n-Typ-Kontaktregion
    120-8
    Inversionsladungsschicht
    120-9
    Verarmungsregion
    120-10
    Kanal-Stopp-Region
    122
    getrennte Halbleiterregion
    124
    getrennte Halbleiterregion
    130
    tiefe Isoliergräben
    132
    Halbleiterfüller
    134
    Liner-Oxid
    135
    Halbleiter/Oxid-Schnittstelle
    136
    fest Oxidladungen
    137
    Grenzen der Verarmungszone
    a1, a2
    Formparameter (= Radien r1 , r2 ) der Ellipse
    (A), (B)
    höhere, schwächere p-Wanne-Dotierungskonzentration
    CJ01, CJ02
    erste, zweite Null-Vorspannung-Kapazitäten
    CJ011, CJ012
    erste, zweite partielle Null-Vorspannung-Kapazitäten
    J1, J2
    pn-Übergang-Strukturen vom ersten Typ
    J3, J4
    pn-Übergang-Strukturen vom zweiten Typ
    J11, J21
    partielle pn-Übergang-Strukturen vom ersten Typ
    J12, J22
    partielle pn-Übergang-Strukturen vom zweiten Typ
    m1, m2
    erster, zweiter Übergang-Stufenfaktor
    m11, m12
    partieller Übergang-Stufenfaktor
    S1, S2
    erste, zweite Serienschaltung
    Vbd
    Durchbruchspannung
    VJ1, VJ2
    erstes, zweites Übergang-Spannungspotential
    VJ11, VJ12
    erstes, zweites partielles Übergang-Spannungspotential
    PH3
    Signalleistungspegel der störenden dritten Harmonischen

Claims (23)

  1. Eine Halbleitervorrichtung (100), die folgende Merkmale aufweist: „n“ Paare von pn-Übergang-Strukturen, wobei n eine Ganzzahl ≥ 2 ist, wobei das i-te Paar, mit i ∈ {1, ..., n}, zwei pn-Übergang-Strukturen vom i-ten Typ aufweist, wobei die zwei pn-Übergang-Strukturen vom i-ten Typ anti-seriell geschaltet sind, wobei die pn-Übergang-Struktur vom i-ten Typ dahingehend angeordnet ist, einen i-ten Übergang-Stufenfaktor mi aufzuweisen, wobei zumindest ein erstes Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet ist, einen ersten Übergang-Stufenfaktor m1 aufzuweisen, mit m1 ∉ {0,00, 0,50} und m1 < 0,50, und ein zweites Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet ist, einen zweiten Übergang-Stufenfaktor m2 aufzuweisen, mit m2 ∉ {0,00, 0,50}, und wobei die Übergang-Stufenfaktoren m1, m2 des ersten und zweiten Paars der n Paare von pn-Übergang-Strukturen dahingehend eingestellt sind, zu einer Erzeugung eines Störende-Dritte-Harmonische-Signals der Halbleitervorrichtung mit einem Signalleistungspegel (PH3) zu führen, der zumindest 10dB niedriger als ein Referenz-Signalleistungspegel (PH3) des Störende-Dritte-Harmonische-Signals ist, der für einen Referenzfall erhalten wird, bei dem der der erste und zweite Übergang-Stufenfaktor m1, m2 0,25 sind.
  2. Die Halbleitervorrichtung gemäß Anspruch 1, wobei der erste bis n-te Übergang-Stufenfaktor m1 bis mn innerhalb eines Toleranzbereichs von ±0,05 die folgende Ellipsengleichung erfüllen: ∑ i = 1 n ( m i − 0,25 a i ) 2 = 1,  mit  ∑ i = 1 n ( 1 a i ) 2 = 16,
    Figure DE102018213633A1_0055
    wobei die Parameter ai basierend auf einer Null-Vorspannung-Kapazität CJ0i und einem Übergang-Spannungspotential VJi der pn-Übergang-Struktur vom i-ten Typ bestimmt werden.
  3. Eine Halbleitervorrichtung, die folgende Merkmale aufweist: „n“ Paare von pn-Übergang-Strukturen, wobei n eine Ganzzahl ist ≥ 2, wobei das i-te Paar, mit i ∈ {1, ..., n}, zwei pn-Übergang-Strukturen vom i-ten Typ aufweist, wobei die zwei pn-Übergang-Strukturen vom i-ten Typ anti-seriell geschaltet sind, wobei die pn-Übergang-Struktur vom i-ten Typ dahingehend angeordnet ist, einen i-ten Übergang-Stufenfaktor mi aufzuweisen, wobei der erste bis n-te Übergang-Stufenfaktor m1 bis mn innerhalb eines Toleranzbereichs von ±0,05 die folgende Ellipsengleichung erfüllen: ∑ i = 1 n ( m i − 0,25 a i ) 2 = 1,  mit  ∑ i = 1 n ( 1 a i ) 2 = 16,
    Figure DE102018213633A1_0056
     wobei zumindest ein erstes Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet ist, einen ersten Übergang-Stufenfaktor m1 aufzuweisen, mit m1 ∉ {0,00, 0,50} und m1 < 0,50, und ein zweites Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet ist, einen zweiten Übergang-Stufenfaktor m2 aufzuweisen, mit m2 ∉ {0,00, 0,50}, wobei die Parameter al basierend auf einer Null-Vorspannung-Kapazität CJ0i und einem Übergang-Spannungspotential VJi der pn-Übergang-Struktur vom i-ten Typ bestimmt werden.
  4. Die Halbleitervorrichtung gemäß einem der vorhergehenden Ansprüche, wobei das erste Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet ist, den ersten Übergang-Stufenfaktor m1 aufzuweisen, mit m1 ≤ 0,48.
  5. Die Halbleitervorrichtung gemäß einem der vorhergehenden Ansprüche, wobei das zweite Paar der n Paare von pn-Übergang-Strukturen dahingehend angeordnet ist, den zweiten Übergang-Stufenfaktor m2 aufzuweisen, mit m2 > 0,50.
  6. Die Halbleitervorrichtung gemäß einem der Ansprüche 2 bis 5, wobei jeder des ersten bis n-ten Parameters „a1 bis an“ basierend auf den Null-Vorspannung-Kapazitäten CJ0,1-CJ0,ni und auf den n-Übergang-Spannungspotentialen VJ1 -VJn der n Paare von pn-Übergang-Strukturen bestimmt wird.
  7. Die Halbleitervorrichtung gemäß Anspruch 6, wobei der erste bis n-te Parameter „a1 bis an“ die folgende Gleichung erfüllen: a i = 1 4 ∑ j = 1 n ( C J 0, i C J 0, j ) 3 ( V J i V J j ) 2 .
    Figure DE102018213633A1_0057
  8. Die Halbleitervorrichtung gemäß einem der vorhergehenden Ansprüche, wobei die Werte für den ersten bis „n-ten“ Übergang-Stufenfaktor m1 bis mn dahingehend eingestellt sind, dass dieselben zu einem Dritte-Ordnung-Schnittpunkt IP3 von zumindest 50 dBm führen.
  9. Die Halbleitervorrichtung gemäß einem der vorhergehenden Ansprüche, wobei zumindest zwei des ersten bis n-ten Übergang-Stufenfaktors m1 bis mn unterschiedlich sind.
  10. Die Halbleitervorrichtung gemäß einem der vorhergehenden Ansprüche, wobei für n = 2 und Cj01 = Cj02 die pn-Übergang-Struktur vom ersten Typ dahingehend angeordnet ist, den ersten Übergang-Stufenfaktor m1 zwischen 0,56 und 0,62 aufzuweisen, und wobei die pn-Übergang-Struktur vom zweiten Typ dahingehend angeordnet ist, den zweiten Übergang-Stufenfaktor m2 zwischen 0,23 und 0,43 aufzuweisen.
  11. Die Halbleitervorrichtung gemäß einem der vorhergehenden Ansprüche, wobei für n = 2 die pn-Übergang-Strukturen des ersten und zweiten Typs dahingehend angeordnet sind, ein Verhältnis der Null-Vorspannung-Kapazitäten CJ0-1, CJ0-2 aufzuweisen, das die folgende Bedingung erfüllt: 1 4 < C J 0,1 C J 0,2 < 4.
    Figure DE102018213633A1_0058
  12. Die Halbleitervorrichtung gemäß einem der vorhergehenden Ansprüche, wobei die pn-Übergang-Struktur vom i-ten Typ eine Diodenstruktur vom i-ten Typ mit einer Anodenregion und einer Kathodenregion bildet.
  13. Die Halbleitervorrichtung gemäß einem der vorhergehenden Ansprüche, die ferner einen ersten Verbindungsanschluss und einen zweiten Verbindungsanschluss aufweist, wobei die „n“ Paare von pn-Übergang-Strukturen zwischen den ersten und den zweiten Anschluss geschaltet sind.
  14. Die Halbleitervorrichtung gemäß Anspruch 13, wobei die „n“ Paare von pn-Übergang-Strukturen in einer gestapelten Konfiguration in einem Halbleitersubstrat angeordnet sind.
  15. Die Halbleitervorrichtung gemäß Anspruch 14, wobei unterschiedlich dotierte Halbleiterregionen der pn-Übergang-Strukturen sich bezüglich einer Hauptoberflächenregion des Halbleitersubstrats vertikal in das Halbleitersubstrat erstrecken und wobei der Hauptabschnitt der Fläche des metallurgischen pn-Übergangs ein planarer pn-Übergang ist, der sich parallel zu einer Hauptoberflächenregion des Halbleitersubstrats erstreckt.
  16. Die Halbleitervorrichtung gemäß Anspruch 15, wobei die zwei pn-Übergang-Strukturen des i-ten Paars zusammen in einer gestapelten Konfiguration in dem Halbleitersubstrat angeordnet sind.
  17. Die Halbleitervorrichtung gemäß Anspruch 15, wobei eine der zwei pn-Übergang-Strukturen eines ersten Paars der n Paare von pn-Übergang-Strukturen in dem Halbleitersubstrat in einer gestapelten Konfiguration mit einer der zwei pn-Übergang-Strukturen eines zweiten Paars der n Paare von pn-Übergang-Strukturen angeordnet ist.
  18. Die Halbleitervorrichtung gemäß Anspruch 16 oder 17, wobei die gestapelte Konfiguration eine npn-Struktur mit einer floatenden Basisregion in dem Halbleitersubstrat aufweist.
  19. Die Halbleitervorrichtung gemäß einem der vorhergehenden Ansprüche, wobei zumindest ein Paar der n Paare von pn-Übergang-Strukturen als ein Paar aus zwei zusammengesetzten pn-Übergang-Strukturen angeordnet ist, von denen jede eine erste partielle pn-Übergang-Struktur und eine zweite partielle pn-Übergang-Struktur aufweist, wobei die erste partielle pn-Übergang-Struktur einen ersten partiellen Übergang-Stufenfaktor mi1 aufweist und wobei die zweite partielle pn-Übergang-Struktur einen zweiten partiellen Übergang-Stufenfaktor mi2 aufweist, der sich von dem ersten partiellen Übergang-Stufenfaktor mi1 unterscheidet, wobei der Übergang-Stufenfaktor mi der zusammengesetzten pn-Übergang-Struktur auf einer Kombination des ersten und zweiten partiellen Übergang-Stufenfaktors mi1, mi2 basiert.
  20. Die Halbleitervorrichtung gemäß Anspruch 19, wobei die erste und zweite partielle pn-Übergang-Struktur in einem Halbleitersubstrat angeordnet sind, wobei die Kombination proportional von einem Flächenverhältnis zwischen einer aktiven Fläche parallel zu einer ersten Haupoberflächenfläche des Halbleitersubstrats der ersten und der zweiten partiellen pn-Übergang-Struktur abhängt.
  21. Die Halbleitervorrichtung gemäß Anspruch 19 oder 20, wobei die erste und zweite partielle pn-Übergang-Struktur der pn-Übergang-Struktur vom ersten Typ und die erste und zweite partielle pn-Übergang-Struktur der pn-Übergang-Struktur vom zweiten Typ zusammen in einer lateral isolierten gemeinsamen Region des Halbleitersubstrats angeordnet sind.
  22. Die Halbleitervorrichtung gemäß einem der Ansprüche 19 bis 21, wobei die erste partielle pn-Übergang-Struktur dahingehend angeordnet ist, einen ersten partiellen Übergang-Stufenfaktor mi1 > 0,50 aufzuweisen, und wobei die zweite partielle pn-Übergang-Struktur dahingehend angeordnet ist, einen zweiten partiellen Übergang-Stufenfaktor mi2 zwischen 0,30 und 0,5 zu aufzuweisen.
  23. Die Halbleitervorrichtung gemäß einem der Ansprüche 19 bis 22, wobei die erste und zweite partielle pn-Übergang-Struktur sich in einer Tiefenrichtung bezüglich einer ersten Haupoberflächenfläche des Halbleitersubstrats vertikal in das Halbleitersubstrat erstrecken.
DE102018213633.5A 2018-08-13 2018-08-13 Halbleitervorrichtung Pending DE102018213633A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102018213633.5A DE102018213633A1 (de) 2018-08-13 2018-08-13 Halbleitervorrichtung
US16/538,182 US11069674B2 (en) 2018-08-13 2019-08-12 Semiconductor device
CN201910741521.5A CN110828546A (zh) 2018-08-13 2019-08-12 半导体器件
KR1020190098539A KR20200019101A (ko) 2018-08-13 2019-08-13 반도체 디바이스
US17/348,291 US11764205B2 (en) 2018-08-13 2021-06-15 Semiconductor device
US18/244,524 US20230420442A1 (en) 2018-08-13 2023-09-11 Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018213633.5A DE102018213633A1 (de) 2018-08-13 2018-08-13 Halbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102018213633A1 true DE102018213633A1 (de) 2020-02-13

Family

ID=69186346

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018213633.5A Pending DE102018213633A1 (de) 2018-08-13 2018-08-13 Halbleitervorrichtung

Country Status (4)

Country Link
US (3) US11069674B2 (de)
KR (1) KR20200019101A (de)
CN (1) CN110828546A (de)
DE (1) DE102018213633A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016118709B3 (de) * 2016-10-04 2018-01-25 Infineon Technologies Ag Schutzvorrichtung vor elektrostatischer entladung und elektronische schaltvorrichtung
DE102018213633A1 (de) 2018-08-13 2020-02-13 Infineon Technologies Ag Halbleitervorrichtung
DE102018213635B4 (de) * 2018-08-13 2020-11-05 Infineon Technologies Ag Halbleitervorrichtung
FR3094837B1 (fr) * 2019-04-05 2022-09-09 St Microelectronics Tours Sas Dispositif de protection contre des décharges électrostatiques
FR3094838B1 (fr) 2019-04-05 2022-09-16 St Microelectronics Tours Sas Dispositif de protection contre des décharges électrostatiques
JP7405550B2 (ja) * 2019-09-30 2023-12-26 ローム株式会社 半導体装置
US11936178B2 (en) 2020-09-21 2024-03-19 Infineon Technologies Ag ESD protection device with reduced harmonic distortion
US20230420576A1 (en) * 2022-06-27 2023-12-28 Amazing Microelectronic Corp. Transient voltage suppression device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080290465A1 (en) * 2005-11-24 2008-11-27 Technische Universiteit Delft Varactor Element and Low Distortion Varactor Circuit Arrangement
US20160329918A1 (en) * 2015-05-08 2016-11-10 Triquint Semiconductor, Inc. Single varactor stack with low second-harmonic generation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4129106B2 (ja) 1999-10-27 2008-08-06 三菱電機株式会社 半導体装置
US7144788B2 (en) * 2004-02-19 2006-12-05 Sumitomo Electric Industries, Ltd. Method for manufacturing a transmitting optical sub-assembly with a thermo-electric cooler therein
EP1800344A2 (de) 2004-10-05 2007-06-27 Koninklijke Philips Electronics N.V. Halbleitervorrichtung und verwendung damit
WO2006133159A2 (en) * 2005-06-08 2006-12-14 The Regents Of The University Of California Linear variable voltage diode capacitor and adaptive matching networks
US7910993B2 (en) * 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US8896093B2 (en) 2012-12-19 2014-11-25 Alpha And Omega Semiconductor Incorporated Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
JP6186601B2 (ja) 2013-01-16 2017-08-30 セイコーＮｐｃ株式会社 可変容量ダイオード
US9224703B2 (en) 2013-09-24 2015-12-29 Semiconductor Components Industries, Llc Electronic device including a diode and a process of forming the same
US20150325573A1 (en) * 2014-05-08 2015-11-12 Triquint Semiconductor, Inc. Dual stack varactor
DE102015108537B4 (de) 2015-05-29 2019-07-04 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
CN106558543B (zh) 2016-08-11 2023-09-01 南京矽力微电子技术有限公司 静电释放保护器件的半导体结构以及制造方法
DE102018213633A1 (de) 2018-08-13 2020-02-13 Infineon Technologies Ag Halbleitervorrichtung
DE102018213635B4 (de) 2018-08-13 2020-11-05 Infineon Technologies Ag Halbleitervorrichtung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080290465A1 (en) * 2005-11-24 2008-11-27 Technische Universiteit Delft Varactor Element and Low Distortion Varactor Circuit Arrangement
US20160329918A1 (en) * 2015-05-08 2016-11-10 Triquint Semiconductor, Inc. Single varactor stack with low second-harmonic generation

Also Published As

Publication number Publication date
KR20200019101A (ko) 2020-02-21
CN110828546A (zh) 2020-02-21
US11764205B2 (en) 2023-09-19
US20230420442A1 (en) 2023-12-28
US11069674B2 (en) 2021-07-20
US20200051968A1 (en) 2020-02-13
US20210313311A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
DE102018213633A1 (de) Halbleitervorrichtung
DE102018213635B4 (de) Halbleitervorrichtung
DE2537564C2 (de) Verfahren zur Herstellung einer integrierten Schaltung sowie Verwendung dieses Verfahrens
DE10250832B4 (de) MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung und Verfahren zur Herstellung eines solchen Transistors
DE102017105432B3 (de) Resonator und Verfahren zum Bereitstellen eines Resonators
DE112007003167T5 (de) Integriertes komplementäres Niederspannungs-HF-LDMOS
DE112017001160B4 (de) Elektronische Komponenten mit dreidimensionalen Kondensatoren in einem Metallisierungsstapel
DE102004063523A1 (de) Halbleitervorrichtung
DE102013217850A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE102020101247B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102019005973A1 (de) Graben- mosfet-kontakte
DE102015115344A1 (de) Schaltungsanordnung und verfahren zum ausbilden einer schaltungsanordnung
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE102022129727A1 (de) Gestapelter Differenz-Leistungsverstärker mit induktivem Gain Boost
DE2804373A1 (de) Hall-generator
DE19953620A1 (de) Niederspannungs-MOSFET und Verfahren zu seiner Herstellung
DE19710233A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE102004030848B4 (de) LDMOS-Transistor-Vorrichtung in einem integrierten Schaltkreis und Verfahren zur Herstellung eines integrierten Schaltkreises mit einem LDMOS-Transistor
DE102011083038B4 (de) Transistor und Verfahren zum Herstellen eines Transistors und zum Herstellen eines Halbleiterbauelements
DE10160829A1 (de) Diodenschaltung und Verfahren zum Herstellen einer Diodenschaltung
DE3006442C2 (de)
DE102021005989A1 (de) Grabenimplementierte polydioden und widerstände
DE2727487A1 (de) Halbleiteranordnung mit hoher durchbruchsspannung und verfahren zur herstellung der anordnung
DE102019127083B4 (de) Galliumnitrid-auf-silizium-vorrichtungen und verfahren zu deren herstellung
DE10044838A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication