DE102022129727A1

DE102022129727A1 - Gestapelter Differenz-Leistungsverstärker mit induktivem Gain Boost

Info

Publication number: DE102022129727A1
Application number: DE102022129727.6A
Authority: DE
Inventors: Payam Mehr; Nader Rohani
Original assignee: GlobalFoundries US Inc
Current assignee: GlobalFoundries US Inc
Priority date: 2021-12-08
Filing date: 2022-11-10
Publication date: 2023-06-15
Also published as: TW202329613A; US20230179162A1; CN116248055A; KR20230086578A

Abstract

Eine beispielhafte Struktur weist eine Ausgangsstufe; eine Treiberstufe; und eine Leistungsstufe auf, die zwischen der Treiberstufe und der Ausgangsstufe verbunden ist. Die Leistungsstufe umfasst einen ersten Transistor und einen zweiten Transistor, die zwischen der Treiberstufe und der Ausgangsstufe in Reihe geschaltet sind. Die Leistungsstufe umfasst auch einen dritten und einen vierten Transistor, die zwischen der Treiberstufe und der Ausgangsstufe in Reihe geschaltet sind. Eine Induktivität weist einen ersten Anschluss, der mit einem ersten Knoten zwischen dem ersten Transistor und dem zweiten Transistor elektrisch verbunden ist, und einen zweiten Anschluss, der elektrisch mit einem zweiten Knoten zwischen dem dritten Transistor und dem vierten Transistor verbunden ist. Die Induktivität ist so ausgebildet, dass sie eine Impedanzanpassung zwischen den Stufen mit gemeinsamem Gate der Leistungsstufe ermöglicht.

Description

Hintergrund
Die vorliegende Erfindung betrifft Verstärker und insbesondere Leistungsverstärker.
Aufgrund der schnell wachsenden Nachfrage nach drahtloser Kommunikation wurden Complementary Metal-Oxide-Semiconductor (CMOS) -Transceiverfür Hochfrequenz (HF) -Anwendungen entwickelt und sind inzwischen für den kommerziellen Markt verfügbar. Es gibt jedoch immer noch technische Hindernisse, die einer weit verbreiteten Anwendung von drahtlosen Anwendungen im Millimeterwellenbereich (z. B. 30 - 300 GHz) im Wege stehen, insbesondere bei der Entwicklung von Leistungsverstärkern (power amplifiers, PAs).
Zusammenfassung
Gemäß einer beispielhaften Ausführungsform hierin weist eine Struktur eine Ausgangsstufe, eine Treiberstufe und eine Leistungsstufe auf, die zwischen der Treiberstufe und der Ausgangsstufe verbunden ist. Die Leistungsstufe umfasst einen ersten Transistor und einen zweiten Transistor, die zwischen der Treiberstufe und der Ausgangsstufe in Reihe geschaltet sind. Die Leistungsstufe umfasst auch einen dritten Transistor und einen vierten Transistor, die zwischen der Treiberstufe und der Ausgangsstufe in Reihe geschaltet sind. Eine Induktivität umfasst einen ersten Anschluss, der mit einem ersten Knoten zwischen dem ersten Transistor und dem zweiten Transistor elektrisch verbunden ist, und einen zweiten Anschluss, der mit einem zweiten Knoten zwischen dem dritten Transistor und dem vierten Transistor elektrisch verbunden ist.
Gemäß einer anderen beispielhaften Ausführungsform hierin weist eine Struktur eine Ausgangsstufe, eine Treiberstufe und eine Leistungsstufe auf, die zwischen der Treiberstufe und der Ausgangsstufe angeschlossen ist. Die Leistungsstufe umfasst einen ersten Transistor und einen zweiten Transistor, die zwischen der Treiberstufe und der Ausgangsstufe in Reihe geschaltet sind. Die Leistungsstufe umfasst auch einen dritten Transistor und einen vierten Transistor, die zwischen der Treiberstufe und der Ausgangsstufe in Reihe geschaltet sind. Eine Induktivität umfasst einen ersten Anschluss, der mit einem ersten Knoten zwischen dem ersten Transistor und dem zweiten Transistor elektrisch verbunden ist, und einen zweiten Anschluss, der mit einem zweiten Knoten zwischen dem dritten Transistor und dem vierten Transistor elektrisch verbunden ist. Der erste Transistor weist ein erstes Gate auf; der zweite Transistor weist ein zweites Gate auf; der dritte Transistor weist ein drittes Gate auf; und der vierte Transistor weist ein viertes Gate auf. Das erste Gate und das dritte Gate erhält eine erste Gate-Spannung, so dass der erste Transistor und der zweite Transistor eine erste Stufe mit gemeinsamem Gate der Leistungsstufe bilden. Das zweite Gate und das vierte Gate erhalten eine zweite Gate-Spannung, so dass der zweite Transistor und der vierte Transistor eine zweite Stufe mit gemeinsamem Gate der Leistungsstufe bilden. Die Induktivität ist so ausgebildet, dass sie eine Impedanzanpassung zwischen der ersten gemeinsamen Gate-Stufe und der zweiten gemeinsamen Gate-Stufe ermöglicht.
Gemäß einer anderen beispielhaften Ausführungsform weist eine Struktur eine Ausgangsstufe, eine Treiberstufe und eine Leistungsstufe auf, die zwischen der Treiberstufe und der Ausgangsstufe verbunden ist. Die Leistungsstufe umfasst einen ersten Transistor und einen zweiten Transistor, die zwischen der Treiberstufe und der Ausgangsstufe in Reihe geschaltet sind. Die Leistungsstufe umfasst auch einen dritten und einen vierten Transistor, die zwischen der Treiberstufe und der Ausgangsstufe in Reihe geschaltet sind. Eine Induktivität umfasst einen ersten Anschluss, der mit einem ersten Knoten zwischen dem ersten Transistor und dem zweiten Transistor elektrisch verbunden ist, und einen zweiten Anschluss, der mit einem zweiten Knoten zwischen dem dritten Transistor und dem vierten Transistor elektrisch verbunden ist. Der erste Transistor, der zweite Transistor, der dritte Transistor und der vierte Transistor sind Feldeffekttransistoren vom n-Typ. Der erste Transistor weist ein erstes Gate auf, der zweite Transistor weist ein zweites Gate auf, der dritte Transistor weist ein drittes Gate auf und der vierte Transistor weist ein viertes Gate auf. Das erste Gate und das dritte Gate erhalten eine erste Gate-Spannung, so dass der erste Transistor und der zweite Transistor eine erste Stufe mit gemeinsamem Gate der Leistungsstufe bilden. Das zweite Gate und das vierte Gate erhalten eine zweite Gate-Spannung, so dass der zweite Transistor und der vierte Transistor eine zweite Stufe mit gemeinsamem Gate der Leistungsstufe bilden. Die Induktivität ist ausgebildet, um eine Impedanzanpassung zwischen der ersten gemeinsamen Gate-Stufe und der zweiten gemeinsamen Gate-Stufe bereitzustellen.
Figurenliste
Die Vorrichtungen und Verfahren hierin sind aus der folgenden detaillierten Beschreibung mit Bezug auf die Zeichnungen leichter verständlich, die nicht unbedingt maßstabsgetreu gezeichnet sind und in denen:

1 ein schematisches Diagramm eines beispielhaften Leistungsverstärkers gemäß den beschriebenen Vorrichtungen und Verfahren hierin ist;
2 eine Darstellung eines Leistungsverstärkers mit parasitären Kapazitäten ist; und
3 ist eine vereinfachte Darstellung des Leistungsverstärkers aus 1 gemäß den Vorrichtungen und Verfahren hierin ist.

Detaillierte Beschreibung
Die Erfindung ist nun mit Bezug auf einen gestapelten Differenz-Leistungsverstärker beschrieben, der eine differenziell angeschlossene Induktivität am Drain der ersten gemeinsamen Gate-Transistoren verwendet. Obwohl die Erfindung im Folgenden in Verbindung mit spezifischen Vorrichtungen und Verfahren beschrieben wird, ist eine Beschränkung der Erfindung auf solche speziellen Vorrichtungen und Verfahren nicht beabsichtigt. Vielmehr sollen alle Alternativen, Modifizierungen und Äquivalente abgedeckt sein, die in das Wesen und den Umfang der Erfindung gemäß den beiliegenden Ansprüchen einbezogen werden können.
Für ein allgemeines Verständnis der Merkmale der Erfindung wird auf die Zeichnungen Bezug genommen. Die Zeichnungen sind nicht maßstabsgetreu; in den Zeichnungen wurden jedoch durchgängig gleiche Bezugszeichen verwendet, um identische Elemente zu kennzeichnen.
Es versteht sich von selbst, dass die Vorrichtungen und Verfahren der vorliegenden Erfindung, wie sie in den Zeichnungen allgemein beschrieben und dargestellt sind, zusätzlich zu den hier beschriebenen Vorrichtungen und Verfahren in einer Vielzahl von unterschiedlichen Ausgestaltungen angeordnet und gestaltet werden können. Daher soll die folgende detaillierte Beschreibung der in den Zeichnungen dargestellten Vorrichtungen und Verfahren den durch die beigefügten Ansprüche definierten Anwendungsbereich nicht beschränken, sondern ist für ausgewählte Vorrichtungen und Verfahren lediglich repräsentativ. Die folgende Beschreibung ist nur als Beispiel gedacht und veranschaulicht lediglich bestimmte Konzepte der Vorrichtungen und Verfahren, wie sie hier beschrieben und beansprucht werden.
Wie bereits erwähnt, wurden aufgrund der schnell wachsenden Nachfrage nach drahtloser Kommunikation und mm-Wellen-Radaranwendungen Complementary Metal-Oxide-Semiconductor (CMOS) -Transceiver für Hochfrequenz (HF) -Anwendungen entwickelt und sind für den kommerziellen Markt verfügbar geworden. Es gibt jedoch immer noch technische Hindernisse, die einer weit verbreiteten Anwendung von drahtlosen Vorrichtungen mit Millimeterwellen (mm-Wellen) (z.B. 30 - 300 GHz) im Wege stehen, insbesondere beim Design von Leistungsverstärkern (PAs). Beispielsweise ist die Verstärkung eines CMOS-Transistors oberhalb von etwa 60 GHz in der Regel gering, so dass ein mehrstufiges Design eingesetzt werden kann, um eine höhere Verstärkung zu erzielen. Die Technologie der Leistungskombination kann eine Lösung für die niedrige Ausgangsleistung von CMOS sein; allerdings ist der Wirkungsgrad eines CMOS-PA aufgrund der schlechten HF-Leistung des Transistors und des hohen Leistungsverlusts, der mit den Leistungskombinationstechniken verbunden ist, in der Regel gering. Techniken wie das mehrstufige Design verringern weiterhin den Gesamtwirkungsgrad.
In Anbetracht der vorstehenden Ausführungen werden hier Ausführungsformen eines gestapelten Differenz-Leistungsverstärkers mit induktiver Verstärkung zur Verbesserung der Leistung (z. B. für mm-Wellen-Anwendungen) beschrieben. Das heißt, innerhalb des gestapelten Differenz-Leistungsverstärkers kann die Leistung der Leistungsstufe durch Einbeziehung einer Induktivität verbessert werden. Diese Induktivität kann so ausgebildet sein, dass sie intrinsische und extrinsische parasitäre Kapazitäten ausgleicht, was zu einer besseren Gesamtleistung führt. Insbesondere durch den Aufbau eines LC-Resonators an der ersten Verbindung zwischen den Transformatorstufen des Leistungsverstärkers kann eine reaktive (induktive) Abstimmung für eine komplexe Impedanzanpassung zwischen den Stufen im gestapelten Differenz-Leistungsverstärker verwendet werden. An der gemeinsamen Gate-Stufe des Differenz-Leistungsverstärkers kann eine differentiell geschaltete Induktivität bereitgestellt sein. In einigen Ausführungsformen kann eine Spiralinduktivität verwendet werden. Dadurch erhöht sich die Transkonduktanz (g_m) der Transistoren mit gemeinsamem Gate im PA, was zu einer höheren Spannungsverstärkung führt. Die höhere Transkonduktanz (g_m) unterdrückt den dominanten Pol der Kaskodenstufe und verbessert die Bandbreite und die Verstärkung. Die differentiell geschaltete Induktivität schwingt die parasitären Kapazitäten am Kaskodenknoten aus.
Insbesondere kann eine Struktur gemäß den hierin beschriebenen Vorrichtungen und Verfahren eine Ausgangsstufe, eine Treiberstufe und eine zwischen der Treiberstufe und der Ausgangsstufe geschaltete Leistungsstufe umfassen. Die Leistungsstufe kann einen ersten Transistor und einen zweiten Transistor umfassen, die zwischen der Treiberstufe und der Ausgangsstufe in Reihe geschaltet sind. Die Leistungsstufe kann auch einen dritten Transistor und einen vierten Transistor umfassen, die zwischen der Treiberstufe und der Ausgangsstufe in Reihe geschaltet sind. Eine Induktivität kann einen ersten Anschluss, der elektrisch mit einem ersten Knoten zwischen dem ersten Transistor und dem zweiten Transistor verbunden ist, und einen zweiten Anschluss aufweisen, der elektrisch mit einem zweiten Knoten zwischen dem dritten Transistor und dem vierten Transistor verbunden ist. Der erste Transistor weist ein erstes Gate auf; der zweite Transistor weist ein zweites Gate auf; der dritte Transistor weist ein drittes Gate auf; und der vierte Transistor weist ein viertes Gate auf. Das erste Gate und das dritte Gate erhalten eine erste Gate-Spannung, so dass der erste Transistor und der zweite Transistor eine erste Stufe mit gemeinsamem Gate der Leistungsstufe bilden. Das dritte Gate und das vierte Gate erhalten eine zweite Gate-Spannung, so dass der dritte Transistor und der vierte Transistor eine zweite Stufe mit gemeinsamem Gate der Leistungsstufe bilden. Die Induktivität kann so ausgebildet sein, dass sie eine Impedanzanpassung zwischen der ersten gemeinsamen Gate-Stufe und der zweiten gemeinsamen Gate-Stufe ermöglicht.
In einigen Ausführungsformen kann die Treiberstufe ein über Kreuz gekoppeltes Paar von Transistoren umfassen, die hier manchmal als Eingangstransistoren bezeichnet werden. Die Treiberstufe kann zwischen eine Eingangsstufe und die Leistungsstufe geschaltet sein. Die Eingangsstufe kann aus einem Eingangstransformator mit Primär- und Sekundärwicklungen gebildet sein. Die Primärwicklung des Eingangstransformators kann mit einem Hochfrequenzeingang verbunden sein. Der Ausgang der Primärwicklung ist mit der Sekundärwicklung des Eingangstransformators gekoppelt, die mit den Eingangstransistoren verbunden sein kann. Die Ausgangsstufe kann einen Ausgangstransformator mit Primär- und Sekundärwicklungen umfassen. Die Primärwicklung des Ausgangstransformators kann mit den letzten Transistoren der Leistungsstufe verbunden sein. Die Primärwicklung ist mit der Sekundärwicklung des Ausgangstransformators gekoppelt, die an einen Hochfrequenzausgang angeschlossen sein kann. Die Eingangs- und Ausgangstransformatoren bilden Eingangs- und Ausgangsanpassungsnetzwerke für den PA. Die Transformatoren werden verwendet, um eine Impedanzanpassung entsprechend zwischen dem ersten Transistorpaar mit gemeinsamem Source und der vorhergehenden Stufe und zwischen der zweiten gemeinsamen Gate-Stufe und der nächsten Stufe herzustellen.
Mit Bezug nun auf 1 ist ein schematisches Diagramm einer beispielhaften Leistungsverstärkerschaltung gezeigt, die allgemein mit 101 bezeichnet ist. Die Leistungsverstärkerschaltung 101 umfasst mehrere Stufen. Diese Stufen können unter anderem eine Hochfrequenz (HF) -Eingangsstufe 104, eine Treiberstufe 107, eine Leistungsstufe 110 und eine HF-Ausgangsstufe 113 umfassen. Wie im Folgenden näher beschrieben, kann die Treiberstufe 107 beispielsweise ein Paar von Eingangstransistoren mit gemeinsamem Source- umfassen, die Leistungsstufe 110 kann erste und zweite Transistoren ähnlich zu Transistoren mit gemeinsamem Gate- umfassen, die HF-Eingangsstufe 104 kann so ausgebildet sein, dass sie ein HF-Eingangssignal empfängt, und die HF-Ausgangsstufe 113 kann so ausgebildet sein, dass sie eine Impedanzanpassung für das Ausgangssignal bereitstellt. Die Treiberstufe 107 kann zwischen die HF-Eingangsstufe 104 und die Leistungsstufe 110 geschaltet sein und kann beispielsweise so ausgebildet sein, dass sie den Stromfluss durch die Leistungsverstärkerschaltung 101 regelt. Die Leistungsstufe 110 kann zwischen die Treiberstufe 107 und die HF-Ausgangsstufe 113 geschaltet sein und kann beispielsweise so ausgebildet sein, dass sie das Eingangssignal verstärkt, indem sie es von einem HF-Signal geringerer Leistung in ein HF-Signal höherer Leistung umwandelt und dabei einen induktiven Gain Boost verwendet. Die HF-Ausgangsstufe 113 kann mit der Leistungsstufe 110 verbunden sein und kann beispielsweise so ausgebildet sein, dass sie das Ausgangssignal hoher Leistung empfängt und ausgibt.
Insbesondere kann, wie oben erwähnt, die Leistungsstufe 110 zwischen die Treiberstufe 107 und die Ausgangsstufe 113 geschaltet sein. Die Leistungsstufe 110 kann einen ersten Satz gestapelter Transistoren (bezeichnet als erster Transistor 116 und zweiter Transistor 117) umfassen, die auf der positiven Halbschaltungsseite der Leistungsstufe 110 zwischen der Treiberstufe 107 und der Ausgangsstufe 113 in Reihe geschaltet sind, und einen zweiten Satz gestapelter Transistoren (bezeichnet als dritter Transistor 118 und vierter Transistor 119) umfassen, die auf der negativen Halbschaltungsseite der Leistungsstufe 110 zwischen der Treiberstufe 107 und der Ausgangsstufe 113 in Reihe geschaltet sind. Bei einem Differenz-PA sind die positive Halbschaltung und die negative Halbschaltung aus Sicht des Wechselstroms um 180 Grad phasenverschoben.
In einem Transistor befindet sich der Halbleiter (oder Kanalbereich) zwischen einem leitfähigen „Source“-Bereich und einem ebenfalls leitfähigen „Drain“-Bereich. Wenn sich der Halbleiter in einem leitenden Zustand befindet, lässt der Halbleiter elektrischen Strom zwischen Source und Drain fließen. Ein „Gate“ ist ein leitfähiges Element, das durch ein „Gate-Dielektrikum“ elektrisch vom Halbleiter getrennt ist, und die Leitfähigkeit des Kanalbereichs des Transistors wird mittels Strom/Spannung am Gate verändert. Jeder Transistor 116, 117, 118, 119 der Leistungsstufe 110 kann ein Feldeffekttransistor vom n-Typ sein. In einigen Ausführungsformen kann der Leistungsverstärker unter Verwendung fortschrittlicher Halbleiter-auf-Isolator-Verarbeitungstechnologieplattformen (z. B. eine vollständig verarmte Halbleiter-auf-Isolator (FDSOI) -Technologieplattform) implementiert werden. Es ist bekannt, dass FDSOI eine planare Prozesstechnologie darstellt, bei der eine ultradünne Isolatorschicht, ein so genanntes vergrabenes Oxid, auf dem Basis-Silizium angebracht wird. Der Transistorkanal wird durch eine sehr dünne, nicht dotierte Siliziumschicht gebildet. Auf die Einzelheiten der FDSOI-Transistoren wird hier nicht eingegangen, damit sich der Leser auf die wesentlichen Aspekte der hier beschriebenen Systeme und Verfahren konzentrieren kann. Alternativ kann der Leistungsverstärker auch in jeder anderen geeigneten Technologieplattform implementiert werden.
In der ersten Gruppe von gestapelten Transistoren weist der erste Transistor 116 ein erstes Gate 126 auf und der zweite Transistor 117 weist ein zweites Gate 127 auf. In der zweiten Gruppe von gestapelten Transistoren weist der dritte Transistor 118 ein drittes Gate 128 auf und der vierte Transistor 119 weist ein viertes Gate 129 auf. Das erste Gate 126 und das dritte Gate 128 erhalten eine erste Gate-Spannung (VGCG1), so dass der erste Transistor 116 und der dritte Transistor 118 eine erste Stufe mit gemeinsamem Gate der Leistungsstufe 110 bilden. In ähnlicher Weise erhalten das zweite Gate 127 und das vierte Gate 129 eine zweite Gate-Spannung (VG_CG2), so dass der zweite Transistor 117 und der vierte Transistor 119 eine ähnliche zweite Stufe mit gemeinsamem Gate der Leistungsstufe 110 bilden.
Eine Induktivität 131 kann zwischen der ersten Stufe mit gemeinsamem Gate und der zweiten Stufe mit gemeinsamem Gate der Leistungsstufe 110 verbunden sein, wobei ein erster Anschluss mit einem ersten Knoten 134 zwischen dem ersten Transistor 116 und dem zweiten Transistor 117 des ersten Satzes gestapelter Transistoren elektrisch verbunden ist und der zweite Anschluss mit einem zweiten Knoten 137 zwischen dem dritten Transistor 118 und dem vierten Transistor 119 des zweiten Satzes gestapelter Transistoren elektrisch verbunden ist. Der erste Knoten 134 kann sich am Drain 143 des ersten Transistors 116 befinden und der zweite Knoten 137 kann am Drain 147 des dritten Transistors 118 angeordnet sein.
Wie bereits erwähnt, kann eine Treiberstufe 107 zwischen die HF-Eingangsstufe 104 und die Leistungsstufe 110 geschaltet sein und kann beispielsweise so konfiguriert sein, dass sie den Stromfluss durch die Leistungsverstärkerschaltung 101 regelt. Eine beispielhafte Treiberstufe 107 kann, wie dargestellt, ein Paar von kapazitiv über Kreuz gekoppelten Transistoren 150 (bezeichnet als fünfter Transistor 153 und sechster Transistor 154) umfassen, die hier manchmal als Eingangstransistoren bezeichnet werden. Der fünfte Transistor 153 ist in Reihe zwischen dem ersten Transistor 116 und Masse geschaltet. Der sechste Transistor 154 ist zwischen dem dritten Transistor 118 und Masse in Reihe geschaltet. Der fünfte Transistor 153 weist ein fünftes Gate 163 auf und der sechste Transistor 154 weist ein sechstes Gate 164 auf. Die Eingangstransistoren 150 sind kapazitiv über Kreuz gekoppelt, so dass das fünfte Gate 163 mit einem Verbindungspunkt 167 zwischen dem dritten Transistor 118 und dem sechsten Transistor 154 elektrisch verbunden ist und das sechste Gate 164 mit einem Verbindungspunkt 170 zwischen dem ersten Transistor 116 und dem fünften Transistor 153 elektrisch verbunden ist. Ein erster Neutralisierungskondensator 173 kann zwischen dem fünften Gate 163 und dem Verbindungspunkt 167 zwischen dem dritten Transistor 118 und dem sechsten Transistor 154 verbunden sein. Ein zweiter Neutralisationskondensator 174 kann zwischen dem sechsten Gate 164 und dem Übergang 170 zwischen dem ersten Transistor 116 und dem fünften Transistor 153 verbunden sein. Der erste und der zweite Neutralisationskondensator 173, 174 werden verwendet, um eine erhöhte Leistungsverstärkung bei der gewünschten Betriebsfrequenz (76GHz - 81 GHz) zu erzeugen. Die Figuren und die obige Beschreibung der Treiberstufe sind nicht als beschränkend anzusehen. In der Technik sind verschiedene unterschiedliche Ausgestaltungen der Treiberstufe bekannt. Diese könnten alternativ in den beschriebenen Leistungsverstärker eingebaut sein, wenn die Leistungsstufe für ein induktives Gain Boosting ausgebildet ist.
Eine beispielhafte HF-Eingangsstufe 104 kann aus einem Eingangstransformator 175 mit einer Primärwicklung 178 und einer Sekundärwicklung 179 gebildet sein. Die Endanschlüsse der Primärwicklung 178 des Eingangstransformators 175 können entsprechend mit einem Hochfrequenzeingang (RF_EIN) und mit Masse verbunden sein. Die Primärwicklung 178 ist mit der Sekundärwicklung 179 des Eingangstransformators 175 gekoppelt. Die Endanschlüsse der Sekundärwicklung 179 können mit der Treiberstufe 107 verbunden sein. In der in den Figuren dargestellten beispielhaften Treiberstufe könnten die Endanschlüsse der Sekundärwicklung 179 beispielsweise mit den Eingangstransistoren 150 (z. B. entsprechend mit dem fünften Transistor 153 und dem sechsten Transistor 154) verbunden sein. Die Figuren und die obige Beschreibung der Eingangsstufe sind nicht als beschränkend anzusehen. In der Technik sind verschiedene unterschiedliche HF-Eingangsstufenkonfigurationen bekannt. Diese könnten alternativ in den beschriebenen Leistungsverstärker eingebaut werden, wenn die Leistungsstufe für ein induktives Gain Boosting ausgebildet ist.
Eine beispielhafte HF-Ausgangsstufe 113 kann einen Ausgangstransformator 182 mit einer Primärwicklung 185 und einer Sekundärwicklung 186 umfassen. Die Endanschlüsse der Primärwicklung 185 des Ausgangstransformators 182 können mit der Leistungsstufe und insbesondere mit den letzten Transistoren der Leistungsstufe 110 (d. h. entsprechend mit dem zweiten Transistor 117 und dem vierten Transistor 119) verbunden werden. Die Primärwicklung 185 ist mit der Sekundärwicklung 186 des Ausgangstransformators 182 gekoppelt und die Sekundärwicklung 186 kann Endanschlüsse aufweisen, die entsprechend mit einem Hochfrequenzausgang (RF_AUS) und mit Masse verbunden sind. Die Figuren und die obige Beschreibung der Eingangsstufe sind nicht als beschränkend anzusehen. In der Technik sind verschiedene unterschiedliche Ausgangsstufenkonfigurationen bekannt. Diese könnten alternativ in den beschriebenen Leistungsverstärker eingebaut werden, wenn die Leistungsstufe für ein induktives Gain Boosting ausgebildet ist.
In dem oben beschriebenen Leistungsverstärker stellt die Treiberstufe 107 (z. B. das Paar kapazitiv über Kreuz gekoppelter Transistoren 150) ein Signal mit einer ausgewählten Frequenz bereit. Das Verhältnis K, d. h. der Kopplungsfaktor, zwischen den Primärwicklungen 178, 185 und den Sekundärwicklungen 179, 186 für den Eingangstransformator 175 und den Ausgangstransformator 182 kann gleich sein und ist abhängig von der spezifischen Konstruktion und Technologie. Eine erste Stromversorgung 189 kann mit dem Mittelabgriff der Sekundärwicklung 179 des Eingangstransformators 175 und eine Gleichstromvorspannung 190 kann mit dem Mittelabgriff der Primärwicklung 185 des Ausgangstransformators 182 verbunden sein. Das HF-Ausgangssignal von der Sekundärseite des Ausgangstransformators 182 kann zum Beispiel in RADAR- oder drahtlosen zellularen Kommunikationsanwendungen oder anderen Anwendungen verwendet werden, die einem Fachmann bekannt sind.
Mit Bezug auf 2 sind die parasitären Kapazitäten, die den ersten Transistor 116 (bezeichnet als NMOS3) beeinflussen, als Ausgangskapazitäten C_gs3, C_gd3, C_ds3 entsprechend zwischen Gate und Source, Gate und Drain und Drain und Source des NMOS3 und als Eingangskapazität C_gs5 des zweiten Transistors 117 (bezeichnet als NMOS5) dargestellt. Die Kondensatoren C_G1 und C_G2 sind entsprechend zwischen den Gates des ersten Transistors 116 und des dritten Transistors 118 und Masse verbunden. Diese Kondensatoren (C_G1 und C_G2) verbessern die Verstärkung und Zuverlässigkeit des Transistorpaares 116, 118. Außerdem verändern die Kondensatoren (C_G1 und C_G2) die mit dem ersten Knoten 134 und dem zweiten Knoten 137 verbundene parasitäre Kapazität.
Mit Bezug auf 3 stellen C1 und C2 die gesamte extrinsische und intrinsische Kapazität entsprechend am ersten Knoten 134 und zweiten Knoten 137 dar. Da jedes Transistorpaar nominell gleich ist (d. h. NMOS1 = NMOS2; NMOS3 = NMOS4; NMOS5 = NMOS6), sind die parasitären Kapazitäten ungefähr gleich (d. h. C1 = C2, was durch eine Kombination von C_gd3, C_gs5, C_ds3, C_ds5, C_G1 bestimmt wird). Die Induktivität 131 bildet einen LC-Schaltkreis und bringt die parasitären Kapazitäten an den ersten und zweiten Knotenpunkten 134, 137 in Resonanz. Der Wert der Induktivität 131 wird so gewählt, dass die Induktivität bei der gewünschten Betriebsfrequenz (f) am ersten und zweiten Knoten 134, 137 differenziell mit den Kondensatoren C1 und C2 in Resonanz tritt und die Impedanz und Leistungsverstärkung gemäß der folgenden Formel erhöht: $f = \frac{1}{(2 \times π \times \sqrt{(L \times C)})} .$
Es wird davon ausgegangen, dass die Leistungsverstärkerschaltung 101 mit einer einzigen Induktivität 131, die differentiell zwischen parallelen Pfaden der Leistungsstufe 110 verbunden ist, eine Betriebsfrequenz im Bereich von 76 GHz bis 81 GHz aufweist.
Für elektronische Anwendungen können halbleitende Substrate, wie z. B. Silizium-Wafer, verwendet werden. Das Substrat ermöglicht eine einfache Handhabung des Mikrobauteils während der vielen Herstellungsschritte. Oft werden viele einzelne Bauelemente gemeinsam auf einem Substrat hergestellt und dann gegen Ende der Herstellung in einzelne Bauelemente zerlegt. Um ein Mikrobauteil herzustellen, werden viele Prozesse nacheinander und viele Male wiederholt durchgeführt. Zu diesen Prozessen gehören in der Regel das Aufbringen einer Schicht, das Strukturieren der Schicht mit den gewünschten Mikromerkmalen und das Entfernen (oder Ätzen) von Teilen der Schicht. Bei der Herstellung von Speicherchips beispielsweise können mehrere Lithografieschritte, Oxidationsschritte, Ätzschritte, Dotierungsschritte und viele weitere Schritte durchgeführt werden. Die Komplexität von Mikroherstellungsprozessen lässt sich durch die Anzahl der Masken beschreiben.
Die oben beschriebenen Verfahren können für die Herstellung von integrierten Schaltkreisen verwendet werden. Die daraus resultierenden integrierten Schaltungschips können vom Hersteller in Form von Rohwafern (d. h. als einzelne Wafer mit mehreren unverpackten Chips), als nackter Chip oder in verpackter Form vertrieben werden. Im letzteren Fall wird der Chip in einem Einzelchip-Gehäuse (z. B. einem Kunststoffträger mit Anschlüssen, die an einer Hauptplatine oder einem anderen übergeordneten Träger befestigt sind) oder in einem Multichip-Gehäuse (z. B. einem Keramikträger mit Oberflächenverbindungen und/oder vergrabenen Verbindungen) montiert. In jedem Fall wird der Chip dann mit anderen Chips, diskreten Schaltungselementen und/oder anderen Signalverarbeitungsgeräten als Teil von entweder (a) einem Zwischenprodukt, wie einer Hauptplatine, oder (b) einem Endprodukt integriert. Bei dem Endprodukt kann es sich um jedes beliebige Produkt handeln, das integrierte Schaltungschips umfasst, angefangen bei Spielzeug und anderen einfachen Anwendungen bis hin zu fortgeschrittenen Computerprodukten mit einem Bildschirm, einer Tastatur oder einem anderen Eingabegerät und einem zentralen Prozessor.
Während in den Zeichnungen nur ein Transistor oder eine begrenzte Anzahl von Transistoren dargestellt ist, versteht der Fachmann, dass viele verschiedene Arten von Transistoren gleichzeitig mit der vorliegenden Ausführungsform gebildet werden können. Die Zeichnungen sollen eine gleichzeitige Bildung mehrerer verschiedener Arten von Transistoren zeigen; die Zeichnungen wurden jedoch vereinfacht, um nur eine begrenzte Anzahl von Transistoren zu zeigen, damit sie übersichtlich sind und der Leser die verschiedenen dargestellten Merkmale leichter erkennen kann. Dies soll diese Erfindung nicht beschränken, da sie, wie jeder Fachmann versteht, auf Strukturen anwendbar ist, die viele der in den Zeichnungen dargestellten Transistortypen enthalten.
Die hier verwendete Terminologie dient lediglich der Beschreibung von bestimmten Vorrichtungen und Verfahren und ist nicht als die Erfindung beschränkend zu verstehen. Die hier verwendeten Singularformen „ein“, „eine“ und „der“, „die“, „das“ schließen auch die Pluralformen ein, sofern aus dem Kontext nicht eindeutig etwas anderes hervorgeht. Die Begriffe „umfasst“, „umfassend“, „beinhaltet“ und „einschließlich“, wenn sie in dieser Beschreibung verwendet werden, spezifizieren die Gegenwart bestimmter Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente und/oder Komponenten, ohne die Gegenwart oder die Hinzufügung eines oder mehrerer anderer Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen davon auszuschließen.
Darüber hinaus sind Begriffe wie „rechts“, „links“, „vertikal“, „horizontal“, „oben“, „unten“, „obere“, „untere“, „darunter“, „unterhalb“, „darunterliegend“, „über“, „überlagernd“, „parallel“, „senkrecht“ usw., die hier verwendet werden, als relative Positionen zu verstehen, wie sie in den Zeichnungen ausgerichtet und dargestellt sind (sofern nicht anders angegeben). Begriffe wie „berührend“, „auf”, „in direktem Kontakt“, „anliegend“, „direkt angrenzend an“ usw. bedeuten, dass mindestens ein Element ein anderes Element physisch berührt (ohne dass andere Elemente die beschriebenen Elemente voneinander trennen).
Die entsprechenden Strukturen, Materialien, Handlungen und Äquivalente aller Mittel oder Schritt-plus-Funktions-Elemente in den nachstehenden Ansprüchen sollen jede Struktur, jedes Material oder jede Handlung zur Ausführung der Funktion in Kombination mit anderen beanspruchten Elementen, wie spezifisch beansprucht, umfassen. Die hierin enthaltenen Beschreibungen der verschiedenen Vorrichtungen und Verfahren dienen der Veranschaulichung, erheben jedoch keinen Anspruch auf Vollständigkeit oder Beschränkung auf die offengelegten Vorrichtungen und Verfahren. Viele Modifikationen und Variationen sind für den Fachmann ersichtlich, ohne dass der Umfang und der Geist der beschriebenen Vorrichtungen und Verfahren beeinträchtigt werden. Die hier verwendete Terminologie wurde gewählt, um die Prinzipien der Vorrichtungen und Methoden, die praktische Anwendung oder die technische Verbesserung gegenüber den auf dem Markt befindlichen Technologien bestmöglich zu erläutern oder um es anderen, die über normale Fachkenntnisse verfügen, zu ermöglichen, die hier beschriebenen Vorrichtungen und Verfahren zu verstehen.
Obwohl hier verschiedene Beispiele beschrieben sind, ist aus der Beschreibung ersichtlich, dass verschiedene Kombinationen von Elementen, Variationen oder Verbesserungen vom Fachmann vorgenommen werden können und in den Anwendungsbereich der Erfindung fallen. Darüber hinaus können viele Modifizierungen vorgenommen werden, um eine bestimmte Situation oder ein bestimmtes Material an die Lehre der beschriebenen Konzepte anzupassen, ohne von deren wesentlichem Umfang abzuweichen. Es ist daher beabsichtigt, die Konzepte nicht auf die besonderen Beispiele zu beschränken, die als die beste Art und Weise für die Ausführung der hierin beschriebenen Vorrichtungen und Verfahren angesehen werden, sondern dass die Vorrichtungen und Verfahren alle Merkmale umfassen, die in den Anwendungsbereich der beigefügten Ansprüche fallen.

Claims

Struktur, umfassend: eine Ausgangsstufe; eine Treiberstufe; und eine Leistungsstufe, die zwischen die Treiberstufe und die Ausgangsstufe geschaltet ist, wobei die Leistungsstufe umfasst: einen ersten Transistor und einen zweiten Transistor, die zwischen der Treiberstufe und der Ausgangsstufe in Reihe geschaltet sind; einen dritten Transistor und einen vierten Transistor, die zwischen der Treiberstufe und der Ausgangsstufe in Reihe geschaltet sind; und eine Induktivität mit einem ersten Anschluss, der mit einem ersten Knoten zwischen dem ersten Transistor und dem zweiten Transistor elektrisch verbunden ist, und einem zweiten Anschluss, der mit einem zweiten Knoten zwischen dem dritten Transistor und dem vierten Transistor elektrisch verbunden ist.
Struktur nach Anspruch 1, wobei der erste Transistor ein erstes Gate aufweist, der zweite Transistor ein zweites Gate aufweist, der dritte Transistor ein drittes Gate aufweist und der vierte Transistor ein viertes Gate aufweist, wobei das erste Gate und das dritte Gate eine erste Gate-Spannung empfangen, so dass der erste Transistor und der dritte Transistor eine erste Stufe mit gemeinsamem Gate der Leistungsstufe umfassen, und wobei das zweite Gate und das vierte Gate eine zweite Gate-Spannung empfangen, so dass der zweite Transistor und der vierte Transistor eine zweite Stufe mit gemeinsamem Gate der Leistungsstufe umfassen.
Struktur nach Anspruch 1, wobei die Treiberstufe umfasst: einen fünften Transistor, der zwischen dem ersten Transistor und Masse in Reihe geschaltet ist, wobei der fünfte Transistor ein fünftes Gate aufweist; und einen sechsten Transistor, der zwischen dem dritten Transistor und Masse in Reihe geschaltet ist, wobei der sechste Transistor ein sechstes Gate aufweist; wobei das fünfte Gate mit einem Verbindungspunkt zwischen dem dritten Transistor und dem sechsten Transistor elektrisch verbunden ist, und wobei das sechste Gate mit einem Verbindungspunkt zwischen dem ersten Transistor und dem fünften Transistor elektrisch verbunden ist.
Struktur nach Anspruch 3, wobei die Treiberstufe ferner umfasst: einen ersten Neutralisierungskondensator, der zwischen dem fünften Gate und dem Verbindungspunkt zwischen dem dritten Transistor und dem sechsten Transistor verbunden ist; und einen zweiten Neutralisationskondensator, der zwischen dem sechsten Gate und dem Verbindungspunkt zwischen dem ersten Transistor und dem fünften Transistor verbunden ist.
Struktur nach Anspruch 3, ferner umfassend eine Eingangsstufe, wobei die Treiberstufe zwischen der Eingangsstufe und der Leistungsstufe verbunden ist.
Struktur nach Anspruch 5, wobei die Eingangsstufe einen Hochfrequenzeingangstransformator umfasst, umfassend: eine Primärwicklung, die zwischen einem Hochfrequenzeingang und Masse verbunden ist; und eine Sekundärwicklung, die zwischen dem fünften Gate und dem sechsten Gate verbunden ist.
Struktur nach Anspruch 1, wobei die Ausgangsstufe einen Hochfrequenzausgangstransformator umfasst, umfassend: eine Primärwicklung, die zwischen dem zweiten Transistor und dem vierten Transistor verbunden ist; und eine Sekundärwicklung, die zwischen einem Hochfrequenzausgang und Masse verbunden ist.
Struktur, umfassend: eine Ausgangsstufe; eine Treiberstufe; und eine Leistungsstufe, die zwischen die Treiberstufe und die Ausgangsstufe geschaltet ist, wobei die Leistungsstufe umfasst: einen ersten Transistor und einen zweiten Transistor, die zwischen der Treiberstufe und der Ausgangsstufe in Reihe geschaltet sind; einen dritten Transistor und einen vierten Transistor, die zwischen der Treiberstufe und der Ausgangsstufe in Reihe geschaltet sind; und eine Induktivität mit einem ersten Anschluss, der mit einem ersten Knoten zwischen dem ersten Transistor und dem zweiten Transistor elektrisch verbunden ist, und einem zweiten Anschluss, der mit einem zweiten Knoten zwischen dem dritten Transistor und dem vierten Transistor elektrisch verbunden ist, wobei der erste Transistor ein erstes Gate aufweist, der zweite Transistor ein zweites Gate aufweist, der dritte Transistor ein drittes Gate aufweist und der vierte Transistor ein viertes Gate aufweist, wobei das erste Gate und das dritte Gate eine erste Gate-Spannung empfangen, so dass der erste Transistor und der zweite Transistor eine erste Stufe mit gemeinsamem Gate der Leistungsstufe umfassen, wobei das zweite Gate und das vierte Gate eine zweite Gate-Spannung empfangen, so dass der zweite Transistor und der vierte Transistor eine zweite Stufe mit gemeinsamem Gate der Leistungsstufe bilden, und wobei die Induktivität so ausgebildet ist, dass sie eine Impedanzanpassung zwischen der ersten Stufe mit gemeinsamem Gate und der zweiten Stufe mit gemeinsamem Gate bereitstellt.
Struktur nach Anspruch 8, wobei der erste Transistor, der zweite Transistor, der dritte Transistor und der vierte Transistor Feldeffekttransistoren vom n-Typ umfassen.
Struktur nach Anspruch 8, wobei die Treiberstufe umfasst: einen fünften Transistor, der zwischen dem ersten Transistor und Masse in Reihe geschaltet ist, wobei der fünfte Transistor ein fünftes Gate aufweist; und einen sechsten Transistor, der zwischen dem dritten Transistor und Masse in Reihe geschaltet ist, wobei der sechste Transistor ein sechstes Gate aufweist, wobei das fünfte Gate mit einem Verbindungspunkt zwischen dem dritten Transistor und dem sechsten Transistor elektrisch verbunden ist, und wobei das sechste Gate mit einem Verbindungspunkt zwischen dem ersten Transistor und dem fünften Transistor elektrisch verbunden ist.
Struktur nach Anspruch 10, wobei die Treiberstufe ferner umfasst: einen ersten Neutralisierungskondensator, der zwischen dem fünften Gate und dem Verbindungspunkt zwischen dem dritten Transistor und dem sechsten Transistor verbunden ist; und einen zweiten Neutralisationskondensator, der zwischen dem sechsten Gate und dem Verbindungspunkt zwischen dem ersten Transistor und dem fünften Transistor verbunden ist.
Struktur nach Anspruch 10, ferner umfassend eine Eingangsstufe, wobei die Treiberstufe zwischen der Eingangsstufe und der Leistungsstufe verbunden ist.
Struktur nach Anspruch 12, wobei die Eingangsstufe einen Hochfrequenz-Eingangstransformator umfasst, umfassend eine Primärwicklung, die zwischen einem Hochfrequenzeingang und Masse verbunden ist; und eine Sekundärwicklung, die zwischen dem fünften Gate und dem sechsten Gate verbunden ist.
Struktur nach Anspruch 8, wobei die Ausgangsstufe einen Hochfrequenzausgangstransformator umfasst, umfassend: eine Primärwicklung, die zwischen dem zweiten Transistor und dem vierten Transistor verbunden ist; und eine Sekundärwicklung, die zwischen einem Hochfrequenzausgang und Masse verbunden ist.
Struktur, umfassend: eine Ausgangsstufe; eine Treiberstufe; und eine Leistungsstufe, die zwischen die Treiberstufe und die Ausgangsstufe geschaltet ist, wobei die Leistungsstufe umfasst: einen ersten Transistor und einen zweiten Transistor, die zwischen der Treiberstufe und der Ausgangsstufe in Reihe geschaltet sind; einen dritten Transistor und einen vierten Transistor, die zwischen der Treiberstufe und der Ausgangsstufe in Reihe geschaltet sind; und eine Induktivität mit einem ersten Anschluss, der mit einem ersten Knoten zwischen dem ersten Transistor und dem zweiten Transistor elektrisch verbunden ist, und einem zweiten Anschluss, der mit einem zweiten Knoten zwischen dem dritten Transistor und dem vierten Transistor elektrisch verbunden ist, wobei der erste Transistor, der zweite Transistor, der dritte Transistor und der vierte Transistor Feldeffekttransistoren vom n-Typ umfassen, wobei der erste Transistor ein erstes Gate aufweist, der zweite Transistor ein zweites Gate aufweist, der dritte Transistor ein drittes Gate aufweist und der vierte Transistor ein viertes Gate aufweist, wobei das erste Gate und das dritte Gate eine erste Gate-Spannung empfangen, so dass der erste Transistor und der zweite Transistor eine erste Stufe mit gemeinsamem Gate der Leistungsstufe bilden, wobei das zweite Gate und das vierte Gate eine zweite Gate-Spannung empfangen, so dass der zweite Transistor und der vierte Transistor eine zweite Stufe mit gemeinsamem Gate der Leistungsstufe bilden, und wobei die Induktivität ausgebildet ist, um eine Impedanzanpassung zwischen der ersten Stufe mit gemeinsamem Gate und der zweiten Stufe mit gemeinsamem Gate bereitstellt.
Struktur nach Anspruch 15, wobei die Treiberstufe umfasst: einen fünften Transistor, der zwischen dem ersten Transistor und Masse in Reihe geschaltet ist, wobei der fünfte Transistor ein fünftes Gate aufweist; und einen sechsten Transistor, der zwischen dem dritten Transistor und Masse in Reihe geschaltet ist, wobei der sechste Transistor ein sechstes Gate aufweist, wobei das fünfte Gate mit einem Verbindungspunkt zwischen dem dritten Transistor und dem sechsten Transistor elektrisch verbunden ist, und wobei das sechste Gate elektrisch mit einem Verbindungspunkt zwischen dem ersten Transistor und dem fünften Transistor verbunden ist.
Struktur nach Anspruch 16, wobei die Treiberstufe ferner umfasst: einen ersten Neutralisierungskondensator, der zwischen dem fünften Gate und dem Verbindungspunkt zwischen dem dritten Transistor und dem sechsten Transistor verbunden ist; und einen zweiten Neutralisationskondensator, der zwischen dem sechsten Gate und dem Verbindungspunkt zwischen dem ersten Transistor und dem fünften Transistor verbunden ist.
Struktur nach Anspruch 16, ferner umfassend eine Eingangsstufe, wobei die Treiberstufe zwischen der Eingangsstufe und der Leistungsstufe verbunden ist.
Struktur nach Anspruch 18, wobei die Eingangsstufe einen Hochfrequenzeingangstransformator umfasst, umfassend: eine Primärwicklung, die zwischen einem Hochfrequenzeingang und Masse verbunden ist; und eine Sekundärwicklung, die zwischen dem fünften Gate und dem sechsten Gate verbunden ist.
Struktur nach Anspruch 15, wobei die Ausgangsstufe einen Hochfrequenzausgangstransformator umfasst, umfassend: eine Primärwicklung, die zwischen dem zweiten Transistor und dem vierten Transistor verbunden ist; und eine Sekundärwicklung, die zwischen einem Hochfrequenzausgang und Masse verbunden ist.