DE102022109713A1 - Reiheninduktoren - Google Patents

Reiheninduktoren Download PDF

Info

Publication number
DE102022109713A1
DE102022109713A1 DE102022109713.7A DE102022109713A DE102022109713A1 DE 102022109713 A1 DE102022109713 A1 DE 102022109713A1 DE 102022109713 A DE102022109713 A DE 102022109713A DE 102022109713 A1 DE102022109713 A1 DE 102022109713A1
Authority
DE
Germany
Prior art keywords
wiring
level
wiring structure
pattern
wiring level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022109713.7A
Other languages
English (en)
Inventor
Venkata Narayana Rao Vanukuru, Jr.
Zhong-Xiang He
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102022109713A1 publication Critical patent/DE102022109713A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • H01F41/042Printed circuit coils by thin film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/02Fixed inductances of the signal type  without magnetic core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0073Printed inductances with a special conductive pattern, e.g. flat spiral
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0086Printed inductances on semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die vorliegende Offenbarung bezieht sich auf Halbleiterstrukturen, und insbesondere auf Reiheninduktoren und Herstellungsverfahren. Eine Struktur umfasst eine Vielzahl von Verdrahtungsniveaus, von denen jedes eine Verdrahtungsstruktur umfasst, die miteinander in Reihe verbunden sind. Ein zweites Verdrahtungsniveau ist über einem ersten Verdrahtungsniveau der Vielzahl von Verdrahtungsniveaus angeordnet. Eine Verdrahtungsstruktur auf dem zweiten Verdrahtungsniveau ist wenigstens teilweise außerhalb von Grenzen der Verdrahtungsstruktur des ersten Verdrahtungsniveaus.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Offenbarung bezieht sich auf Halbleiterstrukturen und insbesondere auf Reiheninduktoren und Herstellungsverfahren.
  • HINTERGRUND
  • Ein Induktor ist eine passive elektrische Komponente mit zwei Anschlüssen, die Energie in einem Magnetfeld speichert, wenn elektrischer Strom durch ihre Spulen fließt. On-Chip-Induktoren sind passive Komponenten in integrierten Radiofrequenz (RF)/Millimeterwellen-Schaltkreisen. Die On-Chip-Induktoren können Impedanz-Fehlanpassungen beseitigen, Reflexionen und Verluste minimieren, erforderliche Resonanzfrequenzen sichern und Wechselströme wie etwa Hochfrequenzvergleiche in Energieversorgungsleitungen unterbrechen. Darüber hinaus können Induktoren in RF-Anwendungen Proximity-Effekte und parasitäre Kapazität reduzieren.
  • Strukturelle Parameter wie etwa die äußere Abmessung, Anzahl von Windungen, Abstand zwischen den Leitungsmittelpunkten (oder Pitch) und Substrateigenschaft sind alles wichtige Faktoren für das Bestimmen der Leistung von On-Chip-Induktoren. Traditionelle Induktoren vom planaren Typ entsprechen jedoch nicht den aktuellen Anforderungen von Halbleitervorrichtungen, da sie typischerweise eine große Chipfläche beanspruchen. Darüber hinaus steigt die Strombelastbarkeit des Induktors mit Breite und Dicke der Induktorleitungssegmente; der Q-Faktor nimmt jedoch aufgrund des verstärkten Proximity-Effekts mit Breite und Dicke ab. Aus diesem und anderen Gründen ist es schwierig, Hoch-Induktivitätswert-Induktoren mit hohem Q-Faktor auf Siliziumwafern zu fertigen.
  • Fachleute wissen, dass Induktoren mit hohem Q-faktor in vielen elektronischen Vorrichtungen verwendet werden, wie etwa in TV-Tunern, RF-Drosseln, rauscharmen Verstärkern, spannungsgesteuerten Oszillatoren und Leistungsverstärkern etc. Der Qualitätsfaktor Q ist eine wichtige Kennzahl, da er beschreibt, wie gut ein Induktor als ein Energiespeicherelement arbeiten kann. Im Idealfall ist Induktivität ein reines Energiespeicherelement (Q nähert sich der Unendlichkeit), während in der Realität Spulenwiderstand und parasitäre Kapazität Q verringern. Dies liegt daran, dass der Spulenwiderstand gespeicherte Energie verbraucht und die parasitäre Kapazität eine Induktivität verringert (bei hohen Frequenzen kann der Induktor sogar kapazitiv werden).
  • KURZER ABRISS
  • In einem Aspekt der Offenbarung umfasst eine Struktur eine Vielzahl von Verdrahtungsniveaus, von denen jedes eine Verdrahtungsstruktur umfasst, die miteinander in Reihe verbunden sind, wobei ein zweites Verdrahtungsniveau über einem ersten Verdrahtungsniveau der Vielzahl von Verdrahtungsniveaus angeordnet ist und eine Verdrahtungsstruktur auf dem zweiten Verdrahtungsniveau wenigstens teilweise außerhalb von Grenzen der Verdrahtungsstruktur des ersten Verdrahtungsniveaus ist.
  • In einem Aspekt der Offenbarung umfasst eine Struktur: eine erste Verdrahtungsstruktur, die sich auf einem ersten Verdrahtungsniveau befindet; eine zweite Verdrahtungsstruktur, die sich auf einem zweiten Verdrahtungsniveau befindet und in Reihe mit der ersten Verdrahtungsstruktur verbunden ist; und eine dritte Verdrahtungsstruktur, die sich auf einem dritten Verdrahtungsniveau befindet und in Reihe mit der zweiten Verdrahtungsstruktur verbunden ist, wobei: die erste Verdrahtungsstruktur, die zweite Verdrahtungsstruktur und die dritte Verdrahtungsstruktur ein spiralförmiger Induktor sind, der das erste Verdrahtungsniveau, das zweite Verdrahtungsniveau und das dritte Verdrahtungsniveau überspannt, und sich die zweite Verdrahtungsstruktur wenigstens teilweise außerhalb einer Grenze der ersten Verdrahtungsstruktur befindet und sich die dritte Verdrahtungsstruktur wenigstens teilweise außerhalb einer Grenze der zweiten Verdrahtungsstruktur befindet.
  • In einem Aspekt der Offenbarung umfasst ein Verfahren: Bilden einer ersten Verdrahtungsstruktur, die sich auf einem ersten Verdrahtungsniveau befindet; Bilden einer zweiten Verdrahtungsstruktur, die sich auf einem zweiten Verdrahtungsniveau befindet und in Reihe mit der ersten Verdrahtungsstruktur verbunden ist; und Bilden einer dritten Verdrahtungsstruktur, die sich auf einem dritten Verdrahtungsniveau befindet und in Reihe mit der zweiten Verdrahtungsstruktur verbunden ist, wobei: die erste Verdrahtungsstruktur, die zweite Verdrahtungsstruktur und die dritte Verdrahtungsstruktur als ein spiralförmiger Induktor gebildet sind, der das erste Verdrahtungsniveau, das zweite Verdrahtungsniveau und das dritte Verdrahtungsniveau überspannt, und die zweite Verdrahtungsstruktur wenigstens teilweise außerhalb einer Grenze der ersten Verdrahtungsstruktur befindlich gebildet ist, und die dritte Verdrahtungsstruktur wenigstens teilweise außerhalb einer Grenze der zweiten Verdrahtungsstruktur befindlich gebildet ist.
  • Figurenliste
  • Die vorliegende Offenbarung wird in der folgenden detaillierten Beschreibung unter Bezugnahme auf die genannte Vielzahl von Zeichnungen anhand nicht beschränkender Beispiele exemplarischer Ausführungsformen der vorliegenden Offenbarung beschrieben.
    • 1 zeigt einen Reiheninduktor mit mehreren Verdrahtungsniveaus gemäß Aspekten der vorliegenden Offenbarung.
    • 2 zeigt eine Querschnittansicht von Metallverdrahtungsstrukturen von jedem der Verdrahtungsniveaus gemäß Aspekten der vorliegenden Offenbarung.
    • 3 zeigt eine Querschnittansicht von lateral getrennten Metallverdrahtungsstrukturen auf jedem der Verdrahtungsniveaus gemäß Aspekten der vorliegenden Offenbarung.
    • 4 zeigt eine Querschnittansicht der Metallverdrahtungsstrukturen mit einem verjüngten Durchkontaktierungs-Interconnect gemäß zusätzlichen Aspekten der vorliegenden Offenbarung.
    • 5 zeigt eine Querschnittansicht eines Induktors mit zwei Verdrahtungsniveaus gemäß zusätzlichen Aspekten der vorliegenden Offenbarung.
    • 6 zeigt eine Querschnittansicht einer unteren Metallverdrahtungsstruktur des Induktors, die mit einer Verdrahtungsstruktur verbunden ist, gemäß Aspekten der vorliegenden Offenbarung.
    • 7A und 7B zeigen verschiedene Leistungsgraphen von bekannten Induktoren gegenüber dem hierin beschriebenen Reiheninduktor.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung bezieht sich auf Halbleiterstrukturen und insbesondere auf Reiheninduktoren und Herstellungsverfahren. Insbesondere bezieht sich die vorliegende Offenbarung auf Reiheninduktoren (oder -transformatoren) mit hohem Induktivitätswert und hohem Q und auf ein Verfahren zum Herstellen derselben unter Verwendung mehrerer Metallleitungen und Durchkontaktierungsniveaus, z.B. dreifach dicker Metallschichten. Vorteilhafterweise ermöglicht die vorliegende Offenbarung On-Chip-Induktoren mit hohem Q- und hohem Induktivitätswert.
  • Bei Ausführungsformen verwendet der On-Chip-Induktor drei Verdrahtungsniveaus aus dicken Metallverdrahtungsstrukturen, die in Reihe verbunden sind, was die Induktivitätsdichte erheblich erhöht und Chipgröße und Produktionskosten reduziert. Die Verdrahtungsniveaus umfassen einen Stapel von drei Metallschichten oder Verdrahtungsstrukturen, die elektrisch miteinander in Reihe gekoppelt sind. Zum Beispiel umfasst bei Ausführungsformen eine mehrlagige passive Back-End-of the Line (BEOL)-Vorrichtung (z.B. Induktor und/oder Transformator) eine Verdrahtung (z.B. eine Metallverdrahtungsstruktur) des zweiten Metallniveaus, ohne Einschränkung, innerhalb der Grenze (d.h. Breite der Verdrahtungsstruktur) des ersten Verdrahtungsniveaus zu bleiben. Insbesondere können die Verdrahtungsniveaus in einer spiralförmigen Konfiguration unterschiedlicher Formen vorliegen, z.B. rund, achteckig, quadratisch etc., wobei sich jedes geringfügig oder teilweise miteinander überlappt, wobei z.B. eine Überlappungsfläche weniger als 5% der Ringfläche beträgt. Dies steht im Vergleich zu bekannten spiralförmigen Induktoren, die zwei Schichten umfassen, die durch ein Interconnect miteinander gekoppelt sind und die sich in vollständiger Ausrichtung zueinander und direkt übereinander befinden. Ein Durchkontaktierungsniveau kann auch verwendet werden, um einen Teil der Gesamtspirale zu konstruieren, indem ein unabhängiger Strom zwischen Verdrahtungsniveaus, z.B. zwischen dem zweiten und dritten dicken Metallmaterial, geführt wird.
  • Die Reiheninduktoren der vorliegenden Offenbarung können auf mehrere Arten unter Verwendung mehrerer unterschiedlicher Werkzeuge hergestellt werden. Im Allgemeinen werden jedoch die Methodologien und Werkzeuge zum Bilden von Strukturen mit Dimensionen im Mikrometer- und Nanometermaßstab verwendet. Die Methodologien, d.h. Technologien, die eingesetzt werden, um die Reiheninduktoren der vorliegenden Offenbarung herzustellen, wurden aus der Technologie eines integrierten Schaltkreises (integrated circuit; IC) übernommen. Beispielsweise werden die Strukturen auf Wafer gebaut und in Materialfilmen realisiert, die durch fotolithografische Prozesse auf die Oberseite eines Wafers strukturiert werden. Insbesondere verwendet die Fertigung der Reiheninduktoren drei grundlegende Bausteine: (i) Abscheidung von dünnen Materialfilmen auf einem Substrat, (ii) Aufbringen einer strukturierten Maske auf die Oberseite der Filme durch fotolithografische Bildgebung, und (iii) Ätzen des Films selektiv bezüglich der Maske.
  • 1 zeigt einen Reiheninduktor gemäß Aspekten der vorliegenden Offenbarung. Insbesondere umfasst der Reiheninduktor 10 drei Verdrahtungsniveaus 12, 14, 16, von denen jedes eine Metallverdrahtungsstruktur in einer spiralförmigen Konfiguration umfasst, die sich innerhalb der verschiedenen Verdrahtungsniveaus erstreckt. Bei Ausführungsformen können sich die Metallverdrahtungsstrukturen teilweise mit Metallverdrahtungsstrukturen in einem anderen Verdrahtungsniveau überlappen. Beispielsweise überlappt sich die Metallverdrahtungsstruktur im Verdrahtungsniveau 12 teilweise mit der Metallverdrahtungsstruktur von Verdrahtungsniveau 14, die sich wiederum teilweise mit der Metallverdrahtungsstruktur von Verdrahtungsniveau 16 überlappt. Als ein Beispiel überlappen sich die Metallverdrahtungsstrukturen der Verdrahtungsniveaus 12, 14, 16 teilweise miteinander um etwa 5 % oder weniger. Bei Ausführungsformen können die Metallverdrahtungsstrukturen der Verdrahtungsniveaus 12, 14, 16 auch lateral getrennt sein. Mit anderen Worten, die Verdrahtungsstruktur auf einem folgenden Verdrahtungsniveau ist nicht durch die Breite einer Verdrahtungsstruktur in dem niedrigeren Verdrahtungsniveau darin begrenzt oder eingeengt.
  • Noch unter Bezugnahme auf 1 kann die Metallverdrahtungsstruktur des mittleren Verdrahtungsniveaus, z.B. Verdrahtungsniveau 14, ein Verdrahtungskanal des Induktors auf einem Durchkontaktierungsniveau sein. Die Metallverdrahtungsstruktur des mittleren Verdrahtungsniveaus, z.B. Verdrahtungsniveau 14, kann eine Verbindung zwischen den Metallverdrahtungsstrukturen des unteren Verdrahtungsniveaus 12 und des oberen Verdrahtungsniveaus 16 sein, um einen vertikalen Strom zu unterstützen. Darüber hinaus unterstützt die Metallverdrahtungsstruktur von Verdrahtungsniveau 14, die als ein Verdrahtungskanal verwendet wird, auch einen unabhängigen lateralen Strom. Zum Beispiel kann die Metallverdrahtungsstruktur des mittleren Verdrahtungsniveaus, z.B. Verdrahtungsniveau 14, unabhängig von der Metallverdrahtungsstruktur des ersten Verdrahtungsniveaus 12 verdrahtet werden und wäre nicht auf irgendeine andere Verdrahtungsstruktur auf irgendeinem der anderen Niveaus des Induktors eingeschränkt oder durch sie begrenzt. Auch kann bei Ausführungsformen die Metallverdrahtungsstruktur des Verdrahtungsniveaus 14 genauso lang sein wie die Verdrahtungsstrukturen der Verdrahtungsniveaus 12 und 16.
  • Die Metallverdrahtungsstrukturen der Verdrahtungsniveaus 12, 14, 16 können in einer spiralförmigen Konfiguration vorliegen, wie etwa z.B. rund, achteckig, quadratisch etc., wobei sich jeder Ring geringfügig oder teilweise mit dem Ring darunter überlappt, wobei z.B. eine Überlappungsfläche weniger als 5% der Ringfläche beträgt. Mit anderen Worten sind die Metallverdrahtungsstrukturen der drei Verdrahtungsniveaus 12, 14, 16 nicht direkt mit der vorhergehenden Verdrahtungsschicht ausgerichtet, durch sie eingeengt oder von ihr begrenzt. Auch bilden, wie in jeder der Ausführungsformen, die Metallverdrahtungsstrukturen der Verdrahtungsniveaus 12, 14, 16, , einen Induktor, der in Reihe miteinander verbunden ist und bei dem jede Verdrahtungsstruktur einen unabhängigen Strom führt. Auf diese Weise werden die Metallverdrahtungsstrukturen der Verdrahtungsniveaus 12, 14, 16 extrem kompakt (was für RF-Integrationsschemata wichtig ist), während sie auch einen hohen Q-Faktor für die gleiche Induktivitätsdichte bereitstellen. Außerdem können die Windungen auch mehrere verjüngte Windungen als Schichtwiderstand (z.B. Schicht rho) umfassen.
  • Es sollte erkannt werden, dass, obwohl zwei Spiralen auf jedem Verdrahtungsniveau 12, 14, 16 gezeigt werden, irgendeine Anzahl von Spiralen hierin in Betracht gezogen wird. Auch sollte ebenfalls erkannt werden, dass, obwohl drei Verdrahtungsniveaus 12, 14, 16 gezeigt sind, hierin irgendeine Anzahl von Verdrahtungsniveaus in Betracht gezogen wird, wie etwa zwei oder mehr, abhängig von den gewünschten Leistungseigenschaften.
  • Noch bezugnehmend auf 1, können die Metallverdrahtungsstrukturen der Verdrahtungsniveaus 12, 14, 16 aus irgendeinem leitenden Material sein, wie etwa z.B. Kupfer, Silber, Gold oder anderen Materialien mit niedrigem Widerstand oder Kombinationen davon. Zum Beispiel können die Metallverdrahtungsstrukturen der Verdrahtungsniveaus 12, 14 aus Kupfer sein, während die Metallverdrahtungsstruktur des Verdrahtungsniveaus 16 aus Aluminium sein kann. In diesem Szenario kann, wie mit Bezug auf 4 beschrieben, ein Durchkontaktierungs-Interconnect verwendet werden, um die Metallverdrahtungsstruktur des Verdrahtungsniveaus 16 mit der Metallverdrahtungsstruktur des Verdrahtungsniveaus 14 zu verbinden. Bei Ausführungsformen können die Metallverdrahtungsstrukturen von jedem der Verdrahtungsniveaus 12, 14, 16 eine Dicke von etwa 2 µm bis 5 µm und eine Breite von etwa 2 µm bis 5 µm aufweisen; obwohl auch andere Dimensionen abhängig von den gewünschten Leistungsparametern hierin in Betracht gezogen werden.
  • 2 zeigt eine Querschnittsansicht der Metallverdrahtungsstrukturen von jedem der Verdrahtungsniveaus 12, 14, 16. Zum Beispiel, wie in 2 gezeigt, überlappen sich die Metallverdrahtungsstrukturen von jedem der Metallverdrahtungsniveaus 12, 14, 16 teilweise miteinander. In diesem Szenario können die Metallverdrahtungsstrukturen von jedem der Verdrahtungsniveaus 12, 14, 16 ohne irgendwelche Durchkontaktierungs-Interconnects gefertigt werden. Alternativ können Durchkontaktierungs-Interconnects verwendet werden, um die verschiedenen Metallverdrahtungsstrukturen von jedem der Verdrahtungsniveaus zu verbinden, wobei es sich versteht, dass die Metallverdrahtungsstrukturen nicht direkt mit irgendwelchen der anderen Metallverdrahtungsstrukturen ausgerichtet oder von diesen begrenzt werden.
  • 3 zeigt eine Querschnittsansicht der Metallverdrahtungsstrukturen von jedem der Verdrahtungsniveaus 12, 14, 16 gemäß zusätzlichen Aspekten der vorliegenden Offenbarung. In 3 können die Metallverdrahtungsstrukturen von jedem der Verdrahtungsniveaus 12, 14, 16 in einem Bereich von etwa 1 µm bis etwa 5 µm voneinander beabstandet, z.B. lateral voneinander getrennt sein. Es sollte erkannt werden, dass eine minimale Staffelung (z.B. Trennung) zu einer hohen Induktivitätsdichte (hohe magnetische und elektrische Kopplung zwischen den Spiralen) führt, während eine erhöhte Staffelung in einer hohen Eigenresonanzfrequenz (geringere magnetische und elektrische Kopplung zwischen den Spiralen) resultieren wird. In dieser Konfiguration können Durchkontaktierungs-Interconnects verwendet werden, um die verschiedenen Metallverdrahtungsstrukturen von jedem der Verdrahtungsniveaus zu verbinden.
  • 4 zeigt eine Querschnittsansicht der Metallverdrahtungsstrukturen mit einem verjüngten Durchkontaktierungs-Interconnect gemäß weiteren Aspekten der vorliegenden Offenbarung. In 4 kann die Metallverdrahtungsstruktur von Verdrahtungsniveau 16 aus einem anderen Material zusammengesetzt sein als die Metallverdrahtungsstrukturen von Verdrahtungsniveaus 12, 14. Beispielsweise kann die Metallverdrahtungsstruktur von Verdrahtungsniveau 16 Aluminium sein, während die Metallverdrahtungsstrukturen der Verdrahtungsniveaus 12, 14 Kupfer sein können. In dieser Konfiguration kann eine verjüngte Durchkontaktierung 18 verwendet werden, um die Metallverdrahtungsstruktur von Verdrahtungsniveau 16 mit der Metallverdrahtungsstruktur von Verdrahtungsschicht 14 zu verbinden. Wie jedoch zu sehen ist, kann sich die Metallverdrahtungsstruktur von Verdrahtungsniveau 16 noch teilweise mit der Metallverdrahtungsstruktur des Verdrahtungsniveaus 14 überlappen.
  • 5 zeigt eine Querschnittsansicht der Metallverdrahtungsstrukturen gemäß zusätzlichen Aspekten der vorliegenden Offenbarung. Bei dieser Ausführungsform umfasst der Induktor Metallverdrahtungsstrukturen auf zwei Verdrahtungsniveaus 12, 14. Wie in den anderen hierin beschriebenen Ausführungsformen überlappen sich die Metallverdrahtungsstrukturen auf den beiden Verdrahtungsniveaus 12, 14 teilweise miteinander.
  • 6 zeigt eine Querschnittsansicht einer unteren Metallverdrahtungsstruktur des Induktors, die mit einer Verdrahtungsstruktur verbunden ist. Insbesondere kann in 6 die untere Metallverdrahtungsstruktur, z.B. Verdrahtungsniveau 12, mit einer Verdrahtungsstruktur 20 durch eine Interconnect-Struktur 22 verbunden sein. Es sollte erkannt werden, dass, obwohl 6 die Struktur von 4 zeigt, die mit der Verdrahtungsstruktur 20 verbunden ist, irgendeine der in den 1-5 gezeigten Strukturen die untere Metallverdrahtungsstruktur des Verdrahtungsniveaus 12 umfassen kann, die mit einer Verdrahtungsstruktur 20 durch die Interconnect-Struktur 22 verbunden ist.
  • Bei Ausführungsformen kann jede der Metallverdrahtungsstrukturen der Verdrahtungsniveaus 12, 14, 16, der Durchkontaktierungs-Interconnects 18, 22 und der Verdrahtungsstruktur 20 durch herkömmliche Lithographie-, Ätz- und Abscheidungsverfahren gebildet werden, die dem Fachmann bekannt sind. Beispielsweise wird ein über Isolatormaterial gebildetes Resist einer Energie (Licht) ausgesetzt, um eine Struktur (Öffnung) zu bilden. Durch die Öffnungen des Resists wird ein Ätzprozess mit einer selektiven Chemie, z.B. reaktives lonenätzen (reactive ion etching; RIE) verwendet, um einen oder mehr Gräben in dem Isolatormaterial zu bilden. Das Resist kann dann durch einen konventionellen Sauerstoffveraschungsprozess oder andere bekannte Strippmittel entfernt werden. Folgend auf die Resistentfernung kann das Metallmaterial durch irgendwelche konventionellen Abscheidungsprozesse, z.B. chemische Dampfabscheidungs (chemical vapor deposition; CVD)-Prozesse abgeschieden werden. Jegliches restliche Material auf der Oberfläche des Isolatormaterials kann durch konventionelle chemisch-mechanische Polier (chemical mechanical polishing; CMP)-Prozesse entfernt werden. Dieser Prozess kann für jede(n) der Metallverdrahtungsstrukturen, Interconnects und Durchkontaktierungen zahlreiche Male wiederholt werden.
  • Die 7A und 7B zeigen verschiedene Leistungsgraphen von bekannten Induktoren gegenüber dem hier beschriebenen Reiheninduktor. Insbesondere zeigt 7A einen Graphen von Induktivität gegenüber Frequenz und 7B zeigt einen Graphen von Q-Faktor gegenüber Induktivität. In den 7A und 7B repräsentiert die x-Achse die Frequenz, während die y-Achse in 7A die Induktivität (nH) repräsentiert, und die y-Achse in 7B den Q-Faktor repräsentiert. Sowohl in 7A als auch in 7B repräsentierten die Linien „A“ und „C“ bekannte Induktoren, und die Linie „B“ repräsentiert einen Induktor gemäß der vorliegenden Offenbarung. Die folgende Tabelle zeigt die Eigenschaften von jedem der verschiedenen Induktoren. TABELLE
    Induktor „A“ Induktor „B“ Induktor „C“
    Außendurchmesser 120 µm 120 µm 140 µm
    Induktivität L (nH) 3,2 5,8 5,8
    Q-Spitze 14,1 17,9 12,9
    Frequenz (GHz) 6,1 6,8 3,5
  • Wie in dem Graphen und der obigen Tabelle gezeigt, stellt der Induktor der vorliegenden Offenbarung, wie durch die Linie „B“ repräsentiert, eine signifikante Induktorleistung gegenüber den Induktoren, die durch die Linien „A“ und „C“ repräsentiert sind, bereit. Zum Beispiel hat der Induktor der vorliegenden Offenbarung, wie durch die Linie „B“ repräsentiert, einen kleineren Footprint als der Induktor, der durch die Linie „C“ repräsentiert ist, während er die gleiche Induktivität bereitstellt, aber mit einem höheren Q-Faktor. Darüber hinaus hat der Induktor der vorliegenden Offenbarung, wie in Linie „B“ repräsentiert, den gleichen Footprint wie der Induktor der Linie „A“, während er einen verbesserten Q-Faktor bei einer höheren Induktivität und Frequenz bereitstellt.
  • Die Reiheninduktoren können bei einer System-auf-Chip (system on chip; SoC)-Technologie verwendet werden. Es sollte für die Fachleute klar sein, dass SoC ein integrierter Schaltkreis (auch bekannt als ein „Chip“) ist, der alle Komponenten eines elektronischen Systems auf einem einzelnen Chip oder Substrat integriert. Da die Komponenten auf einem einzelnen Substrat integriert sind, verbrauchen SoCs viel weniger Energie und nehmen viel weniger Raum ein als Multi-Chip-Designs mit äquivalenter Funktionalität. Aus diesem Grund werden SoCs die dominante Kraft in Mobile-Computing (wie etwa in Smartphones)- und Edge-Computing-Märkten. SoC wird auch üblicherweise in eingebetteten Systemen und im Internet of Things verwendet.
  • Das(Die) oben beschriebene(n) Verfahren wird(werden) bei der Fertigung von Chips mit integriertem Schaltkreis verwendet. Die resultierenden Chips mit integriertem Schaltkreis können durch den Fertiger in Roh-Wafer-Form (das heißt, als einzelner Wafer, der mehrere ungehäuste Chips aufweist), als nackter Chip (bare die), oder in einer gehäusten Form vertrieben werden. Im letzteren Fall ist der Chip in einer Einzelchipbaugruppe (wie etwa ein Kunststoffträger, mit Leitern, die an einem Motherboard oder einem anderen Träger eines höheren Levels befestigt werden) oder in einer Multichip-Baugruppe montiert (wie etwa ein keramischer Träger, der entweder Oberflächenzwischenverbindungen oder vergrabene Zwischenverbindungen oder beides aufweist). In jedem Fall ist der Chip dann mit anderen Chips, diskreten Schaltelementen und/oder anderen Signalverarbeitungsvorrichtungen als Teil von entweder (a) einem Zwischenprodukt, wie einem Motherboard, oder (b) einem Endprodukt integriert. Das Endprodukt kann irgendein Produkt sein, das Chips mit integriertem Schaltkreis umfasst, und von Spielzeugen und anderen Low-End-Anwendungen bis zu fortgeschrittenen Computerprodukten reicht, die ein Display, ein Keyboard oder eine andere Eingabevorrichtung, und einen zentralen Prozessor aufweisen.
  • Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Erfindung wurden zum Zwecke der Veranschaulichung präsentiert, sollen aber nicht erschöpfend oder auf die offenbarten Ausführungsformen beschränkt sein. Viele Modifikationen und Variationen sind für die gewöhnlichen Fachleute offensichtlich, ohne vom Umfang und der Idee der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde gewählt, um die Prinzipien der Ausführungsformen, die praktische Anwendung oder technische Verbesserung gegenüber auf dem Markt erhältlichen Technologien am besten zu erklären, oder es anderen gewöhnlichen Fachleuten zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen.

Claims (20)

  1. Struktur, umfassend eine Vielzahl von Verdrahtungsniveaus, von denen jedes eine Verdrahtungsstruktur umfasst, die miteinander in Reihe verbunden sind, wobei ein zweites Verdrahtungsniveau über einem ersten Verdrahtungsniveau der Vielzahl von Verdrahtungsniveaus angeordnet ist, und eine Verdrahtungsstruktur auf dem zweiten Verdrahtungsniveau wenigstens teilweise außerhalb von Grenzen der Verdrahtungsstruktur des ersten Verdrahtungsniveaus ist.
  2. Struktur nach Anspruch 1, wobei die Verdrahtungsstruktur des ersten Verdrahtungsniveaus und die Verdrahtungsstruktur des zweiten Verdrahtungsniveaus einen spiralförmigen Induktor bilden, wobei die Verdrahtungsstruktur des zweiten Verdrahtungsniveaus einen lateralen Verdrahtungskanal des Induktors umfasst.
  3. Struktur nach Anspruch 2, wobei der spiralförmige Induktor eine Ringform umfasst.
  4. Struktur nach einem der Ansprüche 1 bis 3, wobei sich die Verdrahtungsstruktur des zweiten Verdrahtungsniveaus teilweise mit der Verdrahtungsstruktur auf dem ersten Verdrahtungsniveau unter dem zweiten Verdrahtungsniveau überlappt.
  5. Struktur nach Anspruch 4, wobei die teilweise Überlappung etwa 5% oder weniger einer Ringfläche der Verdrahtungsstruktur des ersten Verdrahtungsniveaus und der Verdrahtungsstruktur des zweiten Verdrahtungsniveaus umfasst.
  6. Struktur nach Anspruch 1, wobei sich die Verdrahtungsstruktur des zweiten Verdrahtungsniveaus vollständig außerhalb der Grenzen der Verdrahtungsstruktur auf dem ersten Verdrahtungsniveau befindet.
  7. Struktur nach einem der Ansprüche 1 bis 6, wobei die Verdrahtungsstruktur des zweiten Verdrahtungsniveaus einen Teil eines spiralförmigen Induktors mit der Verdrahtungsstruktur des ersten Verdrahtungsniveaus umfasst, wobei die Verdrahtungsstrukturen des ersten Verdrahtungsniveaus und des zweiten Verdrahtungsniveaus unabhängig lateralen Strom in dem Induktor führen.
  8. Struktur nach einem der Ansprüche 1 bis 7, wobei das zweite Verdrahtungsniveau eine Durchkontaktierung über dem ersten Verdrahtungsniveau der Vielzahl von Verdrahtungsniveaus umfasst.
  9. Struktur nach einem der Ansprüche 1 bis 8, wobei die Vielzahl von Verdrahtungsniveaus drei Verdrahtungsniveaus umfasst, von denen jedes Verdrahtungsstrukturen eines spiralförmigen Induktors umfasst, wobei sich das zweite Verdrahtungsniveau unter einem dritten Verdrahtungsniveau befindet, und sich eine Verdrahtungsstruktur des dritten Verdrahtungsniveaus wenigstens teilweise außerhalb von Grenzen der Verdrahtungsstruktur des zweiten Verdrahtungsniveaus befindet.
  10. Struktur nach Anspruch 9, wobei sich das zweite Verdrahtungsniveau vollständig außerhalb der Grenzen der Verdrahtungsstruktur des zweiten Verdrahtungsniveaus befindet.
  11. Struktur nach Anspruch 9 oder 10, wobei die Verdrahtungsstruktur des ersten Verdrahtungsniveaus und des zweiten Verdrahtungsniveaus ein erstes leitendes Material umfassen und die Verdrahtungsstruktur des dritten Verdrahtungsniveaus ein zweites leitendes Material umfasst, das von dem ersten leitenden Material verschieden ist.
  12. Struktur nach Anspruch 11, ferner umfassend ein Durchkontaktierungs-Interconnect, das die Verdrahtungsstruktur des zweiten Verdrahtungsniveaus mit der Verdrahtungsstruktur des dritten Verdrahtungsniveaus verbindet.
  13. Struktur, umfassend: eine erste Verdrahtungsstruktur, die sich auf einem ersten Verdrahtungsniveau befindet; eine zweite Verdrahtungsstruktur, die sich auf einem zweiten Verdrahtungsniveau befindet und in Reihe mit der ersten Verdrahtungsstruktur verbunden ist; und eine dritte Verdrahtungsstruktur, die sich auf einem dritten Verdrahtungsniveau befindet und in Reihe mit der zweiten Verdrahtungsstruktur verbunden ist, wobei: die erste Verdrahtungsstruktur, die zweite Verdrahtungsstruktur und die dritte Verdrahtungsstruktur einen spiralförmigen Induktor umfassen, der das erste Verdrahtungsniveau, das zweite Verdrahtungsniveau und das dritte Verdrahtungsniveau überspannt, und sich die zweite Verdrahtungsstruktur wenigstens teilweise außerhalb einer Grenze der ersten Verdrahtungsstruktur befindet und sich die dritte Verdrahtungsstruktur wenigstens teilweise außerhalb einer Grenze der zweiten Verdrahtungsstruktur befindet.
  14. Struktur nach Anspruch 13, wobei die zweite Verdrahtungsstruktur eine Verdrahtungsstruktur umfasst, die unabhängig lateralen Strom führt.
  15. Struktur nach Anspruch 13 oder 14, wobei die zweite Verdrahtungsstruktur zwischen der ersten Verdrahtungsstruktur und der zweiten Verdrahtungsstruktur vertikalen Strom führt.
  16. Struktur nach einem der Ansprüche 13 bis 15, wobei die erste Verdrahtungsstruktur, die zweite Verdrahtungsstruktur und die dritte Verdrahtungsstruktur einen Überlappungsbereich von weniger als 5% eines Ringbereichs umfassen.
  17. Struktur nach einem der Ansprüche 13 bis 16, wobei die erste Verdrahtungsstruktur und die zweite Verdrahtungsstruktur ein erste Material umfassen und die dritte Verdrahtungsstruktur ein zweites Material umfasst.
  18. Struktur nach Anspruch 17, ferner umfassend ein verjüngtes Durchkontaktierungs-Interconnect, das die zweite Verdrahtungsstruktur mit der dritten Verdrahtungsstruktur verbindet.
  19. Struktur nach einem der Ansprüche 13 bis 18, wobei die erste Verdrahtungsstruktur des spiralförmigen Induktors durch ein Durchkontaktierungs-Interconnect mit einer unteren Verdrahtungsschicht verbunden ist.
  20. Verfahren, umfassend: Bilden einer ersten Verdrahtungsstruktur, die sich auf einem ersten Verdrahtungsniveau befindet; Bilden einer zweiten Verdrahtungsstruktur, die sich auf einem zweiten Verdrahtungsniveau befindet und in Reihe mit der ersten Verdrahtungsstruktur verbunden ist; und Bilden einer dritten Verdrahtungsstruktur, die sich auf einem dritten Verdrahtungsniveau befindet und in Reihe mit der zweiten Verdrahtungsstruktur verbunden ist, wobei: die erste Verdrahtungsstruktur, die zweite Verdrahtungsstruktur und die dritte Verdrahtungsstruktur als ein spiralförmiger Induktor ausgebildet sind, der das erste Verdrahtungsniveau, das zweite Verdrahtungsniveau und das dritte Verdrahtungsniveau überspannt, und die zweite Verdrahtungsstruktur wenigstens teilweise außerhalb einer Grenze der ersten Verdrahtungsstruktur befindlich ausgebildet ist, und die dritte Verdrahtungsstruktur wenigstens teilweise außerhalb einer Grenze der zweiten Verdrahtungsstruktur befindlich ausgebildet ist.
DE102022109713.7A 2021-06-09 2022-04-22 Reiheninduktoren Pending DE102022109713A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/343,101 US11942423B2 (en) 2021-06-09 2021-06-09 Series inductors
US17/343,101 2021-06-09

Publications (1)

Publication Number Publication Date
DE102022109713A1 true DE102022109713A1 (de) 2022-12-15

Family

ID=84192440

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022109713.7A Pending DE102022109713A1 (de) 2021-06-09 2022-04-22 Reiheninduktoren

Country Status (3)

Country Link
US (1) US11942423B2 (de)
CN (1) CN115458503A (de)
DE (1) DE102022109713A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI697919B (zh) * 2019-12-09 2020-07-01 瑞昱半導體股份有限公司 非對稱式螺旋狀電感

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757623A (en) 1996-12-30 1998-05-26 General Electric Company Low-noise, high-Q stripline inductor
TW386279B (en) 1998-08-07 2000-04-01 Winbond Electronics Corp Inductor structure with air gap and method of manufacturing thereof
DE69921430T2 (de) 1998-12-11 2005-03-03 Matsushita Electric Industrial Co., Ltd., Kadoma Hochfrequenzinduktivität mit hohem Q-Faktor
US6292086B1 (en) 1999-10-12 2001-09-18 Agere Systems Guardian Corp. Lateral high-Q inductor for semiconductor devices
US6187647B1 (en) 1999-10-12 2001-02-13 Lucent Technologies Inc. Method of manufacturing lateral high-Q inductor for semiconductor devices
US6342424B1 (en) 2001-04-06 2002-01-29 National Semiconductor Corp. High-Q spiral inductor structure and methods of manufacturing the structure
US6833603B1 (en) 2003-08-11 2004-12-21 International Business Machines Corporation Dynamically patterned shielded high-Q inductor
US7129561B2 (en) 2003-11-19 2006-10-31 International Business Machines Corporation Tri-metal and dual-metal stacked inductors
US8232173B2 (en) 2010-11-01 2012-07-31 International Business Machines Corporation Structure and design structure for high-Q value inductor and method of manufacturing the same
CN103474415B (zh) * 2012-06-06 2016-08-31 中芯国际集成电路制造(上海)有限公司 电感及其形成方法
US8836460B2 (en) 2012-10-18 2014-09-16 International Business Machines Corporation Folded conical inductor
US9570233B2 (en) 2014-06-13 2017-02-14 Globalfoundries Inc. High-Q multipath parallel stacked inductor
US10389392B1 (en) 2016-11-03 2019-08-20 Hrl Laboratories, Llc High-Q quartz-based inductor array for antenna matching
US10553353B2 (en) 2016-11-18 2020-02-04 Globalfoundries Inc. Parallel stacked inductor for high-Q and high current handling and method of making the same
US10741476B2 (en) 2017-04-19 2020-08-11 Infineon Technologies Ag Passive electrical component with thermal via
US11393776B2 (en) * 2018-05-17 2022-07-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10672806B2 (en) 2018-07-19 2020-06-02 Psemi Corporation High-Q integrated circuit inductor structure and methods

Also Published As

Publication number Publication date
US20220399270A1 (en) 2022-12-15
CN115458503A (zh) 2022-12-09
US11942423B2 (en) 2024-03-26

Similar Documents

Publication Publication Date Title
DE102006062924B3 (de) Halbleitereinrichtung sowie zugehörige integrierte Schaltung, Spannungsoszillator, Transformator mit Induktionsspulen in mehreren leitenden Schichten und zugehöriges Herstellungsverfahren
DE102010038264B4 (de) Induktoren und Verfahren für integrierte Schaltungen
KR100829201B1 (ko) 집적회로 인덕터구조체 및 집적회로 인덕터 제조방법
DE60132660T2 (de) Verteilte kapazität
DE102004022139B4 (de) Verfahren zur Herstellung einer Spiralinduktivität auf einem Substrat und nach einem derartigen Verfahren hergestelltes Bauelement
DE102009034404B4 (de) Transformatoren und Verfahren zum Herstellen derselben
EP1283663A2 (de) Leiterplatte
DE10340391A1 (de) Induktor mit geringem Energieverlust
DE102012003545B4 (de) Verfahren zur Herstellung einer Unterhöckerstruktur mit einem Kondensator beim Wafer Level Packaging und Unterhöckerstruktur mit einem Kondensator
DE102018107387B4 (de) Metall-isolator-metall-kondensatorstruktur mit hoher kapazität und verfahren zu deren herstellung
DE102014103294A1 (de) Kondensatoren in integrierten Schaltungen und Verfahren zu deren Herstellung
DE102018121480A1 (de) Halbleiterstruktur mit darin integriertem Induktor
DE112021003117T5 (de) Integrierter Induktor mit einem gestapelten Metalldraht
DE102022109713A1 (de) Reiheninduktoren
DE102022129727A1 (de) Gestapelter Differenz-Leistungsverstärker mit induktivem Gain Boost
DE102018113765A1 (de) Durchkontaktierungen für magnetkerne und verwandtesysteme und verfahren
DE112019007552B4 (de) Techniken zum herstellen integrierter induktoren und zugehörige halbleitervorrichtungen, elektronische systeme und verfahren
DE102014222768B4 (de) Halbleitervorrichtung
EP1202450A2 (de) Schaltungsanordnung
US6812544B2 (en) Integrated circuit having oversized components
DE112020006535T5 (de) Techniken zur herstellung von integrierten induktor-kondensator-oszillatoren und zugehörige verfahren, oszillatoren, halbleitervorrichtungen, systems-on-chips und andere systeme
US20240186240A1 (en) Series inductors
DE102022119125B3 (de) Vorrichtung mit Kondensator und Spule sowie System mit einer derartigen Vorrichtung
US11610839B2 (en) Dummy fill structures
DE102019101999B4 (de) Halbleitervorrichtung mit mehreren polaritätsgruppen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication