DE102022119125B3 - Vorrichtung mit Kondensator und Spule sowie System mit einer derartigen Vorrichtung - Google Patents

Vorrichtung mit Kondensator und Spule sowie System mit einer derartigen Vorrichtung Download PDF

Info

Publication number
DE102022119125B3
DE102022119125B3 DE102022119125.7A DE102022119125A DE102022119125B3 DE 102022119125 B3 DE102022119125 B3 DE 102022119125B3 DE 102022119125 A DE102022119125 A DE 102022119125A DE 102022119125 B3 DE102022119125 B3 DE 102022119125B3
Authority
DE
Germany
Prior art keywords
layer
pad
electrically conductive
coil
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102022119125.7A
Other languages
English (en)
Inventor
Hermann Gruber
Marcus Nuebling
Joerg Busch
Gerrit Utz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102022119125.7A priority Critical patent/DE102022119125B3/de
Priority to US18/225,393 priority patent/US20240038696A1/en
Application granted granted Critical
Publication of DE102022119125B3 publication Critical patent/DE102022119125B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries

Abstract

Es wird eine Vorrichtung bereitgestellt, die ein Substrat (10) aufweist. Des Weiteren weist die Vorrichtung ein in einer zweiten Schicht über dem Substrat (10) angeordnetes erstes elektrisch leitfähiges Pad (12), welches einen ersten Anschluss der Vorrichtung bildet, und ein in der zweiten Schicht angeordnetes zweites elektrisch leitfähiges Pad (13) auf, das einen zweiten Anschluss der Vorrichtung bildet. In einer ersten, von der zweiten Schicht beabstandeten Schicht ist ein elektrisch leitendes Element (14) angeordnet. Das elektrisch leitende Element (14) bildet mit einem des ersten Pads (12) und des zweiten Teils (13) einen ersten Kondensator (Cg1, Cg2). Des Weiteren ist in der ersten Schicht, der zweiten Schicht oder in beiden Schichten eine erste Spule (15) angeordnet, wobei ein erstes Ende der ersten Spule an das zweite Pad (13) angeschlossen ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung betrifft Vorrichtungen, die eine Spule und einen Kondensator umfassen, sowie Systeme, die eine derartige Vorrichtung zum Koppeln von Schaltungsabschnitten verschiedener Spannungsdomänen verwenden.
  • HINTERGRUND
  • Vorrichtungen, welche einen Kondensator und eine Spule aufweisen, werden für verschiedene Anwendungen benötigt, beispielsweise für Resonanzkreise. Eine weitere Anwendung ist die galvanische Trennung verschiedener Spannungsdomänen, d.h. verschiedener Schaltungsabschnitte, welche mit verschiedenen Versorgungsspannungen arbeiten. Hier kann über die Kondensatoren eine Gleichspannungsentkopplung erfolgen, während Wechselstromsignale, insbesondere Hochfrequenzsignale (HF, im englischen als „Radio Frequency“, RF bezeichnet) übertragen werden können. Bei einer differenziellen Ausgestaltung, bei welcher Differenzsignale übertragen werden, kann dann mit einem Filter, der Spulen und zudem Kondensatoren enthält, eine Gleichtaktunterdrückung bewirkt werden.
  • Derartige Kondensatoren und Spulen können als diskrete Bauelemente bereitgestellt werden, was teilweise zusätzlichen Platzbedarf bedeuten kann oder hinsichtlich des Zusammenbaus von Systemen aufwendiger sein kann.
  • Die Druckschrift WO 2021 / 106 363 A1 offenbart eine Vorrichtung, bei der in einer zweiten Schicht ein erster und ein zweiter Anschluss ausgebildet sind, in einer davon beabstandeten ersten Schicht ein elektrisch leitfähiges Material angeordnet ist, um mit einem der Anschlüsse einen Kondensator zu bilden. Eine Spule ist an den zweiten Anschluss angeschlossen.
  • KURZFASSUNG
  • Es werden eine Vorrichtung nach Anspruch 1, 3, 4 oder 5 sowie ein System nach Anspruch 13 bereitgestellt. Die Unteransprüche definieren weitere Ausführungsformen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1A ist eine Querschnittsansicht einer Vorrichtung gemäß einem Ausführungsbeispiel.
    • 1B ist eine schematische Draufsicht auf eine differentielle Implementierung der Vorrichtung der 1A.
    • 2A ist eine Querschnittsansicht einer Vorrichtung gemäß einem Ausführungsbeispiel.
    • 2B ist eine schematische Draufsicht auf eine differentielle Implementierung der Vorrichtung der 2A.
    • 3A ist eine Querschnittsansicht einer Vorrichtung gemäß einem Ausführungsbeispiel.
    • 3B ist eine schematische Draufsicht auf eine differentielle Implementierung der Vorrichtung der 3A.
    • 4A ist eine Querschnittsansicht einer Vorrichtung gemäß einem Ausführungsbeispiel.
    • 4B ist eine schematische Draufsicht auf eine differentielle Implementierung der Vorrichtung der 4A.
    • 4C ist eine Perspektivansicht auf einen Teil der Vorrichtung der 4B.
    • 4D ist eine Perspektivansicht auf einen Teil der Vorrichtung der 4B gemäß einer alternativen Implementierung.
    • 5 veranschaulicht die Implementierung von Kondensatoren.
    • 6A und 6B zeigen Ausführungsbeispiele von Systemen.
  • DETAILLIERTE BESCHREIBUNG
  • Kopplungen oder Verbindungen, die bezüglich der Ausführungsbeispiele beschrieben werden, beziehen sich auf elektrische Kopplungen oder Verbindungen, sofern nichts anderes angegeben ist.
  • Die 1A zeigt eine Querschnittsansicht einer Vorrichtung gemäß einem Ausführungsbeispiel.
  • Die Vorrichtung der 1A weist ein Substrat 10 auf. Das Substrat 10 kann ein Halbleitersubstrat wie beispielsweise ein Siliziumsubstrat sein. Über dem Substrat 10 und beabstandet zu dem Substrat ist eine erste Schicht angeordnet, in der ein elektrisch leitendes Element 14 angeordnet ist. Weiter beabstandet zu dieser ersten Schicht sind in einer zweiten Schicht ein erstes elektrisch leitfähiges Pad 12 und ein zweites elektrisch leitfähiges Pad 13 ausgebildet. Das elektrisch leitende Element 14 ist von einem Dielektrikum 11 umgeben, welches insbesondere zwischen dem Substrat 10 und dem elektrisch leitenden Element 14, sowie zwischen dem elektrisch leitenden Element 14 und den Pads 12, 13 angeordnet ist. Während in 1A ein einziges durchgehendes Dielektrikum 11 gezeigt ist, können bei anderen Ausführungsbeispielen mehrere Abschnitte bereitgestellt sein, die verschiedene dielektrische Materialien umfassen. Beispielsweise kann zwischen dem Substrat 10 und dem elektrisch leitenden Element 14 ein erstes dielektrisches Material bereitgestellt sein, und zwischen dem elektrisch leitenden Element 14 und den Pads 12, 13 kann ein zu dem ersten dielektrischen Material verschiedenes zweites dielektrisches Material bereitgestellt sein.
  • Bei manchen Ausführungsbeispielen sind die erste und die zweite Schicht Metallschichten, sodass das elektrisch leitende Element 14 sowie die Pads 12 und 13 aus Metall sind. Bei anderen Ausführungsbeispielen können in der ersten Schicht und/oder der zweiten Schicht andere elektrisch leitende Materialien, beispielsweise hoch dotiertes polykristallines Silizium, verwendet werden. Das Dielektrikum 11 kann beispielsweise Siliziumdioxid oder Siliziumnitrit sein.
  • Das Dielektrikum 11 sowie die Pads 12, 13 und das elektrisch leitende Element 14 können in einem herkömmlichen Back-End-Of-Line (BEOL) Halbleiterprozess gefertigt werden. Die Herstellung von integrierten Schaltungen oder anderen Halbleiterbauelementen wird oft in mindestens zwei Phasen unterteilt, welche die Front-End-Of-Line (FEOL) und eben die BEOL-Phase umfassen. Nach der BEOL kann ein zusätzlicher Backend-Prozess vorhanden sein, welcher auch als „Post Fab“ bezeichnet wird. FEOL bezeichnet eine erste Phase der Herstellung, in welcher in einem typischen Halbleiterprozess einzelne Bauelemente, zum Beispiel Transistoren (was zum Beispiel eine Gateausbildung einschließt), Widerstände und/oder mechanische Strukturen für elektromechanische Mikrosysteme (MEMS) in einem Halbleiterwafer ausgestaltet werden. Die FEOL umfasst allerdings nicht das Auftragen von Metallverbindungsschichten. Die BEOL, wie sie hier verwendet wird, ist eine zweite Phase der Herstellung, welche im Allgemeinen beginnt, wenn die erste Metallschicht auf den Halbleiterwafer aufgetragen wird. Bei einem herkömmlichen Halbleiterprozess umfasst die BEOL die Ausbildung von Kontakten, Isolationsschichten (zum Beispiel von Oxiden oder Nitriden wie dem Dielektrikum 11), Metallschichten wie der ersten Schicht und der zweiten Schicht und Verbindungsstellen für eine Verbindung von Chip und Gehäuse. Zum Beispiel werden bei einigen Prozessen bis zu zehn Metallschichten in der BEOL hinzugefügt, wobei zwischen den Metallschichten jeweils dielektrische Schichten liegen, obwohl abhängig von dem Prozess auch weniger Metallschichten eingesetzt werden können. Bei Ausführungsbeispielen der vorliegenden Anmeldung, die im Folgenden beschrieben werden, können zwei Metallschichten mit dazwischen liegendem Dielektrikum und gegebenenfalls Durchkontaktierungen (VIA, Vertical Interconnect Access) zwischen den Schichten verwendet werden.
  • So ist wie bereits oben erwähnt das elektrisch leitende Element 14 in einer ersten Metallschicht und die Pads 12, 13 in einer zweiten Metallschicht ausgebildet, wobei die Ausbildung von den Metallschichten und deren Strukturierung wie bei herkömmlichen BEOL-Prozessen erfolgen kann.
  • Bei dem Ausführungsbeispiel der 1A ist das erste Pad 12 durch das Dielektrikum 11 von dem elektrisch leitenden Element 14 beabstandet, und das zweite Pad 13 ist ebenfalls durch das Dielektrikum 11 von dem elektrisch leitenden Element 14 beabstandet. Hierdurch werden zwei Plattenkondensatoren ausgebildet, in 1A mit Cg1 und Cg2 bezeichnet.
  • Des Weiteren ist in der zweiten Metallschicht um das Pad 13 herum eine Spule 15 ausgebildet, wobei ein Ende der Spule 15 mit dem Pad 13 verbunden ist. So kann unter Verwendung eines BEOL-Prozesses mit zwei Metallschichten eine Kombination aus zwei Kondensatoren und einer Spule ausgebildet werden. Zur Kontaktierung können wie in 1A gezeigt die Pads 12, 13 mit Bonddrähten 16, 17 kontaktiert werden, so dass die Pads 12, 13 als Anschlüsse der Vorrichtung dienen. Dies ist nur ein Beispiel für eine Kontaktierung, und es sind auch andere Arten von Kontaktierungen, beispielsweise mittels Metallschienen, Elementen einer gedruckten Leiterplatte oder einer Kugelgitteranordnung (Ball Grit Array, BGA), möglich.
  • Zur weiteren Veranschaulichung zeigt die 1B eine Draufsicht auf das Ausführungsbeispiel der 1A, wobei bei der 1B eine differentielle Implementierung vorliegt, d.h. die Anordnung, die in 1A im Querschnitt gezeigt ist, ist zweimal vorhanden. Zur Unterscheidung der beiden Anordnungen verwendet die 1B die gleichen Bezugszeichen wie die 1A, wobei für die erste Anordnung ein „A“ an die Bezugszeichen angehängt ist und an die für die zweite Anordnung ein „B“. Die 1A würde dann beispielsweise eine Querschnittsansicht entlang einer durch die Bonddrähte 16A und 17A definierten Linie oder entlang einer durch die Bonddrähte 16B und 17B definierten Linie sein. Bei anderen Ausführungsbeispielen sind auch einpolige Implementierungen, bei denen die Elemente der 1A nur einmal vorhanden sind, möglich.
  • In dem Beispiel der 1B sind die Pads 12A, 13A, 12B und 13B kreisförmig ausgebildet. Auch andere Formen, beispielsweise rechteckige oder quadratische Formen, sind möglich. Das elektrisch leitende Element ist unterhalb der Pads 12A, 13A, 12B, 13B ebenfalls kreisförmig ausgebildet, mit einem ähnlichen Durchmesser wie die jeweiligen Pads, beispielsweise +/-10 %. Auch hier sind andere Formen möglich. Die Windungen der Spulen 15A, 15B sind um das jeweilige Pad 13A, 13B umlaufend angeordnet, d.h. die Spulen 15A, 15B sind um das jeweilige Pad 13A, 13B herumgewickelt und an ihrem inneren Ende mit dem Pad verbunden. Die beiden Anordnungen sind einander entsprechend ausgebildet, in der Draufsicht der 1B beispielsweise punktsymmetrisch zu einem Mittelpunkt eines Pads 18, sodass die Windungen der Spulen 15A, 15B in dem dargestellten Beispiel gleiche Wicklungsrichtungen, nämlich ausgehend von dem jeweiligen Pad 13A, 13B entgegen dem Uhrzeigersinn, aufweisen. Dies führt bei manchen Anwendungen zu entgegengesetztem Stromfluss in den einander zugewandten Teilen der Spulen 15A, 15B. Bei anderen Implementierungen kann die Wicklungsrichtung entgegengesetzt sein.
  • Die zweiten Enden der Spulen 15A, 15B sind beide mit einem weiteren Pad 18 verbunden, welches über einen Bonddraht 19 kontaktiert wird. Wie später unter Bezugnahme auf die 6A und 6B erläutert werden wird, eignet sich eine derartige Vorrichtung insbesondere zur galvanischen Trennung von verschiedenen Spannungsdomänen, wobei über die Vorrichtung dann Hochfrequenzsignale gesendet werden können. Grundsätzlich lassen sich Vorrichtungen wie die in den 1A und 1B gezeigten aber überall einsetzen, wo Kombinationen von Kondensatoren und Spulen benötigt werden.
  • Bevor auf die Anwendung zur Kopplung von Spannungsdomänen eingegangen wird, werden im Folgenden verschiedene Abwandlungen des Ausführungsbeispiels der 1A und 1B unter Bezugnahme auf die 2 bis 4, mit jeweiligen Unterfiguren, erläutert. Um Wiederholungen zu vermeiden, wird dabei nur auf die Unterschiede zu dem Ausführungsbeispiel der 1A und 1B bzw. auf Unterschiede zwischen anderen Ausführungsbeispielen eingegangen und nicht die gesamte Vorrichtung erneut beschrieben.
  • Die 2A zeigt eine Vorrichtung gemäß einem weiteren Ausführungsbeispiel in einer Querschnittsansicht entsprechend der Querschnittsansicht der 1A. Bei dem Ausführungsbeispiel der 2A ist das zweite Pad 13 mit dem elektrisch leitenden Element 24 über eine vertikale Durchkontaktierung (VIA, Vertical Interconnect Access 20) als vertikale elektrisch leitende Verbindung direkt elektrisch verbunden, so dass hier kein Kondensator ausgebildet ist. Es handelt sich hier also um ein Ausführungsbeispiel mit nur einem Kondensator Cg1, während der zweite Kondensator Cg2 der 1A durch eine direkte elektrische Verbindung ersetzt ist. Das elektrisch leitende Element ist hier mit dem Bezugszeichen 24 und in der 2B, welche eine der 1B entsprechende Draufsicht zeigt, mit 24A bzw. 24B bezeichnet. Im Unterschied zum elektrisch leitenden Element 14 (14A, 14B) der 1A und 1B weist das elektrisch leitende Element 24, 24A, 24B unterhalb des Pads 13, 13A, 13B keine Kreisform auf, da hier lediglich ein elektrischer Kontakt hergestellt wird und kein Kondensator ausgebildet wird.
  • Die 3A und 3B zeigen ein weiteres Ausführungsbeispiel, wobei die 3A eine Querschnittsansicht entsprechend den 1A und 2A und die 3B eine Draufsicht entsprechend den 1B und 2B zeigt. Das elektrisch leitende Element ist hier mit den Bezugszeichen 34, 34A, 34B bezeichnet. Im Unterschied zur 1A ist in der 3A das erste Pad 12 durch eine Durchkontaktierung 30 mit dem elektrisch leitenden Element 34 verbunden, sodass hier nur der Kondensator Cg2 ausgebildet ist. Entsprechend muss das elektrisch leitende Element 34, 34A, 34B, wie in 3B gezeigt, unterhalb der Pads 12A, 12B keine Kreisform aufweisen, da es hier nur um die elektrische Kontaktierung geht.
  • Ein weiteres Ausführungsbeispiel ist in der 4, umfassend Unterfiguren 4A bis 4B, dargestellt. Die 4A zeigt dabei eine Querschnittsansicht entsprechend den Querschnittsansichten der 1A, 2A und 3A, und die 4B zeigt eine Draufsicht entsprechend den 1B, 2B und 3B.
  • Das Ausführungsbeispiel der 4 unterscheidet sich hinsichtlich der Implementierung der Spulen von den anderen Ausführungsbeispielen, wie im Folgenden näher erläutert werden wird. Hinsichtlich der Ausbildung von einem Kondensator oder zwei Kondensatoren und der Verwendung von Durchkontaktierungen ist im dargestellten Ausführungsbeispiel die Vorrichtung wie in den 2A und 2B ausgestaltet, d.h. mit der Durchkontaktierung 20. Eine Ausgestaltung wie in den 1A, 1B mit zwei Kondensatoren Cg1, Cg2 oder wie in den 3A und 3B mit der Durchkontaktierung 30 und dem Kondensator Cg2 kann ebenso bereitgestellt sein.
  • Die Spulen sind in den 4A und 4B mit den Bezugszeichen 45 (bzw. 45A, 45B in 4B) bezeichnet. In der 4A ersichtlich ist die Spule 45 dabei nicht planar in der zweiten Schicht angeordnet, sondern ist in der ersten und zweiten Schicht, zusammen mit Durchkontaktierungen, gebildet.
  • Zur Verdeutlichung zeigt die 4C eine Perspektivansicht einer möglichen Implementierung der Spulen 45A, 45B zusammen mit den Pads 13A, 13B und 18. Wie bei vorhergehenden Ausführungsbeispielen weisen die Spulen dabei einen entgegengesetzten Wicklungssinn auf, wenn an die Pads 13A, 13B jeweilige Differenzsignale (d.h. um 180° phasenversetzte Signale) und an dem Pad 18 ein Bezugspotential wie Masse (GND, Ground) angelegt wird (aus Sicht der 4C im Uhrzeigersinn für die Spule 45A und gegen den Uhrzeigersinn für die Spule 45B). Gerade Pfeile deuten den Stromfluss an, gekrümmte Pfeile dass erzeugte Magnetfeld. Wie in 4C ersichtlich, bestehen die Spulen 45A, 45B aus Leiterstücken in der ersten Schicht und der zweiten Schicht, welche mit entsprechenden Durchkontaktierungen verbunden sind.
  • Die 4D zeigt eine alternative Implementierung der Spulen, in 4D als Spulen 45A', 45B' bezeichnet, in diesem Fall mit gleichem Wicklungssinn der Windungen (jeweils im Uhrzeigersinn).
  • In den 1 bis 4 (mit entsprechenden Unterfiguren) sind die Kondensatoren als Plattenkondensatoren ausgestaltet, wobei die Platten in der ersten Schicht (elektrisch leitendes Element 14, 24, 34) und der zweiten Schicht (Pads 12 und/oder 13) ausgebildet sind. Dies ist in 5 mit metallischen Platten 51, 52 in zwei Metallschichten innerhalb des Dielektrikums 11 über demselben Substrat 10 nochmals dargestellt. Hierdurch wird ein Kondensator 53 ausgebildet. Mit dem Bezugszeichen 50 ist eine optionale Passivierungsschicht bezeichnet, welche auch bei den Ausführungsbeispielen der 1 bis 4 bereitgestellt sein kann. Im Betrieb liegt dann ein elektrisches Feld („E-Feld“) zwischen den metallischen Platten 51, 52 an.
  • Wie bereits eingangs erwähnt können die unter Bezugnahme auf die 1 bis 5 erläuterten Vorrichtungen zur galvanischen Trennung von verschiedenen Schaltungsteilen, insbesondere bei verschiedenen Spannungsdomänen, dienen. Entsprechende Systeme sind in den 6A und 6B dargestellt. In den 6A und 6B kommen jeweils differentielle Anordnungen zum Einsatz, wie in den Draufsichten der 1B, 2B, 3B und 4B gezeigt.
  • Die Vorrichtung dient dabei zum signalmäßigen Koppeln und galvanischen Trennen eines ersten Schaltungsteils 65 von einem zweiten Schaltungsteil 67. In der 6A kommt dabei eine Vorrichtung 66A zum Einsatz, welche beispielsweise wie in den 1A und 1B implementiert ist, d.h. mit zwei Kondensatoren Cg1, Cg2. In der 6A werden dabei die Kondensatoren des ersten Teils der Vorrichtung (beispielsweise der mit den Suffix „A“ bezeichneten Komponenten gebildeten Vorrichtung der 1B) mit Cg1, Cg2 bezeichnet, und die Kondensatoren des zweiten Teils der Vorrichtung (mit Suffix B in 1B gezeichnet) mit Cg1*, Cg2*. Die erste Spule, beispielsweise 15A der 2B, ist in 6A durch eine Induktivität L1 und einen Widerstand R1 repräsentiert, und die zweite Spule (beispielsweise 15B der 1B) ist durch eine Induktivität L1* und einen Widerstand R1* repräsentiert. Die Widerstände R1, R1* können beispielsweise den ohmschen Widerstand der Spulen repräsentieren.
  • Gestrichelte Linien 68A, 68B repräsentieren die galvanische Trennung.
  • In der 6B ist eine Vorrichtung 66B mit nur einem Kondensator verwendet, beispielsweise die Vorrichtung der 2A und 2B oder die Vorrichtung der 4A und 4B mit dem Kondensator Cg1. Ebenso kann auch die Vorrichtung der 3A und 3B mit dem Kondensator Cg2 verwendet werden. Hier liegt dann nur eine galvanische Trennung, repräsentiert durch die gestrichelte Linie 68, vor. Die Spulen (beispielsweise 15A, 15B oder 45A, 45B) werden wiederum durch die Induktivität L1, L1* und die Widerstände R1, R1* repräsentiert, wie für die 6A erläutert. Abgesehen von der unterschiedlichen Anzahl von Kondensatoren entspricht die Vorrichtung der 6B der Vorrichtung der 6A, und einander entsprechende Elemente tragen die gleichen Bezugszeichen. Daher wird im Folgenden nur noch die 6A erläutert, und die Erklärungen treffen in entsprechender Weise auch auf die 6B zu.
  • Bei manchen Ausführungsbeispielen sind der erste Schaltungsteil 65, der zweite Schaltungsteil 67 und die Vorrichtung 66A bzw. 66B auf verschiedenen Rohchips (Dies) implementiert, und/oder auch in getrennten Packages angeordnet. Somit kann durch die Vorrichtung 66A, 66B gleichsam ein separater Kopplungschip bereitgestellt werden. Bei anderen Ausführungsbeispielen kann die Vorrichtung 66A, 66B zusammen mit dem ersten Schaltungsteil 65 und/oder dem zweiten Schaltungsteil 67 auf einem gemeinsamen Rohchip implementiert sein. Der Kopplungschip kann auch als Kopplerchip bezeichnet werden.
  • Der erste Schaltungsabschnitt 65 umfasst in dem dargestellten Beispiel eine Logikschaltung 60, einen ersten Hochfrequenztreiber 61A und einen zweiten Hochfrequenztreiber 61B. Die Logikschaltung 60 empfängt ein letztendlich zu dem zweiten Schaltungsabschnitt 67 zu übertragendes Signal Sein und kodiert dies für die Übertragung. Eine derartige Kodierung kann in jeder herkömmlichen Weise geschehen und auch Techniken wie beispielsweise Rauschformen (noise shaping) enthalten. Die Logikschaltung 60 erzeugt dabei ein Differenzsignal mit zwei Teilsignalen, welche an die Hochfrequenz Treiber 61A und 61B ausgegeben werden, welche an Ausgangspads 62A, 62B dann ein differenzielles Hochfrequenzsignal ausgeben.
  • Die Pads 62A, 62B sind über die Bonddrähte 16A, 16B mit der Vorrichtung 66A bzw. 66B verbunden, nämlich mit den Pads 12A, 12B der vorstehend beschriebenen Figuren. Die Hochfrequenzsignale werden dann über die Kondensatoren Cg1, Cg2, Cg1*, Cg2* im Falle der 6A bzw. über die Kondensatoren Cg1, Cg1* der 6B übertragen, während Gleichspannungsanteile durch die Kondensatoren geblockt werden.
  • Die Vorrichtung 66A bzw. 66B ist über die Bonddrähte 17A, 19 und 17B mit Pads 63A, 63B, 63C des zweiten Schaltungsabschnitts 67 wie dargestellt verbunden. Bezugnehmend beispielsweise auf 1B ist also das Pad 13A mit dem Pad 63 auch verbunden, das Pad 18 ist mit dem Pad 63B verbunden und das Pad 13B ist mit dem Pad 63C verbunden.
  • Im zweiten Schaltungsteil 67 ist das Pad 63A mit dem Pad 63B über einen Kondensator C1 verbunden, und das Pad 63B ist mit dem Pad 63C über einen Kondensator C1* verbunden. Bei dem dargestellten Ausführungsbeispiel wirken die Kondensatoren C1, C1* zusammen mit den Induktivitäten L1, L1* und den Widerständen R1, R1* als RLC-Filterschaltung, die einen Gleichtaktanteil des differenziellen Signals unterdrücken kann. Derartige Gleichtaktanteile können bei der Übertragung auftreten und können, wenn sie nicht herausgefiltert werden, hohe Spannungen in dem Schaltungsabschnitt 67 verursachen, welche zu Beschädigung führen können. Mit k1 ist eine Kopplung zwischen den Induktivitäten L1 und L1* bezeichnet. Durch diesen Aufbau aus Spulen und Kondensatoren kann also eine Gleichtaktunterdrückung sichergestellt werden.
  • Die übertragenen Signale werden dann Anschlüssen S1, S2 einer Empfangsschaltung 64 zugeführt, die hieraus - beispielsweise durch Demodulation und Dekodierung - ein Ausgangssignal Saus erzeugt, welches bei fehlerfreier Übertragung dem Signal Sein entsprechen kann. Die dargestellten Übertragungsschaltungen im ersten und zweiten Schaltungsabschnitt sind jedoch nur als Anwendungsbeispiel zu verstehen, und es können auch andere Schaltungen verwendet werden. Zudem können, wie bereits weiter oben erwähnt, statt der Bonddrähte 16A, 16B, 17A, 17B, 19 auch andere elektrische Verbindungen wie beispielsweise Metallschienen, Metallbahnen gedruckte Leiterplatten, Verbindungen im Ball Grit Arrays und dergleichen verwendet werden.
  • Bei manchen Ausführungsbeispielen kann der Schaltungsabschnitt 65 einer ersten Spannungsdomäne zugeordnet sein, und der zweite Schaltungsabschnitt 67 kann einer zweiten Spannungsdomäne zugeordnet sein, d.h. die Schaltungsabschnitte 65 und 67 können getrennte Spannungsversorgungen aufweisen. Spannungen in der ersten und zweiten Spannungsdomäne können sich bei manchen Anwendungen deutlich unterscheiden, beispielsweise um einen Faktor 10 oder einen Faktor 100. Beispielsweise kann der erste Schaltungsabschnitt 65 einer Hochspannungsdomäne zugeordnet sein, während der zweite Schaltungsabschnitt 67 einer Niederspannungsdomäne zugeordnet ist. Durch die Vorrichtung 66A bzw. 66B wird dann eine galvanische Trennung der Spannungsdomänen sichergestellt.

Claims (18)

  1. Vorrichtung (66A, 66B), aufweisend: ein Substrat (10), ein in einer zweiten Schicht über dem Substrat angeordnetes erstes elektrisch leitfähiges Pad (12, 12A), welches einen ersten Anschluss der Vorrichtung bildet, ein in der zweiten Schicht angeordnetes zweites elektrisch leitfähiges Pad (13, 13A), das einen zweiten Anschluss der Vorrichtung bildet, ein in einer ersten Schicht, die von der zweiten Schicht beabstandet ist, angeordnetes erstes elektrisch leitendes Element (14, 14A; 24, 24A; 34; 34A), wobei das erste elektrisch leitende Element (14, 14A; 24, 24A; 34; 34A) mit einem des ersten Pads (12, 12A) oder des zweiten Pads (13, 13A) einen ersten Kondensator (Cg1, Cg2) bildet, und eine in der ersten Schicht und/oder zweiten Schicht ausgebildete erste Spule (15, 15A; 45, 45A, 45A`), wobei ein erstes Ende der ersten Spule (15, 15A; 45, 45A, 45A`) an das zweite Pad (13, 13A) angeschlossen ist, wobei das erste elektrisch leitende Element (14, 14A) mit dem anderen des ersten Pads (12, 12A) und des zweiten Pads (13, 13A) einen zweiten Kondensator (Cg2) bildet.
  2. Vorrichtung (66A, 66B) nach Anspruch 1, wobei die erste Spule (15, 15A) in der zweiten Schicht ausgebildet ist und Windungen der ersten Spule (15, 15A) um das zweite Pad (13, 13A) umlaufend angeordnet sind.
  3. Vorrichtung (66A, 66B), aufweisend: ein Substrat (10), ein in einer zweiten Schicht über dem Substrat angeordnetes erstes elektrisch leitfähiges Pad (12, 12A), welches einen ersten Anschluss der Vorrichtung bildet, ein in der zweiten Schicht angeordnetes zweites elektrisch leitfähiges Pad (13, 13A), das einen zweiten Anschluss der Vorrichtung bildet, ein in einer ersten Schicht, die von der zweiten Schicht beabstandet ist, angeordnetes erstes elektrisch leitendes Element (14, 14A; 24, 24A; 34; 34A), wobei das erste elektrisch leitende Element (14, 14A; 24, 24A; 34; 34A) mit einem des ersten Pads (12, 12A) oder des zweiten Pads (13, 13A) einen ersten Kondensator (Cg1, Cg2) bildet, und eine in der ersten Schicht und/oder zweiten Schicht ausgebildete erste Spule (15, 15A; 45, 45A, 45A`), wobei ein erstes Ende der ersten Spule (15, 15A; 45, 45A, 45A`) an das zweite Pad (13, 13A) angeschlossen ist, wobei mindestens eine Schicht der ersten Schicht und der zweiten Schicht eine Metallschicht ist.
  4. Vorrichtung (66A, 66B), aufweisend: ein Substrat (10), ein in einer zweiten Schicht über dem Substrat angeordnetes erstes elektrisch leitfähiges Pad (12, 12A), welches einen ersten Anschluss der Vorrichtung bildet, ein in der zweiten Schicht angeordnetes zweites elektrisch leitfähiges Pad (13, 13A), das einen zweiten Anschluss der Vorrichtung bildet, ein in einer ersten Schicht, die von der zweiten Schicht beabstandet ist, angeordnetes erstes elektrisch leitendes Element (14, 14A; 24, 24A; 34; 34A), wobei das erste elektrisch leitende Element (14, 14A; 24, 24A; 34; 34A) mit einem des ersten Pads (12, 12A) oder des zweiten Pads (13, 13A) einen ersten Kondensator (Cg1, Cg2) bildet, und eine in der ersten Schicht und/oder zweiten Schicht ausgebildete erste Spule (15, 15A; 45, 45A, 45A`), wobei ein erstes Ende der ersten Spule (15, 15A; 45, 45A, 45A`) an das zweite Pad (13, 13A) angeschlossen ist, wobei Windungen der ersten Spule (45, 45A, 45A`) durch elektrisch leitende Abschnitte in der ersten Schicht, elektrisch leitende Abschnitte in der zweiten Schicht und vertikale elektrisch leitende Verbindungen zwischen der ersten Schicht und der zweiten Schicht ausgebildet sind.
  5. Vorrichtung (66A, 66B), aufweisend: ein Substrat (10), ein in einer zweiten Schicht über dem Substrat angeordnetes erstes elektrisch leitfähiges Pad (12, 12A), welches einen ersten Anschluss der Vorrichtung bildet, ein in der zweiten Schicht angeordnetes zweites elektrisch leitfähiges Pad (13, 13A), das einen zweiten Anschluss der Vorrichtung bildet, ein in einer ersten Schicht, die von der zweiten Schicht beabstandet ist, angeordnetes erstes elektrisch leitendes Element (14, 14A; 24, 24A; 34; 34A), wobei das erste elektrisch leitende Element (14, 14A; 24, 24A; 34; 34A) mit einem des ersten Pads (12, 12A) oder des zweiten Pads (13, 13A) einen ersten Kondensator (Cg1, Cg2) bildet, eine in der ersten Schicht und/oder zweiten Schicht ausgebildete erste Spule (15, 15A; 45, 45A, 45A`), wobei ein erstes Ende der ersten Spule (15, 15A; 45, 45A, 45A`) an das zweite Pad (13, 13A) angeschlossen ist, ein in der zweiten Schicht angeordnetes drittes elektrisch leitfähiges Pad (12B), welches einen dritten Anschluss der Vorrichtung bildet, ein in der zweiten Schicht angeordnetes viertes elektrisch leitfähiges Pad (13B), das einen vierten Anschluss der Vorrichtung bildet, ein in der ersten Schicht angeordnetes zweites elektrisch leitendes Element (14B; 24B; 34B), wobei das zweite elektrisch leitende Element (14B; 24B; 34B) mit einem des dritten Pads (12B) oder des vierten Pads (13B) einen dritten Kondensator (Cg1*) bildet, und eine in der ersten Schicht und/oder zweiten Schicht ausgebildete zweite Spule (15B; 45B, 45B`), wobei ein erstes Ende der zweiten Spule (15B; 45B, 45B`) an das vierte Pad (13B) angeschlossen ist.
  6. Vorrichtung (66A, 66B) nach Anspruch 5, wobei das dritte Pad (12B), das vierte Pad (13B), das zweite elektrisch leitende Element (14B; 24B; 34B) und die zweite Spule (15B; 45B, 45B`) entsprechend dem ersten Pad (12, 12A), dem zweiten Pad (13, 13B), dem ersten elektrisch leitenden Element (14, 14A; 24, 24A; 34, 34A) und der ersten Spule (15, 15A; 45, 45A, 45A`) ausgestaltet und angeordnet sind.
  7. Vorrichtung (66A, 66B) nach Anspruch 5 oder 6, weiter aufweisend: ein in der zweiten Schicht angeordnetes fünftes elektrisch leitfähiges Pad (18), welches einen fünften Anschluss der Vorrichtung bildet, wobei ein zweites Ende der ersten Spule (15, 15A; 45, 45A, 45A') und ein zweites Ende der zweiten Spule (15B; 45B, 45B`) an das fünfte Pad angeschlossen sind.
  8. Vorrichtung (66A, 66B) nach einem der Ansprüche 5 bis 7, wobei Windungen der ersten Spule (15, 15A; 45, 45A) eine entgegengesetzte Wicklungsrichtung zu Windungen der zweiten Spule (15B; 45B) aufweisen.
  9. Vorrichtung (66A, 66B) nach einem der Ansprüche 3 bis 8, wobei das erste elektrisch leitende Element (24, 24A; 34; 34A) mit dem anderen des ersten Pads (12, 12A) und des zweiten Pads (13, 13A) durch eine vertikale elektrisch leitende Verbindung (20; 30) verbunden ist.
  10. Vorrichtung (66A, 66B) nach einem der Ansprüche 1 bis 9, wobei die Vorrichtung als Kopplerchip zum Koppeln zweier Schaltungsteile ausgestaltet ist.
  11. Vorrichtung (66A, 66B) nach einem der Ansprüche 1 bis 10, wobei ein dielektrisches Material (11) zwischen der ersten Schicht und der zweiten Schicht angeordnet ist.
  12. Vorrichtung (66A, 66B) nach einem der Ansprüche 1 bis 11, wobei ein dielektrisches Material (11) zwischen dem Substrat und der ersten Schicht angeordnet ist.
  13. System, aufweisend: einen ersten Schaltungsabschnitt (65), der einer ersten Spannungsdomäne zugeordnet ist, einen zweiten Schaltungsabschnitt (67), der einer von der ersten Spannungsdomäne verschiedenen zweiten Spannungsdomäne zugeordnet ist, und eine Vorrichtung (66A, 66B) zum Koppeln des ersten Schaltungsabschnitts mit dem zweiten Schaltungsabschnitt, wobei die Vorrichtung (66A, 66B) aufweist: ein Substrat (10), ein in einer zweiten Schicht über dem Substrat angeordnetes erstes elektrisch leitfähiges Pad (12, 12A), welches einen ersten Anschluss der Vorrichtung bildet, ein in der zweiten Schicht angeordnetes zweites elektrisch leitfähiges Pad (13, 13A), das einen zweiten Anschluss der Vorrichtung bildet, ein in einer ersten Schicht, die von der zweiten Schicht beabstandet ist, angeordnetes erstes elektrisch leitendes Element (14, 14A; 24, 24A; 34; 34A), wobei das erste elektrisch leitende Element (14, 14A; 24, 24A; 34; 34A) mit einem des ersten Pads (12, 12A) oder des zweiten Pads (13, 13A) einen ersten Kondensator (Cg1, Cg2) bildet, und eine in der ersten Schicht und/oder zweiten Schicht ausgebildete erste Spule (15, 15A; 45, 45A, 45A`), wobei ein erstes Ende der ersten Spule (15, 15A; 45, 45A, 45A') an das zweite Pad (13, 13A) angeschlossen ist, wobei der erste Schaltungsabschnitt (65) mit dem ersten Anschluss der Vorrichtung und der zweite Schaltungsabschnitt (67) mit dem zweiten Anschluss der Vorrichtung gekoppelt ist.
  14. System nach Anspruch 13, wobei der erste Schaltungsabschnitt (65) auf einem ersten Die, der zweite Schaltungsabschnitt (67) auf einem zweiten Die und die Vorrichtung (66A, 66B) auf einem dritten Die ausgebildet ist.
  15. System nach Anspruch 13 oder 14, wobei der erste Schaltungsabschnitt (65) mit dem ersten Anschluss der Vorrichtung und der zweite Schaltungsabschnitt (67) mit dem zweiten Anschluss der Vorrichtung gekoppelt ist.
  16. System nach einem der Ansprüche 13 bis 15, wobei die Vorrichtung (66A, 66B) nach einem der Ansprüche 5 bis 8 ausgestaltet ist, wobei der erste Schaltungsabschnitt (65) mit dem dritten Anschluss der Vorrichtung (66A, 66B)und der zweite Schaltungsabschnitt (67) mit dem vierten Anschluss der Vorrichtung (66A, 66B) gekoppelt ist.
  17. System nach Anspruch 16, wobei die Vorrichtung (66A, 66B) nach Anspruch 7 ausgestaltet ist, wobei der zweite Schaltungsabschnitt mit dem fünften Anschluss der Vorrichtung gekoppelt ist.
  18. System nach einem der Ansprüche 13 bis 17, wobei der erste (65) und zweite (67) Schaltungsabschnitt über jeweilige Bonddrähte (16, 16A, 16B, 17, 17A, 17B, 19) mit der Vorrichtung (66A, 66B) gekoppelt sind.
DE102022119125.7A 2022-07-29 2022-07-29 Vorrichtung mit Kondensator und Spule sowie System mit einer derartigen Vorrichtung Active DE102022119125B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102022119125.7A DE102022119125B3 (de) 2022-07-29 2022-07-29 Vorrichtung mit Kondensator und Spule sowie System mit einer derartigen Vorrichtung
US18/225,393 US20240038696A1 (en) 2022-07-29 2023-07-24 Apparatus Including a Capacitor and a Coil, and a System Having Such an Apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022119125.7A DE102022119125B3 (de) 2022-07-29 2022-07-29 Vorrichtung mit Kondensator und Spule sowie System mit einer derartigen Vorrichtung

Publications (1)

Publication Number Publication Date
DE102022119125B3 true DE102022119125B3 (de) 2023-09-21

Family

ID=87849779

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022119125.7A Active DE102022119125B3 (de) 2022-07-29 2022-07-29 Vorrichtung mit Kondensator und Spule sowie System mit einer derartigen Vorrichtung

Country Status (2)

Country Link
US (1) US20240038696A1 (de)
DE (1) DE102022119125B3 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021106363A1 (ja) 2019-11-29 2021-06-03 ローム株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021106363A1 (ja) 2019-11-29 2021-06-03 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US20240038696A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
DE102010038264B4 (de) Induktoren und Verfahren für integrierte Schaltungen
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
DE19781846B4 (de) Schaltungsgehäuse, insbesondere Flip-Chip- oder C4-Gehäuse mit Stromversorgungs- und Masseebenen
DE102010063858B4 (de) Signalübertragungsanordnung
DE10100282B4 (de) Elektrischer Transformator
DE10019838B4 (de) Mehrschichtkondensator, Verdrahtungssubstrat damit und Verwendung eines derartigen Mehrschichtkondensators
DE102005009163B4 (de) Halbleiterbauteil mit einem Halbleiterchip, der Signalkontaktflächen und Versorgungskontaktflächen aufweist, sowie Verfahren zur Herstellung des Halbleiterbauteils
EP1283663A2 (de) Leiterplatte
WO1992008209A1 (de) Datenträger für identifikationssysteme
DE102013109825A1 (de) System und Verfahren für einen kernlosen Transformator
DE60025796T2 (de) Massebene für ein IC
DE102018121480A1 (de) Halbleiterstruktur mit darin integriertem Induktor
EP1696487A1 (de) Hochfrequenzanordnung
DE102008057833B4 (de) Leistungshalbleitermodul mit Steuerfunktionalität und integriertem Übertrager
DE102022119125B3 (de) Vorrichtung mit Kondensator und Spule sowie System mit einer derartigen Vorrichtung
DE102014222768B4 (de) Halbleitervorrichtung
DE3214991C2 (de)
DE102022109713A1 (de) Reiheninduktoren
EP1315185A1 (de) Flacher Kondensator und Leiterplatte, die ihn einbettet
DE102005062932A1 (de) Chip-Träger mit reduzierter Störsignalempfindlichkeit
DE102013113678B4 (de) Dreidimensionaler integrierter Schaltungskondensator
DE112020006535T5 (de) Techniken zur herstellung von integrierten induktor-kondensator-oszillatoren und zugehörige verfahren, oszillatoren, halbleitervorrichtungen, systems-on-chips und andere systeme
EP1468433A1 (de) Spule auf einem halbleitersubstrat und verfahren zu deren herstellung
DE102013008858B4 (de) Kapazitätsstruktur
DE102008001369B4 (de) Verfahren zur Herstellung eines Bauelements und Bauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division