CN111628831A - 可模拟多条pcb信道衰减特性的串型可调谐集成电路 - Google Patents
可模拟多条pcb信道衰减特性的串型可调谐集成电路 Download PDFInfo
- Publication number
- CN111628831A CN111628831A CN202010325735.7A CN202010325735A CN111628831A CN 111628831 A CN111628831 A CN 111628831A CN 202010325735 A CN202010325735 A CN 202010325735A CN 111628831 A CN111628831 A CN 111628831A
- Authority
- CN
- China
- Prior art keywords
- pole double
- group
- throw switches
- attenuation
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/0082—Monitoring; Testing using service channels; using auxiliary channels
- H04B17/0087—Monitoring; Testing using service channels; using auxiliary channels using auxiliary channels or channel simulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Filters And Equalizers (AREA)
Abstract
本发明公开了一种可模拟多条高速PCB背板信道衰减特性的串型可调谐集成电路,包括三个衰减单元,三个衰减单元通过单刀双掷开关串联连接,每个衰减单元包括一个电感、一个电容以及两个电阻,两个电阻串联,并与电感并联,电容的一端连接在两个电阻之间;相邻两个衰减单元之间通过两组单刀双掷开关连接,其中一组单刀双掷开关与输入端连接,另一组单刀双掷开关与输出端连接。本发明的电路结构可以在42GHz以内,实现与不同长度PCB衰减特性相吻合的衰减特性,以代替PCB板进行高速串行接口电路的测试,具有衰减可调谐、随温度变化低、面积小和灵活性高的优点。
Description
技术领域
本发明涉及PCB背板信道幅频特性建模技术,属于建模与SerDes测试技术领域。
背景技术
高速串行接口(Serializer and deserializer, SerDes)作为高速通信的核心,近年来发展迅速。用于PCB板上芯片间数据传输的高速串行接口通信称为背板通信。由于信道的非理想性,当数据速率持续提高,由于趋肤效应、传输线阻抗非连续而造成的信号反射以及电介质损耗等因素,会导致所传送的数据出现严重失真,形成码间干扰。此时接收端接收到的信号眼图的张开度往往不能满足系统性能指标,无法还原出原始信号,增大了误码率,这便涉及到信号完整性问题。
PCB背板通信是高速互连研究的课题,现有的研究成果围绕电磁建模仿真这一主轴,结合电路系统的分析方法及实验测试,在频域和时域对高速互连系统进行信号完整性分析。还可以通过分析在数据率达Gbps以上时PCB上起主导作用的物理机制,利用时域有限差分方法提取高速电路的传输参数,通过拟合建模,探讨高速串行背板传输特性的仿真方法。对于高速无源电背板中的串扰问题也有相应的研究成果,包括串扰的理论和评估手段、互连结构的建模和仿真优化、串扰抑制措施、高速背板互连全链路的仿真与测试等。目前业界对这方面的研究主要在电磁建模仿真,尚未发现对PCB背板信道在集成电路层面的电路结构建模。
发明内容
本发明的目的是为了解决上述问题,提供一种可模拟多条高速PCB背板信道衰减特性的集成电路,准确模拟了高速信号通过PCB背板的衰减特性结果,其插入损耗、回波损耗、串扰、冲激响应结果均与PCB相应的信道一致。
为达到上述目的,本发明采用的方法为:一种可模拟多条高速PCB背板信道衰减特性的集成电路,包括三个衰减单元,三个衰减单元通过单刀双掷开关串联连接,每个衰减单元包括一个电感、一个电容以及两个电阻,两个电阻串联,并与电感并联,电容的一端连接在两个电阻之间;相邻两个衰减单元之间通过两组单刀双掷开关连接,其中一组单刀双掷开关与输入端连接,另一组单刀双掷开关与输出端连接。
上述电路具体结构为:在三个衰减单元中,第一个衰减单元的电感的一端以及电容的另一端通过一组切换开关连接到输入端,电容的另一端以及电感的另一端分别与第一组单刀双掷开关连接,第一组单刀双掷开关的一个切换端与输出端连接,第一组单刀双掷开关的一个切换端与第二组单刀双掷开关的一个切换端连接;第二个衰减单元中,电感的一端以及电容的另一端与第二组单刀双掷开关连接,第二组单刀双掷开关一个切换端与第一组单刀双掷开关的一个切换端连接,另一个切换端与输入端连接;电感的另一端以及电容的另一端与第三组单刀双掷开关连接,第三组单刀双掷开关一个切换端与第四组单刀双掷开关的一个切换端连接,另一个切换端与输出端连接;在第三个衰减单元中,电感的一端以及电容的另一端与第四组单刀双掷开关连接,第四组单刀双掷开关一个切换端与第三组单刀双掷开关的一个切换端连接,另一个切换端与输入端连接,电感的另一端以及电容的另一端通过一组切换开关与输出端连接。
有益效果:
1、本发明的结构可以代替庞大的PCB背板,用于高速串口芯片性能的测试中。该电路结构能满足插入损耗、回波损耗、串扰、最大输入输出功率等主要通信指标与PCB背板信道一致。该电路结构不仅可以用于NRZ系统,还可以用于PAM4系统。
2、生产的模拟高速PCB背板信道衰减特性的集成电路可调谐,易于拓展,串联多个该结构单元即可得到更多不同衰减值的PCB信道模型。
3、该模拟高速PCB背板信道衰减特性的集成电路受环境温度影响小,温度特性更加稳定。
4、该模拟高速PCB背板信道衰减特性的集成电路易于集成,尺寸小,不占据空间,灵活性高。
附图说明
图1为PCB背板信道与本发明电路衰减特性曲线。
图2本发明的电路图。
具体实施方式
下面结合附图和具体实施例对本发明做进一步地说明。
如图2所示,为本发明一种可模拟多条高速PCB背板信道衰减特性的集成电路的电路图,包括三个衰减单元,三个衰减单元通过单刀双掷开关(SPDT)串联连接,每个衰减单元包括一个电感、一个电容以及两个电阻,两个电阻串联,并与电感并联,电容的一端连接在两个电阻之间;相邻两个衰减单元之间通过两组单刀双掷开关连接,其中一组单刀双掷开关与输入端连接,另一组单刀双掷开关与输出端连接。
在三个衰减单元中,第一个衰减单元的电感L1的一端以及电容C1的另一端通过一组切换开关S1连接到输入端,电容C1的另一端以及电感L1的另一端分别与第一组单刀双掷开关K1连接,第一组单刀双掷开关K1的一个切换端与输出端连接,第一组单刀双掷开关K1的一个切换端与第二组单刀双掷开关S2的一个切换端连接。
第二个衰减单元中,电感L2的一端以及电容C2的另一端与第二组单刀双掷开关S2连接,第二组单刀双掷开关S2一个切换端与第一组单刀双掷开关K1的一个切换端连接,另一个切换端与输入端连接。电感L2的另一端以及电容C2的另一端与第三组单刀双掷开关K2连接,第三组单刀双掷开关K2的一个切换端与第四组单刀双掷开关S3的一个切换端连接,另一个切换端与输出端连接。
在第三个衰减单元中,电感L3的一端以及电容C3的另一端与第四组单刀双掷开关S3连接,第四组单刀双掷开关S3一个切换端与第三组单刀双掷开关K2的一个切换端连接,另一个切换端与输入端连接,电感L3的另一端以及电容C3的另一端通过一组切换开关K3与输出端连接。
通过控制开关组合可以得到不同的频率响应曲线,对应六条不同长度的PCB背板信道,其衰减值依次增加,最小值为第一个基本单元的衰减量,最大值为三个基本单元的衰减量之和。在实际应用中可串联更多的基本单元实现模拟更多不同长度的PCB信道的衰减特性。
高频情况下,当信号电流通过导体时,各部分的电流密度不均匀,导体内部电流密度小,导体表面电流密度大,这种现象称为趋肤效应。趋肤深度δ是指导体内电流值为导体表面电流值得1/e时距离导体表面的距离。趋肤深度与频率有关,频率越高趋肤深度越浅。而趋肤深度和频率有关:
由于趋肤效应的存在,PCB背板信道总体呈现低通特性,其衰减特性曲线如图1虚线所示,本次发明电路结构为了模拟这一低通特性,在桥T型衰减器的基础上引入电感L、电容C使具有低通特性。本次发明电路结构的其中一条衰减特性曲线如图1实线所示,可以看出,两者衰减特性相同,通过适当调整各元件参数,即可模拟不同长度PCB背板信道的衰减特性。
根据桥T型衰减器模型可以得出,本发明电路基本单元满足公式(2~6)。
该电路可以看作带有六个控制开关的二端口器件,通过调节控制开关改变二端口器件的S参数,该二端口器件可以模拟六条不同长度的PCB背板信道,前提是开关通断性能好。六种不同衰减特性对应开关组合如表1,固定频点衰减值依次增加,单刀双掷开关接在控制端为1时接IN或OUT,0时接衰减单元。
经过眼图测试及冲击响应作用分析,集成电路与对应PCB背板信道的衰减特性一致,网络分析仪测试得到二者的S参数测试结果吻合,两者的拟合优度误差小于5%。
Claims (2)
1.一种可模拟多条高速PCB背板信道衰减特性的串型可调谐集成电路,其特征在于:包括三个衰减单元,三个衰减单元通过单刀双掷开关串联连接,每个衰减单元包括一个电感、一个电容以及两个电阻,两个电阻串联,并与电感并联,电容的一端连接在两个电阻之间;相邻两个衰减单元之间通过两组单刀双掷开关连接,其中一组单刀双掷开关与输入端连接,另一组单刀双掷开关与输出端连接。
2.根据权利要求1所述的可模拟多条高速PCB背板信道衰减特性的集成电路,其特征在于:在三个衰减单元中,第一个衰减单元的电感的一端以及电容的另一端通过一组切换开关连接到输入端,电容的另一端以及电感的另一端分别与第一组单刀双掷开关连接,第一组单刀双掷开关的一个切换端与输出端连接,第一组单刀双掷开关的一个切换端与第二组单刀双掷开关的一个切换端连接;第二个衰减单元中,电感的一端以及电容的另一端与第二组单刀双掷开关连接,第二组单刀双掷开关一个切换端与第一组单刀双掷开关的一个切换端连接,另一个切换端与输入端连接;电感的另一端以及电容的另一端与第三组单刀双掷开关连接,第三组单刀双掷开关一个切换端与第四组单刀双掷开关的一个切换端连接,另一个切换端与输出端连接;在第三个衰减单元中,电感的一端以及电容的另一端与第四组单刀双掷开关连接,第四组单刀双掷开关一个切换端与第三组单刀双掷开关的一个切换端连接,另一个切换端与输入端连接,电感的另一端以及电容的另一端通过一组切换开关与输出端连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010325735.7A CN111628831A (zh) | 2020-04-23 | 2020-04-23 | 可模拟多条pcb信道衰减特性的串型可调谐集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010325735.7A CN111628831A (zh) | 2020-04-23 | 2020-04-23 | 可模拟多条pcb信道衰减特性的串型可调谐集成电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111628831A true CN111628831A (zh) | 2020-09-04 |
Family
ID=72260972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010325735.7A Pending CN111628831A (zh) | 2020-04-23 | 2020-04-23 | 可模拟多条pcb信道衰减特性的串型可调谐集成电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111628831A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006133159A2 (en) * | 2005-06-08 | 2006-12-14 | The Regents Of The University Of California | Linear variable voltage diode capacitor and adaptive matching networks |
CN1968013A (zh) * | 2005-11-17 | 2007-05-23 | 南京理工大学 | 微波毫米波低相位差宽频带数字衰减器集成电路 |
CN110429362A (zh) * | 2019-07-29 | 2019-11-08 | 上海海事大学 | 基于t型谐振器的可重构滤波器 |
CN210157157U (zh) * | 2019-07-17 | 2020-03-17 | 深圳市芯启源科技有限公司 | 一种手动可调衰减器 |
-
2020
- 2020-04-23 CN CN202010325735.7A patent/CN111628831A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006133159A2 (en) * | 2005-06-08 | 2006-12-14 | The Regents Of The University Of California | Linear variable voltage diode capacitor and adaptive matching networks |
CN1968013A (zh) * | 2005-11-17 | 2007-05-23 | 南京理工大学 | 微波毫米波低相位差宽频带数字衰减器集成电路 |
CN210157157U (zh) * | 2019-07-17 | 2020-03-17 | 深圳市芯启源科技有限公司 | 一种手动可调衰减器 |
CN110429362A (zh) * | 2019-07-29 | 2019-11-08 | 上海海事大学 | 基于t型谐振器的可重构滤波器 |
Non-Patent Citations (1)
Title |
---|
赵文强等: "改进型LCL滤波器拓扑在有源滤波器中的应用", 《机电工程》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Park et al. | Analytical approach for crosstalk characterization of multiconductor transmission lines using mode decomposition technique in the time domain | |
de Paulis et al. | Backplane channel design exploration at 112 Gbps using channel operating margin (COM) | |
CN102857389A (zh) | 1553b总线的频域失真预测信道建模方法 | |
CN111628831A (zh) | 可模拟多条pcb信道衰减特性的串型可调谐集成电路 | |
WO2012168833A1 (en) | Method for evaluating the effects of an interconnection on electrical variables | |
US8922298B2 (en) | Method and apparatus for cable emulation | |
CN101404598B (zh) | 一种百米长线模拟方法及装置 | |
Guo et al. | Reflection enhanced compensation of lossy traces for best eye-diagram improvement using high-impedance mismatch | |
de Paulis et al. | Feasibility analysis of Chip-to-Module Channel operating at 212 Gbps | |
Wu et al. | High Speed Muti-board Signal Integrity Simulation and Implementation | |
CN111245530A (zh) | 一种高速链路系统的测试装置及方法 | |
CN107949151B (zh) | 一种高频混压背板制作方法 | |
Antonini et al. | Eye pattern evaluation in high-speed digital systems analysis by using MTL modeling | |
EP3382900B1 (en) | Line simulator | |
CN101729097B (zh) | 信号处理方法、控制模块、串扰对消装置和通信系统 | |
Han et al. | Electrical and physical parametric study of high-speed link performance | |
CN1198424C (zh) | 高速数据通信系统设计中双绞线插入损耗的模拟方法 | |
Johansson et al. | Analysis of a high-speed PCB design | |
CN104577273B (zh) | 平面低通带通双频滤波器 | |
Ali et al. | Time and frequency domain modeling of wideband radio propagation for personal, mobile and indoor applications | |
Gu et al. | Efficient parametric modeling and analysis for backplane channel characterization | |
Warnakulasuriyarachchi | Design and simulation of a PCI Express Gen 3.0 communication channel | |
Kanaan | Optimization of Eye Diagram Based on Adaptive Decision Feedback Equalizer for High Speed Digital System | |
Ruiz-Molina et al. | Crosstalk Analysis for PCIe 6.0 (PAM4) Under Different Transmitter Conditions | |
Seo et al. | An approximate closed-form transfer function model for multiconductor transmission lines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200904 |
|
RJ01 | Rejection of invention patent application after publication |