CN111245530A - 一种高速链路系统的测试装置及方法 - Google Patents

Abstract

本发明提出了一种高速链路系统的测试装置，包括：芯片测试器件、传输插入损耗ISI衰减器件、串扰ISI衰减器件和串扰XTK测试器件；所述XTK测试器件，用于将接收到的串扰测试信号在接收到的传输测试信号中形成串扰信号，并将承载所述串扰信号的传输测试信号传输至所述芯片测试器件；所述芯片测试器件，还用于对承载所述串扰信号的传输测试信号的质量参数进行测试评估。本发明还公开了一种高速链路系统的测试方法，通过实施上述方案，有效提高了对承载串扰信号的传输测试信号的质量参数测试评估精度；简化了对承载串扰信号的传输测试信号的质量参数测试评估步骤，提高了对承载串扰信号的传输测试信号的质量参数测试评估效率。

Description

一种高速链路系统的测试装置及方法

技术领域

本发明涉及通信技术领域，尤其涉及一种高速链路系统的测试装置及方法。

背景技术

现代通信系统的交换能力以及处理能力越来越大，通信信号的传输速率越来越高，通信信号损耗直接影响信号正确传输，并影响整个系统。设计者必须了解通信信号损耗状况，以便做出正确的判断及评估。

现有技术中通过以下两种方式进行通信信号损耗测试来评估高速通信系统：方式一，测量一种速率的通信信号在两个不同通道下的眼图，并从眼图中提取幅度参数，然后分别对同一眼图中提取到的参数取绝对值做加法运算，得到两个和值，最后将两个和值做平均值运算，得到幅度值；由于每个通道特性不一致，每个通道都需要单独配置其参数才能优化其传输的通信信号质量，来确保良好的通信效果，增加了产品研发的难度，延长研发周期；方式二，根据板卡的走线情况(包括线宽线距、走线层面和板材型号等影响插损的要素)，使用计算机仿真计算出单位长度的插损，再把两个板卡走线长度统计出来，两者相乘后得出各信号位的总插入损耗值；通过对高速通道的传输长度进行计算，再根据传输长度计算信号的衰减，然后调整预加重或均衡参数；通过调整预加重或均衡参数以达到输出预估的通道特性，但是，输出的预估通道特性还需要进一步的测试。其中，方案一测试环境简单但是只针对一种信号在某一种速率下的眼图得出的测试结果，测试项单一，测试结论存在较大的误差；方案二中针对的是单板走线情况与插损的测试情况，需要仿真再查表，然后统计出插损值，操作步骤繁琐。

发明内容

本发明提出了一种高速链路系统的测试装置及方法，用以解决现有技术中对高速传输信号的插损串扰测试精度低的问题。

本发明采用的技术方案是提供一种测试装置，包括：芯片测试器件、传输插入损耗ISI衰减器件、串扰ISI衰减器件和串扰XTK测试器件；

所述芯片测试器件，用于将生成的传输测试信号传输至所述传输ISI衰减器件，并将生成的串扰测试信号传输至所述串扰ISI衰减器件；

所述传输ISI衰减器件，用于对接收到的所述传输测试信号进行衰减，并将衰减后的传输测试信号传输至所述XTK测试器件；

所述串扰ISI衰减器件，用于对接收到的所述串扰测试信号进行衰减，并将衰减后的串扰测试信号传输至所述XTK测试器件；

所述XTK测试器件，用于将接收到的串扰测试信号在接收到的传输测试信号中形成串扰信号，并将承载所述串扰信号的传输测试信号传输至所述芯片测试器件；

所述芯片测试器件，还用于对承载所述串扰信号的传输测试信号的质量参数进行测试评估。

可选地，所述传输ISI衰减器件，具体用于：对接收到的所述传输测试信号进行插损梯度扫描，以通过不同的插损梯度通道对所述传输测试信号进行衰减。

可选地，所述串扰ISI衰减器件，具体用于：对接收到的所述串扰测试信号进行插损梯度扫描，以通过不同的插损梯度通道对所述串扰测试信号进行衰减。

可选地，所述传输测试信号的质量参数包括：所述传输测试信号的误码率；

所述芯片测试器件，包括：时钟芯片，控制管理器件，及串行器/解串器SerDes测试芯片；

所述控制管理器件，用于将时钟控制指令发送至所述时钟芯片，并将测试信号控制指令发送至所述SerDes测试芯片；

所述时钟芯片，用于在所述时钟控制指令的控制下，生成设定频率的时钟信号，并将所述时钟信号传输至所述SerDes测试芯片；

所述SerDes测试芯片，用于在所述测试信号控制指令的控制下，基于所述时钟信号生成所述传输测试信号，及所述串扰测试信号；对接收到的承载所述串扰信号的传输测试信号的误码率进行测试评估。

可选地，所述SerDes测试芯片，具体用于：

在所述传输测试信号的格式为不归零码NRZ格式的情况下，对接收到的承载所述串扰信号的传输测试信号的误码率进行测试评估的结果为：

其中，n为承载所述串扰信号的传输测试信号的传输比特个数；k为承载所述串扰信号的传输测试信号的误码个数；p为承载所述串扰信号的传输测试信号的误码率；所述传输测试信号的传输速率范围为：[10Gbps，25Gbps]。

可选地，所述SerDes测试芯片，具体用于：

在所述传输测试信号的格式为脉冲幅度调制PAM4格式的情况下，对接收到的承载所述串扰信号的传输测试信号的误码率进行测试评估的结果为：

其中，x为承载所述串扰信号的传输测试信号的传输比特个数；μ为承载所述串扰信号的传输测试信号的误码个数；σ为承载所述串扰信号的传输测试信号的误码率；所述传输测试信号的传输速率范围为[50Gbps,56Gbps]。

本发明还提供一种测试方法，包括：

根据预置的测试参数，对传输测试信号和串扰测试信号分别进行衰减；其中，所述测试参数包括：所述传输测试信号的衰减参数，以及所述串扰测试信号的衰减参数〃；

将衰减后的串扰测试信号在衰减后的传输测试信号中形成串扰信号；

测试评估承载所述串扰信号的传输测试信号的误码率。

可选地，所述对传输测试信号和串扰测试信号分别进行衰减，包括：

对传输测试信号和串扰测试信号分别进行插损梯度扫描，以通过不同的插损梯度通道分别对传输测试信号和串扰测试信号进行衰减。

可选地，

所述测试评估承载所述串扰信号的传输测试信号的误码率，包括：

在所述传输测试信号的格式为不归零码NRZ格式的情况下，对接收到的承载所述串扰信号的传输测试信号的误码率进行测试评估的结果为：

其中，n为承载所述串扰信号的传输测试信号的传输比特个数；k为承载所述串扰信号的传输测试信号的误码个数；p为承载所述串扰信号的传输测试信号的误码率；所述传输测试信号的传输速率范围为：[10Gbps，25Gbps]。

可选地，

所述测试评估承载所述串扰信号的传输测试信号的误码率，包括：

在所述传输测试信号的格式为脉冲幅度调制PAM4格式的情况下，对接收到的承载所述串扰信号的传输测试信号的误码率进行测试评估的结果为：

其中，x为承载所述串扰信号的传输测试信号的传输比特个数；μ为承载所述串扰信号的传输测试信号的误码个数；σ为承载所述串扰信号的传输测试信号的误码率；所述传输测试信号的传输速率范围为[50Gbps,56Gbps]。

可选地，所述测试参数还包括以下参数中的一种或多种：PCB板上设置的测试传输线长度，所述PCB板的材质，所述PCB板的加工工艺，以及测试温度；所述方法还包括：

根据所述测试参数，测试所述传输测试信号在所述PCB板上设置的测试传输线上传输的插入损耗。

采用上述技术方案，本发明至少具有下列优点：

本发明所述一种高速链路系统的测试装置及方法，有效提高了对高速传输信号的插损串扰测试精度；简化了对高速传输信号的插损串扰测试步骤，提高了对高速传输信号的插损串扰测试效率。

附图说明

图1为本发明第一实施例所述的高速链路系统的测试装置组成结构示意图；

图2为本发明第二实施例所述的高速链路系统的测试装置组成结构示意图；

图3为本发明第三和第四实施例所述的高速链路系统的测试方法流程图。

具体实施方式

为更进一步阐述本发明为达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本发明进行详细说明如后。

本发明第一实施例，一种高速链路系统的测试装置，如图1所示，包括以下组成部分：

芯片测试器件100、传输ISI(Insertion，插入损耗)衰减测试单元200、串扰ISI衰减器件300和XTK(crosstalk，串扰)测试单元400；

芯片测试器件100，用于将生成的传输测试信号传输至传输ISI衰减器件200，并将生成的串扰测试信号传输至串扰ISI衰减器件300；

传输ISI衰减器件200，用于对接收到的传输测试信号进行衰减，并将衰减后的传输测试信号传输至XTK测试器件400；

串扰ISI衰减器件300，用于对接收到的串扰测试信号进行衰减，并将衰减后的串扰测试信号传输至XTK测试器件400；

XTK测试器件400，用于将接收到的串扰测试信号在接收到的传输测试信号中形成串扰信号，并将承载串扰信号的传输测试信号传输至芯片测试器件100；

芯片测试器件100，还用于对承载串扰信号的传输测试信号的质量参数进行测试评估。

在本实施例中，传输测试信号的格式包括以下信号之一：PRBS(Pseudo-RandomBinary Sequence，伪随机二进制序列)码信号，NRZ(Non-Return-to-Zero)码信号等；串扰测试信号的格式包括以下信号之一：PRBS码信号，NRZ码信号等；其中，传输测试信号可以是与串扰测试信号相同格式的信号，也可以是不同格式的信号。

在本实施例中，对传输ISI衰减器件200对接收到的传输测试信号进行衰减的方式不做具体限定，可以是将接收到的传输测试信号衰减至设定值，也可以是以预设的时间间隔将接收到的传输测试信号依次衰减至多个设定值。

在本实施例中，对串扰ISI衰减器件300对接收到的串扰测试信号进行衰减的方式不做具体限定，可以是将接收到的串扰测试信号衰减至设定值，也可以是以预设的时间间隔将接收到的串扰测试信号依次衰减至多个设定值。

在本实施例中，对质量参数不做具体限定，可以是误码率，也可以是传输插入损耗等参数。

可选地，芯片测试器件100，具体用于：基于接收到的传输信号控制指令，生成传输测试信号，并将传输测试信号发送至传输ISI衰减器件200；基于接收到的串扰信号控制指令，生成串扰测试信号，并将串扰测试信号发送至串扰ISI衰减器件300。

本发明第一实施例所述的高速链路系统的测试装置，有效提高了对承载串扰信号的传输测试信号的误码率测试评估精度，避免了通过计算机仿真带来的承载串扰信号的传输测试信号的误码率测试评估的缺陷；简化了对承载串扰信号的传输测试信号的误码率测试评估步骤，提高了对承载串扰信号的传输测试信号的误码率测试评估效率，避免了通过制备多个不同的高速链路系统测试电路，对承载串扰信号的传输测试信号的误码率进行测试评估，导致的测试步骤繁琐，测试周期过长的缺陷。

本发明第二实施例，一种高速链路系统的测试装置，如图2所示，包括以下组成部分：

芯片测试器件100、传输ISI衰减器件200、串扰ISI衰减器件300和XTK测试器件400；

芯片测试器件100，用于将生成的传输测试信号传输至传输ISI衰减器件200，并将生成的串扰测试信号传输至串扰ISI衰减器件300；

传输ISI衰减器件200，用于对接收到的传输测试信号进行插损梯度扫描，以通过不同的插损梯度通道对传输测试信号进行衰减，并将衰减后的传输测试信号传输至XTK测试器件400；

串扰ISI衰减器件300，用于对接收到的串扰测试信号进行插损梯度扫描，以通过不同的插损梯度通道对串扰测试信号进行衰减，并将衰减后的串扰测试信号传输至XTK测试器件400；

XTK测试器件400，用于将接收到的串扰测试信号在接收到的传输测试信号中形成串扰信号，并将承载串扰信号的传输测试信号传输至芯片测试器件100；

芯片测试器件100，还用于对承载串扰信号的传输测试信号的质量参数进行测试评估。

可选地，在传输测试信号的质量参数包括：传输测试信号的误码率的情况下，芯片测试器件100包括：时钟芯片101，控制管理器件102，及SerDes(SERializer/DESerializer，串行器/解串器)测试芯片103；

其中，控制管理器件102，用于将时钟控制指令发送至时钟芯片101，并将测试信号控制指令发送至SerDes测试芯片103；

时钟芯片101，用于在时钟控制指令的控制下，生成设定频率的时钟信号，并将时钟信号传输至SerDes测试芯片103；

SerDes测试芯片103，用于在测试信号控制指令的控制下，基于时钟信号生成传输测试信号，及串扰测试信号；对接收到的承载串扰信号的传输测试信号的误码率进行测试评估。

可选地，SerDes测试芯片103，具体用于：在传输测试信号的格式为NRZ(Non-Return to Zero，不归零码)格式的情况下，对接收到的承载串扰信号的传输测试信号的误码率进行测试评估的结果为：

其中，n为承载串扰信号的传输测试信号的传输比特个数；k为承载串扰信号的传输测试信号的误码个数；p为承载串扰信号的传输测试信号的误码率；传输测试信号的传输速率范围为：[10Gbps，25Gbps]。

可选地，SerDes测试芯片103，具体用于：在传输测试信号的格式为PAM4(4PulseAmplitude ModulaTIon，4脉冲幅度调制)格式的情况下，对接收到的承载串扰信号的传输测试信号的误码率进行测试评估的结果为：

其中，x为承载串扰信号的传输测试信号的传输比特个数；μ为承载串扰信号的传输测试信号的误码个数；σ为承载串扰信号的传输测试信号的误码率；传输测试信号的传输速率范围为[50Gbps,56Gbps]。

在本实施例中，芯片测试器件100，还包括：第一测试探头104，第二测试探头105，第三测试探头106及PCB(Printed Circuit Board，印制电路板)板107；

其中，PCB板107上设置有第一信号传输线1071、第二信号传输线1072和第三信号传输线1073；

第一信号传输线1071，用于将SerDes测试芯片103的第一信号输出管脚输出的传输测试信号传输至第一测试探头104；

第二信号传输线1072，用于将SerDes测试芯片103的第二信号输出管脚输出的串扰测试信号传输至第二测试探头105；

第三信号传输线1073，用于将第三测试探头106接收到的承载串扰信号的传输测试信号传输至SerDes测试芯片103的测试管脚；

第一测试探头104，用于将传输测试信号通过传输线缆传输至传输ISI衰减器件200；

第二测试探头104，用于将串扰测试信号通过传输线缆传输至串扰ISI衰减器件300；

第三测试探头106，用于通过传输线缆接收XTK测试器件400传输的承载串扰信号的传输测试信号。

在本实施例中，对第一测试探头104，第二测试探头105，及第三测试探头106不做具体限定，可以是相同的测试探头，也可以是不同的测试探头；其中，第一测试探头104，第二测试探头105，及第三测试探头106为以下测试探头中的一种或多种：SMA测试探头，MCX测试探头，及BCN测试探头。

例如：第一信号传输线1071，用于将SerDes测试芯片103的第一信号输出管脚从BGA(Ball Grid Array，焊球阵列封装)扇出过孔输出的第一PRBS码信号传输至第一SMA测试探头104；

第二信号传输线1072，用于将SerDes测试芯片103的第二信号输出管脚从BGA扇出过孔输出的第二PRBS码信号传输至第二SMA测试探头105；

第三信号传输线1073，用于将第三SMA测试探头106接收到的携带串扰信号的第一PRBS码信号传输至SerDes测试芯片103的测试管脚的BGA扇出过孔。

通过不同的第一信号传输线1071、第二信号传输线1072和第三信号传输线1073的测试组合，对对应的第一PRBS码信号、第二PRBS码信号和携带串扰信号的第一PRBS码信号进行传输测试，如表1所示：

表1：

可选地，PCB板107上还设置有测试传输线111；传输测试信号的质量参数还包括：传输测试信号在PCB板107上设置的测试传输线111上传输的插入损耗；SerDes测试芯片103，还用于：在测试信号控制指令的控制下，基于时钟信号生成多个设定频率的传输测试信号；控制多个设定频率的传输测试信号分别在PCB板107上设置的测试传输线111上进行传输，以获取每一设定频率的传输测试信号在PCB板107上设置的测试传输线111上传输的插入损耗。

在本实施例中，对测试传输线111长度不做具体限定，可以根据工程经验进行设置，也可以根据高速链路系统中PCB板传输高速链路信号的需求进行设置。通过生成多个设定频率的传输测试信号分别在PCB板107上设置的测试传输线111进行传输，以分别获取每一设定频率的传输测试信号在在PCB板107上设置的测试传输线111上传输的插入损耗，有效简化了对PCB板107上设置的测试传输线111的插入损耗测试步骤，避免了多次制备高速链路系统PCB测试板对高速链路信号的插入损耗进行测试导致的步骤繁琐，测试成本过高的缺陷；同时避免了通过计算机仿真高速链路系统PCB板对高速链路信号的插入损耗进行测试评估，测试结果不精确的弊端，有效提高了高速链路信号在PCB板中进行传输的插入损耗测试精度。

在本实施例中，可以将多个设定频率的传输测试信号分别在PCB板107上设置的测试传输线111上进行传输测试，得到的插入损耗制备为表格，以方便对每一设定频率的传输测试信号在PCB板107上设置的测试传输线111上进行传输，得到的插入损耗进行对比。

可选地，PCB板107包括：多个设定材质的PCB板107；其中，每一设定材质的PCB板107均设置有相同的测试传输线111；传输测试信号的质量参数还包括：传输测试信号在每一设定材质的PCB板107上设置的测试传输线111上传输的插入损耗；SerDes测试芯片103，还用于：在测试信号控制指令的控制下，基于时钟信号生成多个设定频率的传输测试信号；控制每一设定频率的传输测试信号分别在每一设定材质的PCB板107上设置的测试传输线111上进行传输，以获取每一设定频率的传输测试信号在每一设定材质的PCB板107上设置的测试传输线111上传输的插入损耗。

通过控制多个设定频率的传输测试信号分别在不同材质的PCB板107上的测试传输线111进行传输测试，以得到每一设定频率的传输测试信号在测试传输线111的插入损耗，有效简化了对PCB板107上设置的测试传输线111的插入损耗测试步骤，避免了多次制备不同材质的高速链路系统PCB测试板对高速链路信号的插入损耗进行测试导致的步骤繁琐，测试成本过高的缺陷；同时避免了通过计算机仿真进行不同材质高速链路系统PCB板对高速链路信号的插入损耗进行测试评估，测试结果不精确的弊端，有效提高了高速链路信号在不同材质的PCB板中进行传输的插入损耗测试精度。

例如：PCB板107包括：FR4(一种耐热材料等级的编号)材质的PCB板107，M4(Megtron4)材质的PCB板107，及M6(Megtron6)材质的PCB板107；其中，每一材质的PCB板107均设置有相同的测试传输线111；传输测试信号的质量参数还包括：传输测试信号在每一材质的PCB板107上设置的测试传输线111上传输的插入损耗；SerDes测试芯片103，还用于：在测试信号控制指令的控制下，基于时钟信号生成多个设定频率(1GHz、2GHz、3GHz、5GHz、10GHz、14GHz和20GHz)的传输测试信号；控制每一设定频率的传输测试信号分别在每一设定材质的PCB板107上设置的测试传输线111上进行传输，以获取每一设定频率的传输测试信号在每一设定材质的PCB板107上设置的测试传输线111上传输的插入损耗(如表2所示)。

表2：

根据表2中FR4、M4和M6这三种材质的PCB板能容忍的插入损耗情况，FR4材质的PCB板在5GHz频点的插入损耗就已经达到了-34.8db，M4材质的PCB板在10GHz频点的插入损耗值为-36.7db，相比FR4材质的PCB，M4材质的PCB板在同样长度的传输线下，信号传输在更高频的插入损耗更小，而M6PCB板在20GHz频点的插入损耗为-33.9db，相比FR4材质的PCB板和M4材质的PCB板，在同样长度的情况下，M6材质的PCB板更适用于高速链路。

可选地，PCB板107上还设置有多个不同设定长度传输线111；传输测试信号的质量参数还包括：传输测试信号在PCB板107上设置的设定长度测试传输线111上传输的插入损耗；SerDes测试芯片103，还用于：控制传输测试信号分别在PCB板107上设置的多个不同设定长度传输线111上进行传输，以获取传输测试信号在每一设定长度传输线111上传输的插入损耗。

通过传输测试信号分别在PCB板107上的不同长度测试传输线111进行传输测试，以得到传输测试信号在不同长度测试传输线111的插入损耗，有效简化了对PCB板107上设置的测试传输线111的插入损耗测试步骤，避免了多次制备不同长度测试传输线的高速链路系统PCB测试板对高速链路信号的插入损耗进行测试导致的步骤繁琐，测试成本过高的缺陷；同时避免了通过计算机仿真进行不同长度测试传输线的高速链路系统PCB板对高速链路信号的插入损耗进行测试评估，测试结果不精确的弊端，有效提高了高速链路信号在不同长度测试传输线的PCB板中进行传输的插入损耗测试精度。

例如，FR4、M4和M6这三种材质的PCB板107上分别设置有0.4m长度传输线111、0.5m长度传输线111、0.7m长度传输线111、1.2m长度传输线111、1.6m长度传输线111、2.1m长度传输线111和3.1m长度传输线111；传输测试信号的质量参数还包括：传输测试信号在PCB板107上设置的设定长度测试传输线111上传输的插入损耗；SerDes测试芯片103，还用于：控制传输测试信号分别在PCB板107上设置的每一设定长度传输线111上进行传输，以获取传输测试信号在每一设定长度传输线111上传输的插入损耗(如表3所示)。

表3：

	1GHz	2GHz	3GHz	5GHz	10GHz	14GHz	20GHz
								FR4	1.6	1	0.7	0.4
M4	2.7	1.7	1.3	0.9	0.5	0.4
								M6	3.1	2.1	1.6	1.2	0.7	0.5	0.4

根据已有的表3，以10Gbps serdes速率，插损为-13db，来评估高速链路系统的PCB板的信号传输线长度，在表3对应相同的10GHz的频点，FR4材质的PCB板107的信号传输线长度只有0.4m，M4材质的PCB板107的信号传输线长度为0.9m，M6材质的PCB板107的信号传输线长度为1.2m。

可选地，传输测试信号的质量参数还包括：每个预设温度下传输测试信号在PCB板107上设置的测试传输线111上传输的插入损耗；SerDes测试芯片103，还用于：在每个预设温度下，分别控制传输测试信号在PCB板107上设置的测试传输线111上进行传输，以获取每个预设温度下传输测试信号在PCB板107上设置的测试传输线111上传输的插入损耗。

通过传输测试信号分别在不同温度下的PCB板107上的不同长度测试传输线111进行传输测试，以得到传输测试信号在不同温度下测试传输线111的插入损耗，有效简化了对不同温度下PCB板107上设置的测试传输线111的插入损耗测试步骤，避免了多次制备不同长度测试传输线的高速链路系统PCB测试板对高速链路信号的插入损耗进行测试导致的步骤繁琐，以及测试成本过高的缺陷；同时避免了无法通过计算机仿真在不同温度下高速链路系统PCB板对高速链路信号的插入损耗进行测试评估的弊端，有效提高了不同温度下高速链路信号在测试传输线的PCB板中进行传输的插入损耗测试精度。

可选地，PCB板107包括：多个设定工艺加工的PCB板107；每一设定工艺加工的PCB板107均设置有测试传输线111；传输测试信号的质量参数还包括：传输测试信号在每个设定工艺加工的PCB板107上设置的测试传输线111上传输的插入损耗；SerDes测试芯片103，还用于：控制传输测试信号分别在每一设定工艺加工的PCB板107上设置的测试传输线111上进行传输，以获取传输测试信号在每一设定工艺加工的PCB板107上设置的测试传输线111上传输的插入损耗。

通过传输测试信号分别在不同加工工艺下制备的PCB板107上的测试传输线111进行传输测试，以得到传输测试信号在测试传输线111的插入损耗，有效简化了对不同加工工艺下制备的PCB板107上设置的测试传输线111的插入损耗测试步骤，避免了多次制备不同加工工艺的高速链路系统PCB测试板对高速链路信号的插入损耗进行测试导致的步骤繁琐，以及测试成本过高的缺陷；同时避免了无法通过计算机仿真在不同加工工艺的高速链路系统PCB板对高速链路信号的插入损耗进行测试评估的弊端，有效提高了高速链路信号在测试传输线的PCB板中进行传输的插入损耗测试精度。

在本实施例中，传输测试信号的格式包括以下信号之一：PRBS(Pseudo-RandomBinary Sequence，伪随机二进制序列)码信号，NRZ码信号等；串扰测试信号的格式包括以下信号之一：PRBS码信号，NRZ码信号等；其中，传输测试信号可以是与串扰测试信号相同格式的信号，也可以是不同格式的信号。

在本实施例中，对传输ISI衰减器件200对接收到的传输测试信号进行衰减的方式不做具体限定，可以是将接收到的传输测试信号衰减至设定值，也可以是以预设的时间间隔将接收到的传输测试信号依次衰减至多个设定值。

在本实施例中，对串扰ISI衰减器件300对接收到的串扰测试信号进行衰减的方式不做具体限定，可以是将接收到的串扰测试信号衰减至设定值，也可以是以预设的时间间隔将接收到的串扰测试信号依次衰减至多个设定值。

在本实施例中，对质量参数不做具体限定，可以是误码率，也可以是传输插入损耗等参数。

可选地，芯片测试器件100，具体用于：基于接收到的传输信号控制指令，生成传输测试信号，并将传输测试信号发送至传输ISI衰减器件200；基于接收到的串扰信号控制指令，生成串扰测试信号，并将串扰测试信号发送至串扰ISI衰减器件300。

本发明第二实施例所述的高速链路系统的测试装置，有效提高了对承载串扰信号的传输测试信号的质量参数测试评估精度，避免了通过计算机仿真带来的承载串扰信号的传输测试信号的质量参数测试评估的缺陷；简化了对承载串扰信号的传输测试信号的质量参数测试评估步骤，提高了对承载串扰信号的传输测试信号的质量参数测试评估效率，避免了通过制备多个不同的高速链路系统测试电路，对承载串扰信号的传输测试信号的质量参数进行测试评估，导致的测试步骤繁琐，测试周期过长的缺陷；同时，通过在PCB板上的测试传输线传输不同频率的传输测试信号，或者在不同材质的PCB板上的测试传输线传输测试信号，或者在不加工工艺的PCB板上的测试传输线传输测试信号，或者在不加工工艺的PCB板上的测试传输线传输测试信号，或者在不同温度下PCB板上的测试传输线传输测试信号，以获取PCB板上的测试传输线传输测试信号的插入损耗，有效提高了PCB板上的测试传输线传输测试信号的插入损耗测试效率，避免了制备多次制备高速链路系统PCB测试板对高速链路信号的插入损耗进行测试导致的步骤繁琐，以及测试成本过高的缺陷；同时避免了无法通过计算机仿真高速链路系统PCB板对高速链路信号的插入损耗进行测试评估的弊端，或者通过计算机仿真高速链路系统PCB板对高速链路信号的插入损耗进行测试评估，测试结果不精确的弊端，，有效提高了高速链路信号在测试传输线的PCB板中进行传输的插入损耗测试精度。

本发明第三实施例，一种高速链路系统的测试方法，如图3所示，该测试方法包括以下步骤：

步骤S301，根据预置的测试参数，对传输测试信号和串扰测试信号分别进行衰减。

其中，测试参数包括：传输测试信号的衰减参数，以及串扰测试信号的衰减参数。

在本实施例中，对传输测试信号的衰减参数不做具体限定，可以是将传输测试信号衰减至设定值，也可以是将传输测试信号衰减设定衰减幅度值，也可以是将传输测试信号进行梯度衰减的衰减幅度值。

在本实施例中，对串扰测试信号的衰减参数不做具体限定，可以是将串扰测试信号衰减至设定值，也可以是将串扰测试信号衰减设定衰减幅度值，也可以是将串扰测试信号进行梯度衰减的衰减幅度值。在本实施例中，根据信号的衰减参数，对传输测试信号和串扰测试信号分别进行衰减的方式，包括以下方式之一：

方式一，根据预置的测试参数，对传输测试信号和串扰测试信号分别衰减至设定信号幅度值；

方式二，根据预置的测试参数，对传输测试信号和串扰测试信号分别衰减设定衰减幅度值；

方式三，根据预置的测试参数，对传输测试信号和串扰测试信号分别进行梯度衰减。

在本实施例中，传输测试信号的格式包括以下信号之一：PRBS(Pseudo-RandomBinary Sequence，伪随机二进制序列)码信号，NRZ码信号等；串扰测试信号的格式包括以下信号之一：PRBS码信号，NRZ码信号等；其中，传输测试信号可以是与串扰测试信号相同格式的信号，也可以是不同格式的信号。

步骤S302，将衰减后的串扰测试信号在衰减后的传输测试信号中形成串扰信号。

通过将减后的串扰测试信号在衰减后的传输测试信号中形成串扰信号，以控制不同幅度值的串扰测试信号在不同幅度值的传输测试信号中形成串扰信号，实现了多种幅度值的串扰测试信号在多种幅度值的传输测试信号中形成串扰信号，有效提高了测试评估承载串扰信号的传输测试信号的误码率的精度，避免了只能测试评估一种幅度值的串扰测试信号在一种幅度值的传输测试信号中形成的串扰信号，而不能测试评估其他幅度值的串扰测试信号在该幅度值的传输测试信号中形成的串扰信号，或者不能测试评估该幅度值的串扰测试信号在其他幅度值的传输测试信号中形成的串扰信号，提高了测试评估效率，也提高了测试评估的精度。

步骤S303，测试评估承载串扰信号的传输测试信号的误码率。

本发明第三实施例所述的高速链路系统的测试方法，有效提高了对承载串扰信号的传输测试信号的误码率测试评估精度，避免了通过计算机仿真带来的承载串扰信号的传输测试信号的误码率测试评估的缺陷；简化了对承载串扰信号的传输测试信号的误码率测试评估步骤，提高了对承载串扰信号的传输测试信号的误码率测试评估效率。

本发明第四实施例，一种高速链路系统的测试方法，如图3所示，该测试方法包括以下步骤：

步骤S301，根据预置的测试参数，对传输测试信号和串扰测试信号分别进行衰减。

其中，测试参数包括：传输测试信号的衰减参数，以及串扰测试信号的衰减参数。

可选地，步骤S301，具体包括：根据预置的测试参数，对传输测试信号和串扰测试信号分别进行插损梯度扫描，以通过不同的插损梯度通道分别对传输测试信号和串扰测试信号进行衰减。

在本实施例中，传输测试信号的格式包括以下信号之一：PRBS(Pseudo-RandomBinary Sequence，伪随机二进制序列)码信号，NRZ码信号等；串扰测试信号的格式包括以下信号之一：PRBS码信号，NRZ码信号等；其中，传输测试信号可以是与串扰测试信号相同格式的信号，也可以是不同格式的信号。

步骤S302，将衰减后的串扰测试信号在衰减后的传输测试信号中形成串扰信号。

通过将减后的串扰测试信号在衰减后的传输测试信号中形成串扰信号，以控制不同幅度值的串扰测试信号在不同幅度值的传输测试信号中形成串扰信号，实现了多种幅度值的串扰测试信号在多种幅度值的传输测试信号中形成串扰信号，有效提高了测试评估承载串扰信号的传输测试信号的误码率的精度，避免了只能测试评估一种幅度值的串扰测试信号在一种幅度值的传输测试信号中形成的串扰信号，而不能测试评估其他幅度值的串扰测试信号在该幅度值的传输测试信号中形成的串扰信号，或者不能测试评估该幅度值的串扰测试信号在其他幅度值的传输测试信号中形成的串扰信号，提高了测试评估效率，也提高了测试评估的精度。

步骤S303，测试评估承载串扰信号的传输测试信号的误码率。

可选地，步骤S304，具体包括：在传输测试信号的格式为NRZ格式的情况下，对接收到的承载串扰信号的传输测试信号的误码率进行测试评估的结果为：

其中，n为承载串扰信号的传输测试信号的传输比特个数；k为承载串扰信号的传输测试信号的误码个数；p为承载串扰信号的传输测试信号的误码率；传输测试信号的传输速率范围为：[10Gbps，25Gbps]。

可选地，步骤S304，具体包括：在传输测试信号的格式为PAM4格式的情况下，对接收到的承载所述串扰信号的传输测试信号的误码率进行测试评估的结果为：

其中，x为承载所述串扰信号的传输测试信号的传输比特个数；μ为承载所述串扰信号的传输测试信号的误码个数；σ为承载所述串扰信号的传输测试信号的误码率；所述传输测试信号的传输速率范围为[50Gbps,56Gbps]。

在本实施例中，该高速链路系统的测试方法，还包括步骤S304，其中，步骤S304，包括：测试参数还包括以下参数中的一种或多种：PCB板上设置的测试传输线长度，PCB板的材质，PCB板的加工工艺，以及测试温度；根据测试参数，测试传输测试信号在PCB板上设置的测试传输线上传输的插入损耗。

在本实施例中，步骤S304，具体包括以下方式中的一种或多种：

方式一，控制多个设定频率的传输测试信号分别在PCB板上设置的测试传输线上进行传输，以获取每一设定频率的传输测试信号在PCB板上设置的测试传输线上传输的插入损耗；

方式二，控制每一设定频率的传输测试信号分别在每一设定材质的PCB板上设置的测试传输线上进行传输，以获取每一设定频率的传输测试信号在每一设定材质的PCB板上设置的测试传输线上传输的插入损耗；

方式三，控制传输测试信号分别在多个设定材质的PCB板上设置的多个不同设定长度传输线上进行传输，以获取传输测试信号在每一设定长度传输线上传输的插入损耗。

方式四，在多个预设温度下，分别控制传输测试信号在PCB板上设置的测试传输线上进行传输，以获取每个预设温度下传输测试信号在PCB板上设置的测试传输线上传输的插入损耗。

方式五，控制传输测试信号分别在多个设定工艺加工的PCB板上设置的测试传输线上进行传输，以获取传输测试信号在每一设定工艺加工的PCB板上设置的测试传输线上传输的插入损耗。

在本实施例中，对步骤S304的执行顺序不做具体限定，可以在步骤S303之前执行，也可以在步骤S303之后执行。

本发明第四实施例所述的高速链路系统的测试方法，有效提高了对承载串扰信号的传输测试信号的误码率测试评估精度，避免了通过计算机仿真带来的承载串扰信号的传输测试信号的误码率测试评估的缺陷；简化了对承载串扰信号的传输测试信号的误码率测试评估步骤，提高了对承载串扰信号的传输测试信号的误码率测试评估效率。

本发明第五实施例，本实施例是在上述实施例的基础上，以一种测试方法为例，介绍一个本发明的应用实例。

系统链路整个通道由线卡BGA焊盘及扇出过孔，通过PCB板的信号传输线连接线卡正交连接器及Footprint(管脚)；并连接交换板正交连接器及Footprint，通过PCB板的信号传输线连接交换板BGA焊盘及扇出过孔组成。这个测试环境直接模拟高速链路系统，测试板主芯片的高速serdes可支持10.3125Gbps、25.78125Gbps或53.125Gbps的速率。

步骤S601，在固定50Gbps速率和PCB板的信号传输线的情况下，对系统插损串扰进行评估，对同一通道进行插损遍历；

其中，通道插损梯度2dB@12.5GHz；

步骤S602，对不同通道进行串扰遍历，串扰梯度为0.5mv，启用linktraining(链路协商)；

步骤S603，对不同系统链路插损对应不同串扰的多个case进行误码测试，以开FEC(Forward Error Correction，前向纠错)12个小时framer error不超过15个为无误码标准。

通过上述测试方法，测试得出插损与串扰的表格，根据表格可以绘制曲线图，可以直观的看出不同插损，不同串扰对应的误码率；根据上述评估方法，可以评估在10G/25G/50G速率下的误码率是否为最优误码情况。

本发明第六实施例，本实施例是在上述实施例的基础上，以一种测试方法为例，介绍一个本发明的应用实例。

系统链路整个通道由线卡BGA焊盘及扇出过孔，通过PCB板的信号传输线连接线卡正交连接器及Footprint；并连接交换板正交连接器及Footprint，通过PCB板的信号传输线连接交换板BGA焊盘及扇出过孔组成。

步骤S701，以50Gbps速率，通过改变PCB板的信号传输线长度，对系统链路插损进行测试评估。

步骤S702，对同一通道进行插损遍历；其中通道插损梯度为2dB@12.5GHz。

步骤S703，在将插损梯度都遍历后，根据上述测试评估方法，会得出一个表格，由于此demo板主芯片支持-30dB的插损，因此在30db以内的插损都是可以容忍的线长，进而可以实现对不同系统的走线长度进行评估。

本发明第七实施例，本实施例是在上述实施例的基础上，以一种测试方法为例，介绍一个本发明的应用实例。

系统链路整个通道由线卡BGA焊盘及扇出过孔，通过PCB板的信号传输线连接线卡正交连接器及Footprint；并连接交换板正交连接器及Footprint，通过PCB板的信号传输线连接交换板BGA焊盘及扇出过孔组成。

步骤S801，以固定50Gbps速率PCB板的信号传输线的情况下，改变温度，得到系统链路插损温升增量计算表格；

仿真结果为系统温升40度插损增加1.7dB。

步骤S802，对系统高温插损进行验证，对同一通道进行插损遍历；其中通道插损梯度2dB@12.5GHz。

步骤S803，在将插损梯度都遍历后，得到系统高温插损测试表格。

由于此demo板主芯片支持-30dB的插损，因此在30db以内的插损都是可以容忍的温升，进而可以实现对不同系统的线卡，交换板的温升评估并实现对仿真结果的验证，仿真结果为常温系统插损最大25.3dB@13.28GHz，高温系统插损增大1.4dB。

本发明第八实施例，本实施例是在上述实施例的基础上，以一种测试方法为例，介绍一个本发明的应用实例。

系统链路整个通道由线卡BGA焊盘及扇出过孔，通过PCB板的信号传输线连接线卡正交连接器及Footprint；并连接交换板正交连接器及Footprint，通过PCB板的信号传输线连接交换板BGA焊盘及扇出过孔组成。

步骤S901，以固定50Gbps速率，对不同加工工艺的demo板进行系统评估。

步骤S902，对同一通道,进行插损遍历；其中，通道插损梯度2dB@12.5GHz。

步骤S903，将插损梯度都遍历后，得到系统评估插损测试表格。

由于此demo板主芯片支持30dB的插损，因此对于超出插损标准要求的加工工艺都是不可取的，并可以实现对不同系统的线卡，交换板的加工工艺的评估。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (17)

1.一种高速链路系统的测试装置，其特征在于，包括：芯片测试器件、传输插入损耗ISI衰减器件、串扰ISI衰减器件和串扰XTK测试器件；

所述芯片测试器件，用于将生成的传输测试信号传输至所述传输ISI衰减器件，并将生成的串扰测试信号传输至所述串扰ISI衰减器件；

所述传输ISI衰减器件，用于对接收到的所述传输测试信号进行衰减，并将衰减后的传输测试信号传输至所述XTK测试器件；

所述串扰ISI衰减器件，用于对接收到的所述串扰测试信号进行衰减，并将衰减后的串扰测试信号传输至所述XTK测试器件；

所述XTK测试器件，用于将接收到的串扰测试信号在接收到的传输测试信号中形成串扰信号，并将承载所述串扰信号的传输测试信号传输至所述芯片测试器件；

所述芯片测试器件，还用于对承载所述串扰信号的传输测试信号的质量参数进行测试评估。

2.根据权利要求1所述的装置，其特征在于，所述传输ISI衰减器件，具体用于：对接收到的所述传输测试信号进行插损梯度扫描，以通过不同的插损梯度通道对所述传输测试信号进行衰减。

3.根据权利要求1或2所述的装置，其特征在于，所述串扰ISI衰减器件，具体用于：对接收到的所述串扰测试信号进行插损梯度扫描，以通过不同的插损梯度通道对所述串扰测试信号进行衰减。

4.根据权利要求1所述的装置，其特征在于，所述传输测试信号的质量参数包括：所述传输测试信号的误码率；

所述芯片测试器件，包括：时钟芯片，控制管理器件，及串行器/解串器SerDes测试芯片；

所述控制管理器件，用于将时钟控制指令发送至所述时钟芯片，并将测试信号控制指令发送至所述SerDes测试芯片；

所述时钟芯片，用于在所述时钟控制指令的控制下，生成设定频率的时钟信号，并将所述时钟信号传输至所述SerDes测试芯片；

所述SerDes测试芯片，用于在所述测试信号控制指令的控制下，基于所述时钟信号生成所述传输测试信号，及所述串扰测试信号；对接收到的承载所述串扰信号的传输测试信号的误码率进行测试评估。

5.根据权利要求4所述的装置，其特征在于，所述SerDes测试芯片，具体用于：

在所述传输测试信号的格式为不归零码NRZ格式的情况下，对接收到的承载所述串扰信号的传输测试信号的误码率进行测试评估的结果为：

其中，n为承载所述串扰信号的传输测试信号的传输比特个数；k为承载所述串扰信号的传输测试信号的误码个数；p为承载所述串扰信号的传输测试信号的误码率；所述传输测试信号的传输速率范围为：[10Gbps，25Gbps]。

6.根据权利要求4所述的装置，其特征在于，所述SerDes测试芯片，具体用于：

在所述传输测试信号的格式为脉冲幅度调制PAM4格式的情况下，对接收到的承载所述串扰信号的传输测试信号的误码率进行测试评估的结果为：

其中，x为承载所述串扰信号的传输测试信号的传输比特个数；μ为承载所述串扰信号的传输测试信号的误码个数；σ为承载所述串扰信号的传输测试信号的误码率；所述传输测试信号的传输速率范围为[50Gbps,56Gbps]。

7.根据权利要求4所述的装置，其特征在于，所述芯片测试器件，还包括：第一测试探头，第二测试探头，第三测试探头及印刷电路板PCB板；

所述PCB板上设置有第一信号传输线、第二信号传输线和第三信号传输线；

所述第一信号传输线，用于将所述SerDes测试芯片的第一信号输出管脚输出的所述传输测试信号传输至所述第一测试探头；

所述第二信号传输线，用于将所述SerDes测试芯片的第二信号输出管脚输出的所述串扰测试信号传输至所述第二测试探头；

所述第三信号传输线，用于将所述第三测试探头接收到的承载所述串扰信号的传输测试信号传输至所述SerDes测试芯片的测试管脚；

所述第一测试探头，用于将所述传输测试信号通过传输线缆传输至所述传输ISI衰减器件；

所述第二测试探头，用于将所述串扰测试信号通过传输线缆传输至所述串扰ISI衰减器件；

所述第三测试探头，用于通过传输线缆接收所述XTK测试器件传输的承载所述串扰信号的传输测试信号。

8.根据权利要求7所述的装置，其特征在于，所述PCB板上还设置有测试传输线；所述传输测试信号的质量参数还包括：所述传输测试信号在所述PCB板上设置的测试传输线上传输的插入损耗；

所述SerDes测试芯片，还用于：

在所述测试信号控制指令的控制下，基于所述时钟信号生成多个设定频率的所述传输测试信号；

控制多个设定频率的所述传输测试信号分别在所述PCB板上设置的测试传输线上进行传输，以获取每一设定频率的所述传输测试信号在所述PCB板上设置的测试传输线上传输的插入损耗。

9.根据权利要求7所述的装置，其特征在于，所述PCB板包括：多个设定材质的PCB板；其中，每一所述设定材质的PCB板均设置有相同的测试传输线；所述传输测试信号的质量参数还包括：所述传输测试信号在每一所述设定材质的PCB板上设置的测试传输线上传输的插入损耗；

所述SerDes测试芯片，还用于：

在所述测试信号控制指令的控制下，基于所述时钟信号生成多个设定频率的所述传输测试信号；

控制每一设定频率的所述传输测试信号分别在每一所述设定材质的PCB板上设置的测试传输线上进行传输，以获取每一设定频率的所述传输测试信号在每一所述设定材质的PCB板上设置的测试传输线上传输的插入损耗。

10.根据权利要求7所述的装置，其特征在于，所述PCB板上还设置有多个不同设定长度传输线；所述传输测试信号的质量参数还包括：所述传输测试信号在所述PCB板上设置的设定长度测试传输线上传输的插入损耗；

所述SerDes测试芯片，还用于：

控制所述传输测试信号分别在所述PCB板上设置的多个不同设定长度传输线上进行传输，以获取所述传输测试信号在每一所述设定长度传输线上传输的插入损耗。

11.根据权利要求7所述的装置，其特征在于，所述传输测试信号的质量参数还包括：每个预设温度下所述传输测试信号在所述PCB板上设置的测试传输线上传输的插入损耗；

所述SerDes测试芯片，还用于：

在每个预设温度下，分别控制所述传输测试信号在所述PCB板上设置的测试传输线上进行传输，以获取每个预设温度下所述传输测试信号在所述PCB板上设置的测试传输线上传输的插入损耗。

12.根据权利要求7所述的装置，其特征在于，所述PCB板包括：多个设定工艺加工的PCB板；每一所述设定工艺加工的PCB板均设置有测试传输线；

所述传输测试信号的质量参数还包括：所述传输测试信号在每个设定工艺加工的PCB板上设置的测试传输线上传输的插入损耗；

所述SerDes测试芯片，还用于：

控制所述传输测试信号分别在每一设定工艺加工的PCB板上设置的测试传输线上进行传输，以获取所述传输测试信号在每一设定工艺加工的PCB板上设置的测试传输线上传输的插入损耗。

13.一种高速链路系统的测试方法，其特征在于，包括：

根据预置的测试参数，对传输测试信号和串扰测试信号分别进行衰减；其中，所述测试参数包括：所述传输测试信号的衰减参数，以及所述串扰测试信号的衰减参数；

将衰减后的串扰测试信号在衰减后的传输测试信号中形成串扰信号；

测试评估承载所述串扰信号的传输测试信号的误码率。

14.根据权利要求13所述的方法，其特征在于，所述对传输测试信号和串扰测试信号分别进行衰减，包括：

对传输测试信号和串扰测试信号分别进行插损梯度扫描，以通过不同的插损梯度通道分别对传输测试信号和串扰测试信号进行衰减。

15.根据权利要求13所述的方法，其特征在于，所述测试评估承载所述串扰信号的传输测试信号的误码率，包括：

在所述传输测试信号的格式为不归零码NRZ格式的情况下，对接收到的承载所述串扰信号的传输测试信号的误码率进行测试评估的结果为：

其中，n为承载所述串扰信号的传输测试信号的传输比特个数；k为承载所述串扰信号的传输测试信号的误码个数；p为承载所述串扰信号的传输测试信号的误码率；所述传输测试信号的传输速率范围为：[10Gbps，25Gbps]。

16.根据权利要求13所述的方法，其特征在于，所述测试评估承载所述串扰信号的传输测试信号的误码率，包括：

在所述传输测试信号的格式为脉冲幅度调制PAM4格式的情况下，对接收到的承载所述串扰信号的传输测试信号的误码率进行测试评估的结果为：

其中，x为承载所述串扰信号的传输测试信号的传输比特个数；μ为承载所述串扰信号的传输测试信号的误码个数；σ为承载所述串扰信号的传输测试信号的误码率；所述传输测试信号的传输速率范围为[50Gbps,56Gbps]。

17.根据权利要求13所述的方法，其特征在于，所述测试参数还包括以下参数中的一种或多种：PCB板上设置的测试传输线长度，所述PCB板的材质，所述PCB板的加工工艺，以及测试温度；所述方法还包括：

根据所述测试参数，测试所述传输测试信号在所述PCB板上设置的测试传输线上传输的插入损耗。

Images