JP7231589B2 - 誤り率測定装置および誤り率測定方法 - Google Patents

誤り率測定装置および誤り率測定方法 Download PDF

Info

Publication number
JP7231589B2
JP7231589B2 JP2020149186A JP2020149186A JP7231589B2 JP 7231589 B2 JP7231589 B2 JP 7231589B2 JP 2020149186 A JP2020149186 A JP 2020149186A JP 2020149186 A JP2020149186 A JP 2020149186A JP 7231589 B2 JP7231589 B2 JP 7231589B2
Authority
JP
Japan
Prior art keywords
under test
device under
emphasis
bit error
error rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020149186A
Other languages
English (en)
Other versions
JP2022043738A (ja
Inventor
久生 城所
裕之 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2020149186A priority Critical patent/JP7231589B2/ja
Priority to CN202110759370.3A priority patent/CN114221719B/zh
Priority to US17/370,566 priority patent/US11579192B2/en
Publication of JP2022043738A publication Critical patent/JP2022043738A/ja
Application granted granted Critical
Publication of JP7231589B2 publication Critical patent/JP7231589B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/244—Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/3171—BER [Bit Error Rate] test
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H04B17/309—Measuring or estimating channel quality parameters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Environmental & Geological Engineering (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

本発明は、被測定物（ＤＵＴ：Device Under Test ）を信号パターン折り返しのステートに遷移させた状態で既知パターンのテスト信号を被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返して受信する入力データのビット誤り率（ＢＥＲ：Bit Error Rate）を測定する誤り率測定装置および誤り率測定方法に関する。
誤り率測定装置は、例えば下記特許文献１に開示されるように、被測定物（ＤＵＴ）を信号パターン折り返しのステートに遷移させた状態で固定データを含む既知パターンのテスト信号を被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返して受信した被測定信号と基準となる参照信号とをビット単位で比較してビット誤り率を測定する装置として従来から知られている。
ところで、この種の誤り率測定装置を用いて行うＰＣＩ Ｅｘｐｒｅｓｓ（以下、ＰＣＩｅと略称する） ＰＨＹ Ｔｅｓｔ Ｓｐｅｃｉｆｉｃａｔｉｏｎで定められたコンプライアンス試験の項目の一つとして、被測定物の受信性能を評価するためのＬｉｎｋ Ｅｑｕａｌｉｚａｔｉｏｎ Ｔｅｓｔがある。このテストは、リンクトレーニング中に、被測定物が誤り率測定装置の出力波形のエンファシスを最適化した後、被測定物でループバックした信号を用いてビットエラー測定を行うテストである。被測定物が誤り率測定装置の出力波形を制御して、被測定物の受信に最適化できるかがテストされる。つまり、誤り率測定装置から被測定物方向の伝送路で、誤り率測定装置の出力波形のエンファシス最適化が行われる。
一方、被測定物から誤り率測定装置方向の伝送路では、被測定物の出力波形のエンファシス最適化は規定されていない。これは、一般に誤り率測定装置の受信性能が被測定物より高性能であるため、今までは最適化の必要が無かったためと考えられる。
特開２００７－２７４４７４号公報
しかしながら、新たに規格化されたＰＣＩｅ Ｇｅｎ５（３２．０ＧＴ／ｓ）の高速信号では、誤り率測定装置においても、伝送路に応じた最適なエンファシスをかけた波形を被測定物から出力しないと、被測定物から波形を受信してエラーフリーを得ることが困難である。ところが、被測定物の出力波形のエンファシス調整を手動で行うことは非常に困難である。これは、被測定物の内部設定にアクセスするための情報が開示されていないことが多いためである。その結果、被測定物の出力波形のエンファシス調整を行うためには、リンクトレーニングにて行う必要がある。
そこで、本発明は上記問題点に鑑みてなされたものであって、リンクトレーニング中に被測定物の出力波形のエンファシスを調整制御するための最適値を得ることができる誤り率測定装置および誤り率測定方法を提供することを目的としている。
上記目的を達成するため、本発明の請求項１に記載された誤り率測定装置は、既知パターンのテスト信号を被測定物Ｗに送信し、ＰＣＩ Ｅｘｐｒｅｓｓ規格で定められたパラメータ値として、リンクの状態を管理するためのリンクトレーニング中のＲｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎ Ｐｈａｓｅのタイムアウト時間内にＰｒｅｓｅｔまたはＣｕｒｓｏｒによるパラメータ値を順次可変して前記被測定物に変更要求するデータ送信部４と、
前記リンクトレーニングに使用されるＴｒａｉｎｉｎｇ Ｏｒｄｅｒｅｄ Ｓｅｔｓ１を使用し、前記データ送信部にて前記パラメータ値を順次可変して前記被測定物に変更要求を行ったときのビットエラーを測定するビットエラー測定部５ａと、
前記ビットエラー測定部の測定結果においてビットエラーが最も少ないパラメータ値を前記被測定物の出力波形のエンファシスの最適値と判別する判別部５ｂと、を備え、
前記ビットエラー測定部は、前記エンファシスの最適値にてエンファシスが調整制御された前記被測定物の出力波形のビットエラーを、前記被測定物のリンク・トレーニング・ステータス・ステート・マシンをループバックのステートに遷移させた状態で測定することを特徴とする。
本発明の請求項２に記載された誤り率測定装置は、請求項１の誤り率測定装置において、
前記ビットエラー測定部が測定したビットエラーの測定結果を含む状態遷移ログを保存する記憶部６を備えたことを特徴とする。
本発明の請求項３に記載された誤り率測定方法は、既知パターンのテスト信号を被測定物Ｗに送信し、ＰＣＩ Ｅｘｐｒｅｓｓ規格で定められたパラメータ値として、リンクの状態を管理するためのリンクトレーニング中のＲｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎ Ｐｈａｓｅのタイムアウト時間内にＰｒｅｓｅｔまたはＣｕｒｓｏｒによるパラメータ値を順次可変して前記被測定物に変更要求するステップと、
前記リンクトレーニングに使用されるＴｒａｉｎｉｎｇ Ｏｒｄｅｒｅｄ Ｓｅｔｓ１を使用し、前記パラメータ値を順次可変して前記被測定物に変更要求を行ったときのビットエラーを測定するステップと、
前記ビットエラーの測定結果においてビットエラーが最も少ないパラメータ値を前記被測定物の出力波形のエンファシスの最適値と判別するステップと、
前記エンファシスの最適値にてエンファシスが調整制御された前記被測定物の出力波形のビットエラーを、前記被測定物のリンク・トレーニング・ステータス・ステート・マシンをループバックのステートに遷移させた状態で測定するステップと、を含むことを特徴とする。
本発明の請求項４に記載された誤り率測定方法は、請求項３の誤り率測定方法において、
前記ビットエラーの測定結果を含む状態遷移ログを保存するステップを含むことを特徴とする。
本発明によれば、リンクトレーニング中に被測定物の出力波形のエンファシスを調整制御するための最適値を得ることができる。そして、被測定物から誤り率測定装置方向の伝送路における被測定物の出力波形のエンファシスを最適値に調整制御してビットエラー測定を行い、被測定物の受信性能を評価することができる。
本発明に係る誤り率測定装置の概略構成を示すブロック図である。 本発明に係る誤り率測定装置により被測定物の出力波形のエンファシスを最適化するための処理手順を示すフローチャートである。 本発明に係る誤り率測定装置によりＰｒｅｓｅｔをインクリメントしたときのビットエラー測定結果を含む状態遷移ログの一例を示す図である。 リンク状態管理機構の一例であって、ＬＴＳＳＭの状態遷移図である。
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。
［本発明の概要について］
本発明に係る誤り率測定装置は、例えば拡張バスや拡張スロットの接続規格であるＰＣＩｅの規格に準拠したデバイスを被測定物（ＤＵＴ）とし、被測定物を信号パターン折り返しのステート（図４のＬＴＳＳＭ（リンク・トレーニング・ステータス・ステート・マシン：Link Training and Status State Machine）の「Ｌｏｏｐｂａｃｋ」ステート）に遷移させた状態で固定データを含む既知パターンのテスト信号を被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返して受信した被測定信号と基準となる参照信号とをビット単位で比較してビット誤り率を測定するものである。
特に、本発明は、リンクの状態を管理するためのリンクトレーニング中に誤り率測定装置で受信するのに最適な被測定物の出力波形のエンファシスの最適値を取得し、被測定物の出力波形のエンファシスを最適値に調整制御し、Ｌｉｎｋ Ｅｑｕａｌｉｚａｔｉｏｎ Ｔｅｓｔ（以下、受信性能評価試験という）においてビットエラー測定を行うことを目的としている。
図１に示すように、誤り率測定装置１は、上記目的を達成するため、設定部２、リンク状態管理部３、データ送信部４、データ受信部５、記憶部６を備えて概略構成され、リンク状態管理機構（図４のＬＴＳＳＭ）のステートの１つであるＲｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎのタイムアウト時間内にパラメータ値（ＰｒｅｓｅｔまたはＣｕｒｓｏｒ）を順次可変して被測定物Ｗに変更要求を行ってビットエラーを測定し、測定したビットエラーが最も少ないパラメータ値をエンファシスの最適値として保持し、保持した最適値を被測定物Ｗに要求し、被測定物Ｗの出力波形のエンファシスを最適値に調整制御して受信性能評価試験におけるビットエラー測定を行う機能を有する。
図１に示すように、被測定物Ｗは、リンク状態を管理するリンク状態管理機構として、図４のＬＴＳＳＭによるリンク状態管理部Ｗ１を搭載し、データ受信部Ｗ２、データ送信部Ｗ３を備えて概略構成される。以下、被測定物Ｗと誤り率測定装置１の各構成について説明する。
［被測定物の構成について］
データ受信部Ｗ２は、受信性能評価試験で被測定物Ｗの出力波形のエンファシスの最適化を行う際に、リンクの状態を管理するためのリンクトレーニング中に誤り率測定装置１のデータ送信部４からのパラメータ値（ＰｒｅｓｅｔまたはＣｕｒｓｏｒ）の変更指示を受信する。
なお、エンファシスの最適化とは、決められた時間内（受信性能評価試験におけるＲｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎのタイムアウト時間内）でビットエラー数が最も少ないパラメータ値（ＰｒｅｓｅｔまたはＣｕｒｓｏｒ）を最適値とし、被測定物Ｗの出力波形のエンファシスを最適値に調整制御することを意味する。
また、データ受信部Ｗ２は、ビットエラー測定を行う際に、信号パターン折り返しのステート（図４のＬＴＳＳＭの「Ｌｏｏｐｂａｃｋ」ステート）に遷移させた状態で固定データを含む既知パターンのテスト信号を誤り率測定装置１のデータ送信部４から受信する。
データ送信部Ｗ３は、受信性能評価試験で被測定物Ｗの出力波形のエンファシスの最適化を行う際に、データ受信部Ｗ２が誤り率測定装置１のデータ送信部４から受信したパラメータ値の変更指示に従って被測定物Ｗの出力波形のエンファシスを調整制御するエンファシス制御部Ｗ３ａを有する。
また、データ送信部Ｗ３は、ビットエラー測定を行う際に、データ受信部Ｗ２が誤り率測定装置１のデータ送信部４から既知パターンのテスト信号を受信すると、この受信したテスト信号に対する応答信号を被測定信号として誤り率測定装置１に折り返して送信する。
［誤り率測定装置の構成について］
設定部２は、ビットエラー測定に関わる各種設定を行う。具体的に、設定部２は、受信性能評価試験で被測定物Ｗの出力波形のエンファシスの最適化を行うか否かの設定、被測定物Ｗが「Ｕｐｓｔｒｅａｍ Ｐｏｒｔ」（Ａｄｄ－ｉｎ Ｃａｒｄ：上流側のデバイス）または「Ｄｏｗｎｓｔｒｅａｍ Ｐｏｒｔ」（システムデバイス：下流側のデバイス）のどちらであるかの選択設定、被測定物Ｗに変更要求するパラメータ値：「Ｐｒｅｓｅｔ」（Ｐｒｅｓｅｔ０～１０の何れか）または「Ｃｕｒｓｏｒ」（Ｐｒｅ－ｃｕｒｓｏｒ、Ｃｕｒｓｏｒ、Ｐｏｓｔ－ｃｕｒｓｏｒの３つのパラメータで指定）の選択設定、Ｒｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎのタイムアウト時間によって決まるパラメータ値の変更要求によるエンファシスの調整実施回数の上限値の設定などを行う。
なお、設定部２は、上記エンファシスの最適化を行わない場合、ユーザが所望とする「Ｐｒｅｓｅｔ」（Ｐｒｅｓｅｔ０～１０の何れか）または「Ｃｕｒｓｏｒ」（Ｐｒｅ－ｃｕｒｓｏｒ、Ｃｕｒｓｏｒ、Ｐｏｓｔ－ｃｕｒｓｏｒの３つのパラメータで指定）を設定する。
リンク状態管理部３は、被検査物Ｗに搭載されたリンク状態管理部Ｗ１と同一または同等の機構としてＬＴＳＳＭを有し、使用する規格（例えばＰＣＩｅ）に従って動作する。
リンク状態管理部３は、被測定物Ｗ（データ受信部Ｗ２、データ送信部Ｗ３）との間で通信されるトレーニングパターン（ＴＳ１ Ｏｒｄｅｒｅｄ ＳｅｔｓとＴＳ２ Ｏｒｄｅｒｅｄ Ｓｅｔｓ）により、被測定物Ｗのリンク状態管理部Ｗ１の現在のリンク状態を認識する。具体的には、リンク速度、ループバックの有無、レーンを識別するためのレーン番号、リンク番号、パターン信号の発生時間や発生回数、エンファシス量、受け側のイコライザの調整値などの各種情報を得る。
リンク状態管理部３は、設定部２にて設定された情報に基づく判別として、被測定物ＷがＵｐｓｔｒｅａｍ ＰｏｒｔまたはＤｏｗｎｓｔｒｅａｍ Ｐｏｒｔのどちらかの判別、被測定物Ｗの出力波形のエンファシスの最適化を実施するか否かの判別、選択設定されたパラメータ値がＰｒｅｓｅｔまたはＣｕｒｓｏｒのどちらかの判別、変更要求したパラメータ値を被測定物Ｗがサポートしているか否かの判別、エンファシスの調整実施回数が上限値に達したか否かの判別などを行う。
リンク状態管理部３は、誤り率測定装置１と被測定物Ｗとの間の通信において、データ送信部４からの被測定物Ｗの現在のリンク状態を把握するためのトレーニングパターンの送信に伴って被測定物Ｗのデータ送信部Ｗ３から受信するトレーニングパターンにより被測定物Ｗの現在のリンク状態を管理し、被測定物Ｗの現在のトレーニングシーケンスに応じたトレーニングパターンとして、次に送信すべきトレーニングパターンをデータ送信部４に指示する。
データ送信部４は、受信性能評価試験で被測定物Ｗの出力波形のエンファシスの最適化を行う際に、リンク状態管理部３からの指示により、データ受信部５で被測定物Ｗの現在のリンク状態を把握するために必要なトレーニングシーケンスに基づくトレーニングパターンを発生して送信する。このトレーニングパターンには、被測定物Ｗに対してパラメータ値（ＰｒｅｓｅｔまたはＣｕｒｓｏｒ）の変更を指示するデータ、設定部２にて設定された情報のデータなどが含まれる。
データ送信部４は、リンク状態管理部３の指示によるトレーニングシーケンスを元に、被測定物Ｗのリンク状態管理部Ｗ１のリンク状態をループバックに遷移（被測定物Ｗのリンク状態管理部Ｗ１のＬＴＳＳＭを図４の「Ｌｏｏｐｂａｃｋ」ステートに遷移）させるためのトレーニングパターンを発生して送信する。
データ送信部４は、誤り率測定装置１の出力波形のエンファシスを調整制御するエンファシス制御部４ａを有し、被測定物Ｗがループバックに遷移した状態で被測定物Ｗのビットエラー測定を行う際に、被測定物Ｗに入力する既知パターンとして、エンファシス制御部４ａにて出力波形のエンファシスが調整制御されたＰＲＢＳ（疑似ランダム・ビット・シーケンス）パターンや任意のプログラマブルパターンによるパターン信号（テスト信号）を発生して送信する。
データ受信部５は、ビットエラー測定部５ａ、判別部５ｂ、イコライザ５ｃを含んで構成され、誤り率測定装置１と被測定物Ｗとの間のネゴシエーションにより、被測定物Ｗのデータ送信部Ｗ３が送信するデータを受信する。
ビットエラー測定部５ａは、受信性能評価試験で被測定物Ｗの出力波形のエンファシスの最適化を行う際に、順次可変されるパラメータ値（ＰｒｅｓｅｔまたはＣｕｒｓｏｒ）の変更要求に基づいて被測定物Ｗのエンファシス制御部Ｗ３ａにてエンファシスが調整制御されてデータ送信部Ｗ３から送信された信号（被測定物Ｗの出力波形）のビットエラーを測定する。
ビットエラー測定部５ａは、記憶部６に保存されたエンファシスの最適値（ビットエラーが最も少ないパラメータ値）を被測定物Ｗに変更要求したときに、この変更要求に基づいて被測定物Ｗのエンファシス制御部Ｗ３ａにてエンファシスが調整制御されてデータ送信部Ｗ３から送信された信号（エンファシスが最適値に調整制御された被測定物Ｗの出力波形）のビットエラーを測定する。
判別部５ｂは、Ｒｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎのタイムアウト時間内にパラメータ値（ＰｒｅｓｅｔまたはＣｕｒｓｏｒ）を順次可変して被測定物Ｗに変更要求を行ってビットエラー測定部５ａがビットエラーを測定したときのｘ回目（最適化実施した中でビットエラー測定結果が最小となった実施回目）のビットエラー測定結果と今回のビットエラー測定結果を比較し、ビットエラー測定結果が最も少ないパラメータ値を被測定物Ｗの出力波形のエンファシスの最適値として判別する。
イコライザ５ｃは、受信感度の向上を図るため、例えばＤＦＥ(Decision Feedback Equalization)、ＣＴＬＥ(Continuous Time Linear Equalizer)などで構成される。イコライザ５ｃは、被測定物Ｗのエンファシス制御部Ｗ３ａにて出力波形のエンファシスが最適値に調整制御されてデータ送信部Ｗ３から送信される信号の周波数特性を調整する。
記憶部６は、図２のフローチャートに従ってビットエラー測定部５ａが測定するビットエラーの測定結果を含む図３に示すような形式のＬＴＳＳＭ遷移ログを保存する。その際、記憶部６は、ビットエラーの測定結果において、判別部５ｂが最適値と判別したパラメータ値、すなわち、Ｒｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎのタイムアウト時間内でビットエラー数が最も少ないパラメータ値（ＰｒｅｓｅｔまたはＣｕｒｓｏｒ）を被測定物Ｗの出力波形のエンファシスの最適値として保存する。
［被測定物の出力波形のエンファシス最適化方法について］
次に、上述した誤り率測定装置１により被測定物Ｗの出力波形のエンファシスを調整制御して最適化する方法について図２のフローチャートを参照しながら説明する。
図２はＲｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎ Ｐｈａｓｅ２または３において、被測定物の出力波形のエンファシスを調整制御して最適化するためのフローチャートである。
なお、Ｒｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎ Ｐｈａｓｅ２は、Ｕｐｓｔｒｅａｍ Ｐｏｒｔが、Ｄｏｗｎｓｔｒｅａｍ Ｐｏｒｔの出力波形エンファシスを調整するステートである。したがって、誤り率測定装置１は、被測定物Ｗが「Ｄｏｗｎｓｔｒｅａｍ Ｐｏｒｔ」の場合、Ｒｅｃｏｖｅｒｙ．Ｅｑｕａｌｉｚａｔｉｏｎ Ｐｈａｓｅ２で、被測定物Ｗの出力波形のエンファシスを調整する。
また、Ｒｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎ Ｐｈａｓｅ３は、Ｄｏｗｎｓｔｒｅａｍ Ｐｏｒｔが、Ｕｐｓｔｒｅａｍ Ｐｏｒｔの出力波形エンファシスを調整するステートである。したがって、誤り率測定装置１は、被測定物Ｗが「Ｕｐｓｔｒｅａｍ Ｐｏｒｔ」の場合、Ｒｅｃｏｖｅｒｙ．Ｅｑｕａｌｉｚａｔｉｏｎ Ｐｈａｓｅ３で、被測定物の出力波形のエンファシスを調整する。
さらに、図２において、「ｍ」はタイムアウト時間によって決まるパラメータ値の変更要求によるエンファシスの調整実施回数の上限値、「ｎ」は調整回数（ｎ＝１，２，３，…）、ｎ＝１のときはＹｅｓを選択する。
ＰＣＩｅのリンクトレーニングは、ＬＴＳＳＭにより管理されており、受信性能評価試験では、誤り率測定装置１のリンク状態管理部３（ＬＴＳＳＭ）と被測定物Ｗのリンク状態管理部Ｗ１（ＬＴＳＳＭ）との間で、ネゴシエーションを行うことで、被測定物ＷのＬＴＳＳＭを図４の「Ｌｏｏｐｂａｃｋ」ステートに遷移させてビットエラー測定を行う。本実施の形態では、この「Ｌｏｏｐｂａｃｋ」ステートに遷移させる前に、図４の「Ｒｅｃｏｖｅｒｙ」ステート内のＲｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎを経由することで、被測定物Ｗの出力波形のエンファシスの調整制御を行っている。
そこで、まず、誤り率測定装置１と被測定物Ｗとの間のネゴシエーションにより、被測定物Ｗが「Ｕｐｓｔｒｅａｍ Ｐｏｒｔ」か「Ｄｏｗｎｓｔｒｅａｍ Ｐｏｒｔ」かに応じてＬＴＳＳＭ（リンク状態管理部３，Ｗ１）をＲｅｃｏｖｅｒｙステート内のＲｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎ Ｐｈａｓｅ２または３の状態に遷移させる。すなわち、被測定物Ｗが「Ｄｏｗｎｓｔｒｅａｍ Ｐｏｒｔ」であればＲｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎ Ｐｈａｓｅ２の状態に遷移させ、被測定物Ｗが「Ｕｐｓｔｒｅａｍ Ｐｏｒｔ」であればＲｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎ Ｐｈａｓｅ３の状態に遷移させる。
そして、リンクトレーニング中のＲｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎ Ｐｈａｓｅ２または３の状態においてエンファシスの最適化を実施するか否かを判別する（ＳＴ１）。そして、エンファシスの最適化を実施すると判別すると（ＳＴ１－Ｙｅｓ）、エンファシスを調整制御するパラメータ値として「Ｐｒｅｓｅｔ」（Ｐｒｅｓｅｔ０～１０の何れか）または「Ｃｕｒｓｏｒ」（Ｐｒｅｓｅｔ０～１０の何れかに対応するＣｕｒｓｏｒ）のどちらを選択して設定したかを判別する（ＳＴ２）。
ここで、エンファシスを調整制御するパラメータ値として「Ｐｒｅｓｅｔ」を選択したと判別すると、選択設定したＰｒｅｓｅｔへの変更要求を被測定物Ｗに行い（ＳＴ３）、Ｒｏｕｎｄｔｒｉｐ ｄｅｌａｙ待ちに移行する（ＳＴ４）。例えば、エンファシスを調整制御するパラメータ値として、「Ｐｒｅｓｅｔ」を選択し、「Ｐｒｅｓｅｔ６」を初期値として設定すると、「Ｐｒｅｓｅｔ６」への変更要求を被測定物Ｗに行う。
なお、Ｒｏｕｎｄｔｒｉｐ ｄｅｌａｙは、誤り率測定装置１が被測定物Ｗにパラメータ値の変更要求をし、この変更要求に対して被測定物Ｗから誤り率測定装置１に応答があるまでの時間である。
これに対し、エンファシスを調整制御するパラメータ値として「Ｃｕｒｓｏｒ」を選択したと判別すると、選択設定したＣｕｒｓｏｒへの変更要求を行い（ＳＴ５）、ＳＴ４のＲｏｕｎｄｔｒｉｐ ｄｅｌａｙ待ちに移行する。例えば、３タップでエンファシスを調整制御するパラメータ値として、「Ｃｕｒｓｏｒ」を選択し、「Ｐｒｅｓｅｔ３」に対応するプリ（Ｐｒｅ－ｃｕｒｓｏｒ）、メイン（Ｃｕｒｓｏｒ）、ポスト（Ｐｏｓｔ－ｃｕｒｓｏｒ）それぞれのタップのＣｕｒｓｏｒ値が設定されると、「Ｐｒｅｓｅｔ３」に対応するＣｕｒｓｏｒ値への変更要求を被測定物Ｗに行う。
なお、エンファシスの最適化を実施しないと判別すると（ＳＴ１－Ｎｏ）、ユーザが任意に設定したパラメータ値のエンファシスを被測定物Ｗに要求し（ＳＴ６）、ＳＴ４のＲｏｕｎｄｔｒｉｐ ｄｅｌａｙ待ちに移行する。
そして、ＳＴ４のＲｏｕｎｄｔｒｉｐ ｄｅｌａｙが経過すると、被測定物Ｗからトレーニングパターンを受信したか否かを判別する（ＳＴ７）。被測定物Ｗからトレーニングパターンを受信したと判別すると（ＳＴ７－Ｙｅｓ）、要求エンファシスを許諾したか否かを判別する（ＳＴ８）。この要求エンファシスを許諾したか否かの判別は、誤り率測定装置１が変更要求したパラメータ値を被測定物Ｗがサポートしているか否かによって行われる。そして、要求エンファシスを許諾したと判別すると（ＳＴ８－Ｙｅｓ）、ビットエラーを測定し、その結果を状態遷移ログ（ＬＴＳＳＭ遷移ログ）として記憶部６に保存する（ＳＴ９）。
その後、エンファシスの最適化を実施するか否かを判別し（ＳＴ１０）、エンファシスの最適化を実施すると判別すると（ＳＴ１０－Ｙｅｓ）、最適化実施をｍ回（上限回数）実施したか否かを判別する（ＳＴ１１）。最適化実施をｍ回数実施していないと判別すると（ＳＴ１１－Ｎｏ）、ｘ回目（最適化実施した中でビットエラー測定結果が最小となった実施回目）のビットエラー測定結果がｎ回目（今回）のビットエラー測定結果以上か否かを判別する（ＳＴ１２）。
そして、ｘ回目のビットエラー測定結果がｎ回目（今回）のビットエラー測定結果以上である判別すると（ＳＴ１２－Ｙｅｓ）、ｎ回目（今回）のビットエラー測定結果に基づくパラメータ値をエンファシスの最適値として記憶部６に保存してｘ＝ｎに設定し、（ＳＴ１３）、最適化実施がｍ回（上限回数）実施完了したか否かを判別する（ＳＴ１４）。
そして、最適化実施がｍ回（上限回数）実施完了したと判別すると（ＳＴ１４－Ｙｅｓ）、記憶部６に最終的に保存したエンファシスの最適値（Ｒｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎのタイムアウト時間内でビットエラー数が最も少ないパラメータ値）を被測定物Ｗに要求し（ＳＴ１５）、ＳＴ４のＲｏｕｎｄｔｒｉｐ ｄｅｌａｙ待ちに移行する。
これに対し、ｘ回目のビットエラー測定結果がｎ回目（今回）のビットエラー測定結果以上でないと判別すると（ＳＴ１２－Ｎｏ）、ｘ回目のビットエラー測定結果に基づくパラメータ値をエンファシスの最適値として記憶部６に保存し（ＳＴ１６）、最適化実施がｍ回（上限回数）実施完了したか否かを判別する（ＳＴ１４）。
なお、エンファシスの最適化を実施しないと判別したとき（ＳＴ１０－Ｎｏ）、最適化実施をｍ回（上限回数）実施したと判別したとき（ＳＴ１１－Ｙｅｓ）は、Ｒｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎ Ｐｈａｓｅ３（２）を終了する（ＳＴ１７）。
また、被測定物Ｗからトレーニングパターンを受信しないと判別したとき（ＳＴ７－Ｎｏ）、要求エンファシスを許諾しないと判別したとき（ＳＴ８－Ｎｏ）、最適化実施がｍ回（上限回数）実施完了していないと判別したとき（ＳＴ１４－Ｎｏ）は、ＳＴ１に戻る。
このように、図２のフローチャートに基づく動作をＲｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎ Ｐｈａｓｅのタイムアウト時間内で繰り返してビットエラー測定を行い、このビットエラーの測定結果からエンファシスの最適値を求める。
なお、ビットエラー測定は、トレーニングに使用されるＴｒａｉｎｉｎｇ Ｏｒｄｅｒｅｄ Ｓｅｔｓ１（ＴＳ１ Ｏｒｄｅｒｅｄ Ｓｅｔｓ）を使用して行う。また、調整毎のビットエラー数を、ＬＴＳＳＭの遷移ログ（ＬＴＳＳＭの遷移毎に、遷移先、発生時刻、遷移のトリガ、エラー情報をメモリに格納し、ＬＴＳＳＭ遷移の時間経過をトレースできるようにしたもの）を記憶部６に保存し、トレーンング完了後に確認できるようにしている。
ここで、図３は誤り率測定装置１によりパラメータ値として「Ｐｒｅｓｅｔ６」を初期値とし、Ｒｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎ Ｐｈａｓｅのタイムアウト時間内で「Ｐｒｅｓｅｔ」をＰｒｅｓｅｔ６→７→８→９→１０→０→１→２→…→５までＰｒｅｓｅｔをインクリメントしたときのビットエラー測定結果を含む状態遷移ログの一例を示している。図３の状態遷移ログでは、パラメータ値として「Ｐｒｅｓｅｔ」を選択し、Ｐｒｅｓｅｔ６を初期値として順次インクリメントして被測定物Ｗに変更要求したときのビットエラーを測定し、最初にエラーフリー（Ｅｒｒｏｒ Ｃｏｕｎｔ「００」）を検出したパラメータ値：「Ｐｒｅｓｅｔ７」（Ｐ７）（図３の点線で囲まれる部分Ａ）が状態遷移ログの最後の行にエンファシスの最適値の結果（図３の点線で囲まれる部分Ｂ）として残る。
このように、本実施の形態によれば、リンクの状態を管理するためのリンクトレーニング中に誤り率測定装置で受信した信号のビットエラーが最小となるパラメータ値を被測定物の出力波形のエンファシスを調整制御するための最適値として得ることができる。そして、被測定物から誤り率測定装置方向の伝送路における被測定物の出力波形のエンファシスを最適値に調整制御して受信性能評価試験においてビットエラー測定を行い、その測定結果に基づいて被測定物の受信性能を評価することができる。
以上、本発明に係る誤り率測定装置および誤り率測定方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。
１ 誤り率測定装置
２ 設定部
３ リンク状態管理部（ＬＴＳＳＭ）
４ データ送信部
４ａ エンファシス制御部
５ データ受信部
５ａ ビットエラー測定部
５ｂ 判別部
５ｃ イコライザ
６ 記憶部
Ｗ 被測定物
Ｗ１ リンク状態管理部（ＬＴＳＳＭ）
Ｗ２ データ受信部
Ｗ３ データ送信部
Ｗ３ａ エンファシス制御部

Claims (4)

  1. 既知パターンのテスト信号を被測定物（Ｗ）に送信し、ＰＣＩ Ｅｘｐｒｅｓｓ規格で定められたパラメータ値として、リンクの状態を管理するためのリンクトレーニング中のＲｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎ Ｐｈａｓｅのタイムアウト時間内にＰｒｅｓｅｔまたはＣｕｒｓｏｒによるパラメータ値を順次可変して前記被測定物に変更要求するデータ送信部（４）と、
    前記リンクトレーニングに使用されるＴｒａｉｎｉｎｇ Ｏｒｄｅｒｅｄ Ｓｅｔｓ１を使用し、前記データ送信部にて前記パラメータ値を順次可変して前記被測定物に変更要求を行ったときのビットエラーを測定するビットエラー測定部（５ａ）と、
    前記ビットエラー測定部の測定結果においてビットエラーが最も少ないパラメータ値を前記被測定物の出力波形のエンファシスの最適値と判別する判別部（５ｂ）と、を備え、
    前記ビットエラー測定部は、前記エンファシスの最適値にてエンファシスが調整制御された前記被測定物の出力波形のビットエラーを、前記被測定物のリンク・トレーニング・ステータス・ステート・マシンをループバックのステートに遷移させた状態で測定することを特徴とする誤り率測定装置。
  2. 前記ビットエラー測定部が測定したビットエラーの測定結果を含む状態遷移ログを保存する記憶部（６）を備えたことを特徴とする請求項１に記載の誤り率測定装置。
  3. 既知パターンのテスト信号を被測定物（Ｗ）に送信し、ＰＣＩ Ｅｘｐｒｅｓｓ規格で定められたパラメータ値として、リンクの状態を管理するためのリンクトレーニング中のＲｅｃｏｖｅｒｙ Ｅｑｕａｌｉｚａｔｉｏｎ Ｐｈａｓｅのタイムアウト時間内にＰｒｅｓｅｔまたはＣｕｒｓｏｒによるパラメータ値を順次可変して前記被測定物に変更要求するステップと、
    前記リンクトレーニングに使用されるＴｒａｉｎｉｎｇ Ｏｒｄｅｒｅｄ Ｓｅｔｓ１を使用し、前記パラメータ値を順次可変して前記被測定物に変更要求を行ったときのビットエラーを測定するステップと、
    前記ビットエラーの測定結果においてビットエラーが最も少ないパラメータ値を前記被測定物の出力波形のエンファシスの最適値と判別するステップと、
    前記エンファシスの最適値にてエンファシスが調整制御された前記被測定物の出力波形のビットエラーを、前記被測定物のリンク・トレーニング・ステータス・ステート・マシンをループバックのステートに遷移させた状態で測定するステップと、を含むことを特徴とする誤り率測定方法。
  4. 前記ビットエラーの測定結果を含む状態遷移ログを保存するステップを含むことを特徴とする請求項３に記載の誤り率測定方法。
JP2020149186A 2020-09-04 2020-09-04 誤り率測定装置および誤り率測定方法 Active JP7231589B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020149186A JP7231589B2 (ja) 2020-09-04 2020-09-04 誤り率測定装置および誤り率測定方法
CN202110759370.3A CN114221719B (zh) 2020-09-04 2021-07-05 误码率测量装置及误码率测量方法
US17/370,566 US11579192B2 (en) 2020-09-04 2021-07-08 Error rate measuring apparatus and error rate measuring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020149186A JP7231589B2 (ja) 2020-09-04 2020-09-04 誤り率測定装置および誤り率測定方法

Publications (2)

Publication Number Publication Date
JP2022043738A JP2022043738A (ja) 2022-03-16
JP7231589B2 true JP7231589B2 (ja) 2023-03-01

Family

ID=80469708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020149186A Active JP7231589B2 (ja) 2020-09-04 2020-09-04 誤り率測定装置および誤り率測定方法

Country Status (3)

Country Link
US (1) US11579192B2 (ja)
JP (1) JP7231589B2 (ja)
CN (1) CN114221719B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210303427A1 (en) * 2020-03-26 2021-09-30 Rohde & Schwarz Gmbh & Co. Kg System for testing a blockchain enabled device-under-test
JP7399146B2 (ja) * 2021-10-05 2023-12-15 アンリツ株式会社 誤り検出装置および誤り検出方法
JP7432569B2 (ja) * 2021-10-11 2024-02-16 アンリツ株式会社 誤り検出装置および誤り検出方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004357050A (ja) 2003-05-29 2004-12-16 Mitsubishi Electric Corp 波形品質評価システム及び波形品質評価方法
JP2006060808A (ja) 2004-08-16 2006-03-02 Samsung Electronics Co Ltd 適応型プリエンファシスデータ伝送をループバックするための方法、及び送信機
JP2014183583A (ja) 2013-03-15 2014-09-29 Intel Corp ハードウェア駆動アルゴリズムによる等化を改善するための装置、システムおよび方法
JP2017098615A (ja) 2015-11-18 2017-06-01 アンリツ株式会社 誤り率測定装置及び誤り率測定方法
US20190044760A1 (en) 2018-06-20 2019-02-07 Intel Corporation Technologies for optimizing transmitter equalization with high-speed retimer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2375662B1 (en) * 2005-01-20 2018-09-26 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
JP4468322B2 (ja) * 2006-03-31 2010-05-26 アンリツ株式会社 ビット誤り測定装置
KR101031393B1 (ko) * 2007-07-20 2011-04-25 후지쯔 가부시끼가이샤 신호 전송 장치 및 방법
JP5443290B2 (ja) * 2010-07-21 2014-03-19 アンリツ株式会社 誤り率測定装置および誤り率測定方法
WO2012144068A1 (ja) * 2011-04-22 2012-10-26 三菱電機株式会社 複数の通信経路を用いた通信装置
US8949497B2 (en) * 2011-08-24 2015-02-03 Nvidia Corporation Method and apparatus for interleaving bursts of high-speed serial interconnect link training with bus data transactions
US9424226B1 (en) * 2012-10-25 2016-08-23 Qlogic, Corporation Method and system for signal equalization in communication between computing devices
CN106487610A (zh) * 2016-09-14 2017-03-08 北京广利核系统工程有限公司 双环网络误码率测试方法和装置
US10853212B2 (en) * 2018-01-08 2020-12-01 Intel Corporation Cross-talk generation in a multi-lane link during lane testing
US10474607B2 (en) * 2018-05-01 2019-11-12 Intel Corporation Adapt link training based on source capability information
JP6776298B2 (ja) * 2018-05-25 2020-10-28 アンリツ株式会社 信号発生装置および信号発生方法と誤り率測定装置および誤り率測定方法
US10491342B1 (en) * 2018-07-23 2019-11-26 Hewlett Packard Enterprise Development Lp Bit error ratio tests with two-sided bit error ratio frequentist intervals
CN111245530B (zh) * 2018-11-29 2022-07-19 中兴通讯股份有限公司 一种高速链路系统的测试装置及方法
CN109586964B (zh) * 2018-11-30 2022-02-08 联芸科技（杭州）有限公司 双向通信的本地端口及端口训练方法
CN110930910B (zh) * 2019-12-02 2021-07-06 Tcl华星光电技术有限公司 一种显示面板中信号的处理方法及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004357050A (ja) 2003-05-29 2004-12-16 Mitsubishi Electric Corp 波形品質評価システム及び波形品質評価方法
JP2006060808A (ja) 2004-08-16 2006-03-02 Samsung Electronics Co Ltd 適応型プリエンファシスデータ伝送をループバックするための方法、及び送信機
JP2014183583A (ja) 2013-03-15 2014-09-29 Intel Corp ハードウェア駆動アルゴリズムによる等化を改善するための装置、システムおよび方法
JP2017098615A (ja) 2015-11-18 2017-06-01 アンリツ株式会社 誤り率測定装置及び誤り率測定方法
US20190044760A1 (en) 2018-06-20 2019-02-07 Intel Corporation Technologies for optimizing transmitter equalization with high-speed retimer

Also Published As

Publication number Publication date
CN114221719A (zh) 2022-03-22
JP2022043738A (ja) 2022-03-16
US20220074987A1 (en) 2022-03-10
CN114221719B (zh) 2024-05-17
US11579192B2 (en) 2023-02-14

Similar Documents

Publication Publication Date Title
JP7231589B2 (ja) 誤り率測定装置および誤り率測定方法
US7860472B2 (en) Receiver circuit and receiver circuit testing method
US7715323B2 (en) Method for monitoring BER in an infiniband environment
CA2571065A1 (en) Automatic adaptive equalization method and system for high-speed serial transmission link
WO2005091582A1 (en) System and method for automatically calibrating two-tap and multi-tap equalization for a communications link
US7688749B1 (en) Network interface with autonegotiation and cable length measurement
WO2016150077A1 (zh) 参数处理方法及装置
US8081723B1 (en) Serial data signal eye width estimator methods and apparatus
JP2011519532A (ja) 通信システムにおけるフィードバックの質の評価
JP7432569B2 (ja) 誤り検出装置および誤り検出方法
JP6691284B2 (ja) 情報処理装置、ストレージシステムおよび通信制御プログラム
US8090009B2 (en) Test apparatus
JP2011041109A (ja) 伝送システムおよび伝送方法
CN114389751B (zh) 一种用于误码测试设备的自动均衡方法和系统
JP7162645B2 (ja) 誤り率測定装置およびパラメータ取得方法
JP5149996B2 (ja) 光受信器識別閾値の最適化方法及び装置
CN116932441B (zh) 一种并行接口及可降低延时校准复杂度的延时校准方法
US8175141B2 (en) Method and apparatus for calibrating equalizers without knowledge of the data pattern being received
JP2021027489A (ja) データ伝送装置およびその制御方法
JP7399146B2 (ja) 誤り検出装置および誤り検出方法
JP2020161944A (ja) 誤り測定器及びそれを用いた応答時間の測定方法
US8416442B2 (en) Communication system, transmitter, receiver, and computer readable medium storing communication program for signal correction according to a physical quantity of the signal transmission path
US8036302B2 (en) Apparatus with communication capability, method for adjusting the same, and medium recording adjusting program
EP0559354A2 (en) Method and apparatus for measuring worst case susceptibility of digital microwave radios to multipath fading
TWI854734B (zh) 訊號處理裝置與訊號處理方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230216

R150 Certificate of patent or registration of utility model

Ref document number: 7231589

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150