JP2017098615A - 誤り率測定装置及び誤り率測定方法 - Google Patents
誤り率測定装置及び誤り率測定方法 Download PDFInfo
- Publication number
- JP2017098615A JP2017098615A JP2015225789A JP2015225789A JP2017098615A JP 2017098615 A JP2017098615 A JP 2017098615A JP 2015225789 A JP2015225789 A JP 2015225789A JP 2015225789 A JP2015225789 A JP 2015225789A JP 2017098615 A JP2017098615 A JP 2017098615A
- Authority
- JP
- Japan
- Prior art keywords
- link state
- pattern
- under test
- device under
- training
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000691 measurement method Methods 0.000 title claims description 5
- 238000005259 measurement Methods 0.000 title description 17
- 238000012549 training Methods 0.000 claims abstract description 123
- 238000012360 testing method Methods 0.000 claims description 105
- 230000007704 transition Effects 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 14
- 238000004891 communication Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 description 14
- 238000001514 detection method Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
Description
前記エラー検出器は、前記被測定物との間の通信により該被測定物のトレーニングシーケンスに基づく前記リンク状態管理機構のリンク状態を管理して次に発生するトレーニングパターンを指示するリンク状態管理部26を備え、
前記パターン発生器は、前記パターン信号を前記被測定物に入力するに先立って、前記リンク状態管理部からの指示により遷移制御パケットを含むトレーニングパターンを生成するトレーニングパターン生成部14を備え、
前記リンク状態管理部からの指示により生成された前記トレーニングパターンに含まれる遷移制御パケットによって前記被測定物の前記リンク状態管理機構のリンク状態をループバックに遷移させることを特徴とする。
リンク状態の遷移先、遷移の発生時刻、遷移のトリガ、エラー情報を含むログ情報を前記リンク状態管理機構のリンク状態の遷移毎に記録するログ記録部28を備えたことを特徴とする。
前記パターン発生器2は、操作部の操作にて選択的に切り替えられ、前記リンク状態管理機構のリンク状態に基づく情報を元に任意のトレーニングシーケンスを発生し、発生したトレーニングシーケンスに応じたトレーニングパターンを生成するように、前記トレーニングパターン生成部に対して次に発生するトレーニングパターンを指示する任意トレーニングシーケンス発生部12を更に備え、
前記トレーニングパターン生成部14は、前記パターン信号を前記被測定物に入力するに先立って、前記任意トレーニングシーケンス発生部からの指示が入力されたときに該指示により遷移制御パケットを含むトレーニングパターンを生成することを特徴とする。
前記被測定物との間の通信により該被測定物のトレーニングシーケンスに基づく前記リンク状態管理機構のリンク状態を管理して次に発生するトレーニングパターンを前記エラー検出器が前記パターン発生器に指示するステップと、
前記パターン信号を前記被測定物に入力するに先立って、前記パターン発生器が前記エラー検出器からの前記指示により遷移制御パケットを含むトレーニングパターンを生成するステップと、
前記指示により生成された前記トレーニングパターンに含まれる遷移制御パケットによって前記被測定物の前記リンク状態管理機構のリンク状態をループバックに遷移させるステップとを含むことを特徴とする。
リンク状態の遷移先、遷移の発生時刻、遷移のトリガ、エラー情報を含むログ情報を前記リンク状態管理機構のリンク状態の遷移毎に記録するステップをさらに含むことを特徴とする。
図1に示すように、パターン発生器2は、パターン発生部11、任意トレーニングシーケンス発生部12、第1の切替部13、トレーニングパターン生成部14、符号化部15、第2の切替部16、第3の切替部17、並直列変換部(シリアライザ)18、操作部19、記憶部20、制御部21を含んで構成される。
図1に示すように、エラー検出器3は、直並列変換部(デシリアライザ)22、エラー検出回路23、復号化部24、第4の切替部25、リンク状態管理部26、時刻生成部27、ログ記録部28、記憶部29、制御部30を含んで構成される。
次に、上述した誤り率測定装置1を用い、LTSSMを搭載したPCIeデバイスを被測定物Wとしたときのビット誤り率の測定方法について説明する。ここでは、規格PCIe Gen1の場合を例にとって説明する。
2 パターン発生器
3 エラー検出器
11 パターン発生部
12 任意トレーニングシーケンス発生部
13 第1の切替部
14 トレーニングパターン生成部
15 符号化部
15a 第1の符号化回路
15b 第2の符号化回路
16 第2の切替部
17 第3の切替部
18 並直列変換部(シリアライザ)
19 操作部
20 記憶部
21 制御部
22 直並列変換部(デシリアライザ)
23 エラー検出部
24 復号化部
24a 第1の復号化回路
24b 第2の復号化回路
25 第4の切替部
26 リンク状態管理部
27 時刻生成部
28 ログ記録部
29 記憶部
30 制御部
W 被測定物(PCIeデバイス)
Claims (5)
- リンク状態を管理するリンク状態管理機構を搭載した被測定物(W)に既知パターンのパターン信号を入力するパターン発生器(2)と、前記パターン信号の入力に伴う前記被測定物からの入力データと前記被測定物に入力した前記パターン信号との比較によってビット誤り率を測定するエラー検出器(3)とを備えた誤り率測定装置(1)であって、
前記エラー検出器は、前記被測定物との間の通信により該被測定物のトレーニングシーケンスに基づく前記リンク状態管理機構のリンク状態を管理して次に発生するトレーニングパターンを指示するリンク状態管理部(26)を備え、
前記パターン発生器は、前記パターン信号を前記被測定物に入力するに先立って、前記リンク状態管理部からの指示により遷移制御パケットを含むトレーニングパターンを生成するトレーニングパターン生成部(14)を備え、
前記リンク状態管理部からの指示により生成された前記トレーニングパターンに含まれる遷移制御パケットによって前記被測定物の前記リンク状態管理機構のリンク状態をループバックに遷移させることを特徴とする誤り率測定装置。 - リンク状態の遷移先、遷移の発生時刻、遷移のトリガ、エラー情報を含むログ情報を前記リンク状態管理機構のリンク状態の遷移毎に記録するログ記録部(28)を備えたことを特徴とする請求項1記載の誤り率測定装置。
- 前記パターン発生器(2)は、操作部の操作にて選択的に切り替えられ、前記リンク状態管理機構のリンク状態に基づく情報を元に任意のトレーニングシーケンスを発生し、発生したトレーニングシーケンスに応じたトレーニングパターンを生成するように、前記トレーニングパターン生成部に対して次に発生するトレーニングパターンを指示する任意トレーニングシーケンス発生部(12)を更に備え、
前記トレーニングパターン生成部(14)は、前記パターン信号を前記被測定物に入力するに先立って、前記任意トレーニングシーケンス発生部からの指示が入力されたときに該指示により遷移制御パケットを含むトレーニングパターンを生成することを特徴とする請求項1又は2記載の誤り率測定装置。 - リンク状態を管理するリンク状態管理機構を搭載した被測定物(W)に既知パターンのパターン信号を入力するパターン発生器(2)と、前記パターン信号の入力に伴う前記被測定物からの入力データと前記被測定物に入力した前記パターン信号との比較によってビット誤り率を測定するエラー検出器(3)とを用いてビット誤り率を測定する誤り率測定方法であって、
前記被測定物との間の通信により該被測定物のトレーニングシーケンスに基づく前記リンク状態管理機構のリンク状態を管理して次に発生するトレーニングパターンを前記エラー検出器が前記パターン発生器に指示するステップと、
前記パターン信号を前記被測定物に入力するに先立って、前記パターン発生器が前記エラー検出器からの前記指示により遷移制御パケットを含むトレーニングパターンを生成するステップと、
前記指示により生成された前記トレーニングパターンに含まれる遷移制御パケットによって前記被測定物の前記リンク状態管理機構のリンク状態をループバックに遷移させるステップとを含むことを特徴とする誤り率測定方法。 - リンク状態の遷移先、遷移の発生時刻、遷移のトリガ、エラー情報を含むログ情報を前記リンク状態管理機構のリンク状態の遷移毎に記録するステップをさらに含むことを特徴とする請求項4記載の誤り率測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015225789A JP6289435B2 (ja) | 2015-11-18 | 2015-11-18 | 誤り率測定装置及び誤り率測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015225789A JP6289435B2 (ja) | 2015-11-18 | 2015-11-18 | 誤り率測定装置及び誤り率測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017098615A true JP2017098615A (ja) | 2017-06-01 |
JP6289435B2 JP6289435B2 (ja) | 2018-03-07 |
Family
ID=58817322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015225789A Active JP6289435B2 (ja) | 2015-11-18 | 2015-11-18 | 誤り率測定装置及び誤り率測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6289435B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020161944A (ja) * | 2019-03-26 | 2020-10-01 | アンリツ株式会社 | 誤り測定器及びそれを用いた応答時間の測定方法 |
CN112783815A (zh) * | 2019-11-01 | 2021-05-11 | 纬颖科技服务股份有限公司 | 高速序列计算机总线的信号调整方法及其相关计算机系统 |
JP2021145215A (ja) * | 2020-03-11 | 2021-09-24 | アンリツ株式会社 | パターン同期回路、それを用いた誤り率測定装置、及びパターン同期方法 |
JP2021158415A (ja) * | 2020-03-25 | 2021-10-07 | アンリツ株式会社 | 誤り率測定装置、及び誤り率測定方法 |
JP2022040950A (ja) * | 2020-08-31 | 2022-03-11 | アンリツ株式会社 | 誤り率測定装置およびパラメータ取得方法 |
JP2022043738A (ja) * | 2020-09-04 | 2022-03-16 | アンリツ株式会社 | 誤り率測定装置および誤り率測定方法 |
CN115459865A (zh) * | 2021-06-09 | 2022-12-09 | 安立股份有限公司 | 误码率测量装置及误码率测量方法 |
US11934282B2 (en) | 2021-10-05 | 2024-03-19 | Anritsu Corporation | Error detection device and error detection method |
US12007862B2 (en) | 2021-10-11 | 2024-06-11 | Anritsu Corporation | Error detection device and error detection method using a pattern signal |
-
2015
- 2015-11-18 JP JP2015225789A patent/JP6289435B2/ja active Active
Non-Patent Citations (2)
Title |
---|
KEYSIGHT TECHNOLOGIES: "Keysight U4305B Protocol Exerciser for PCI Express(R) 3.0", DATA SHEET, JPN6017027781, 12 May 2015 (2015-05-12), pages 1 - 20 * |
アジレント・テクノロジー株式会社: "アドイン・カードまたはマザーボードでPCI Express(R) 3.0 CEM仕様に基づいたレシーバ・テストに合格する方", APPLICATION NOTE, JPN6017027778, 20 July 2012 (2012-07-20), pages 1 - 32 * |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020161944A (ja) * | 2019-03-26 | 2020-10-01 | アンリツ株式会社 | 誤り測定器及びそれを用いた応答時間の測定方法 |
CN112783815A (zh) * | 2019-11-01 | 2021-05-11 | 纬颖科技服务股份有限公司 | 高速序列计算机总线的信号调整方法及其相关计算机系统 |
JP7026154B2 (ja) | 2020-03-11 | 2022-02-25 | アンリツ株式会社 | パターン同期回路、それを用いた誤り率測定装置、及びパターン同期方法 |
JP2021145215A (ja) * | 2020-03-11 | 2021-09-24 | アンリツ株式会社 | パターン同期回路、それを用いた誤り率測定装置、及びパターン同期方法 |
JP7128852B2 (ja) | 2020-03-25 | 2022-08-31 | アンリツ株式会社 | 誤り率測定装置、及び誤り率測定方法 |
JP2021158415A (ja) * | 2020-03-25 | 2021-10-07 | アンリツ株式会社 | 誤り率測定装置、及び誤り率測定方法 |
JP7162645B2 (ja) | 2020-08-31 | 2022-10-28 | アンリツ株式会社 | 誤り率測定装置およびパラメータ取得方法 |
JP2022040950A (ja) * | 2020-08-31 | 2022-03-11 | アンリツ株式会社 | 誤り率測定装置およびパラメータ取得方法 |
JP7231589B2 (ja) | 2020-09-04 | 2023-03-01 | アンリツ株式会社 | 誤り率測定装置および誤り率測定方法 |
JP2022043738A (ja) * | 2020-09-04 | 2022-03-16 | アンリツ株式会社 | 誤り率測定装置および誤り率測定方法 |
CN114221719A (zh) * | 2020-09-04 | 2022-03-22 | 安立股份有限公司 | 误码率测量装置及误码率测量方法 |
CN114221719B (zh) * | 2020-09-04 | 2024-05-17 | 安立股份有限公司 | 误码率测量装置及误码率测量方法 |
JP2022188541A (ja) * | 2021-06-09 | 2022-12-21 | アンリツ株式会社 | 誤り率測定装置および誤り率測定方法 |
JP7381519B2 (ja) | 2021-06-09 | 2023-11-15 | アンリツ株式会社 | 誤り率測定装置および誤り率測定方法 |
US11977464B2 (en) | 2021-06-09 | 2024-05-07 | Anritsu Corporation | Error rate measuring apparatus and error rate measuring method |
CN115459865A (zh) * | 2021-06-09 | 2022-12-09 | 安立股份有限公司 | 误码率测量装置及误码率测量方法 |
US11934282B2 (en) | 2021-10-05 | 2024-03-19 | Anritsu Corporation | Error detection device and error detection method |
US12007862B2 (en) | 2021-10-11 | 2024-06-11 | Anritsu Corporation | Error detection device and error detection method using a pattern signal |
Also Published As
Publication number | Publication date |
---|---|
JP6289435B2 (ja) | 2018-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6289435B2 (ja) | 誤り率測定装置及び誤り率測定方法 | |
US9264270B2 (en) | Transition time measurement of PAM4 transmitters | |
EP1924020B1 (en) | Interface test circuitry and methods | |
US20070204204A1 (en) | Concurrent code checker and hardware efficient high-speed I/O having built-in self-test and debug features | |
JP5861230B2 (ja) | 試験測定機器及び方法 | |
JP2004537054A (ja) | Fpga内のシリアライザ/デシリアライザの統合型テスト | |
JP5381448B2 (ja) | 情報伝送システム、情報伝送装置及びプログラム | |
US10114790B2 (en) | Port mirroring for peripheral component interconnect express devices | |
CN108933600B (zh) | 一种SerDes链路参数自动调试方法 | |
CN105703840A (zh) | 一种快速选取高速serdes预加重参数的方法 | |
US7447965B2 (en) | Offset test pattern apparatus and method | |
CN105610607A (zh) | 基于prbs实现以太网自动参数调整的方法 | |
JP2004260677A (ja) | 通信装置 | |
EP1814234B1 (en) | Concurrent code checker and hardware efficient high- speed I/O having built- in self- test and debug features | |
EP2538626B1 (en) | Transceiver self-diagnostics for electromagnetic interference (EMI) degradation in balanced channels | |
JP2006250824A (ja) | 半導体集積回路およびその半導体集積回路におけるデータ解析方法 | |
CN113740703B (zh) | 一种Retimer芯片的测试板及测试系统 | |
JP2023057371A (ja) | 誤り検出装置および誤り検出方法 | |
JP2011015180A (ja) | 情報伝送システム、情報伝送装置及びプログラム | |
JP7142046B2 (ja) | ネットワーク試験装置及びネットワーク試験方法 | |
KR100650588B1 (ko) | 기지국의 보드간 고속 데이터 전송 패스 검증 장치 및 방법 | |
JP4375219B2 (ja) | 試験装置 | |
US20090235130A1 (en) | Test pattern customization of high speed sas networks in a manufacturing test system | |
CN103199934A (zh) | 发送/接收系统和发送/接收方法 | |
JP5256076B2 (ja) | 64b/66b符号化試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6289435 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |