CN114221719B - 误码率测量装置及误码率测量方法 - Google Patents

误码率测量装置及误码率测量方法 Download PDF

Info

Publication number
CN114221719B
CN114221719B CN202110759370.3A CN202110759370A CN114221719B CN 114221719 B CN114221719 B CN 114221719B CN 202110759370 A CN202110759370 A CN 202110759370A CN 114221719 B CN114221719 B CN 114221719B
Authority
CN
China
Prior art keywords
bit error
measured
error rate
unit
emphasis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110759370.3A
Other languages
English (en)
Other versions
CN114221719A (zh
Inventor
城所久生
稻叶裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Publication of CN114221719A publication Critical patent/CN114221719A/zh
Application granted granted Critical
Publication of CN114221719B publication Critical patent/CN114221719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/3171—BER [Bit Error Rate] test
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/244—Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H04B17/309—Measuring or estimating channel quality parameters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Environmental & Geological Engineering (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

通过链路训练进行被测物的输出波形的加重调整。误码率测量装置(1)具备：数据发送部(4)，将已知波形的测试信号及由通信标准设定的参数值发送至被测物(W)；及比特错误测量部(5a)，测量从所述被测物发送的信号的比特错误，所述数据发送部依次变更所述参数值并发送至所述被测物，所述比特错误测量部测量从与所述参数值对应的所述被测物发送的信号的比特错误，所述误码率测量装置具备在所述比特错误测量部的测量结果中将比特错误最少的参数值判定为所述被测物的输出波形的加重的最佳值的判别部(5b)。

Description

误码率测量装置及误码率测量方法
技术领域
本发明涉及一种在使被测物(DUT：Device Under Test)过渡到信号波形返回的状态的状态下将已知波形的测试信号发送至被测物，并测量伴随该测试信号的发送而从被测物返回并接收的输入数据的比特误码率(BER：Bit Error Rate)的误码率测量装置及误码率测量方法。
背景技术
以往，如下述专利文献1中所公开，误码率测量装置例如已知有如下装置，即，在使被测物(DUT)过渡到信号波形返回的状态的状态下，将包含固定数据的已知波形的测试信号发送至被测物，并且以比特单位来比较伴随该测试信号的发送而从被测物返回并接收的被测量信号与成为基准的参考信号，测量比特误码率。
作为使用这种误码率测量装置进行的由PCI Express(串行总线)(以下，简称为PCIe)PHY Test Specification(物理层测试规范)规定的一致性试验的项目之一，有用于评价被测物的接收性能的Link Equalization Test(动态均衡链接测试)。该测试为在链路训练中，被测物对误码率测量装置的输出波形的加重进行优化之后，使用由被测物回送的信号进行比特错误测量的测试。被测物控制误码率测量装置的输出波形，测试是否能够对被测物的接收进行优化。即，从误码率测量装置在被测物方向的传输路径上进行误码率测量装置的输出波形的加重优化。
另一方面，从被测物在误码率测量装置方向的传输路径上，尚未规定被测物的输出波形的加重优化。这是因为，通常误码率测量装置的接收性能高于被测物的性能，因此目前为止认为无需进行优化。
专利文献1：日本特开2007-274474号公报
然而，在新标准化的PCIe Gen5(32.0GT/s)的高速信号中，即使在误码率测量装置中，若从被测物不输出施加了与传输路径相对应的最佳的加重的波形，则也难以从被测物接收波形而获得零差错。但是，手动进行被测物的输出波形的加重调整非常困难。这是因为，在被测物的内部设定中用于访问的信息未公开的情况居多。其结果，若要进行被测物的输出波形的加重调整，则需要通过链路训练来进行。
发明内容
因此，本发明是鉴于上述问题而完成的，其目的在于提供一种在链路训练中能够获得用于对被测物的输出波形的加重进行调整控制的最佳值的误码率测量装置及误码率测量方法。
为了实现上述目的，本发明的方案1所述的误码率测量装置具备：数据发送部4，将已知波形的测试信号及由通信标准设定的参数值发送至被测物W；及比特错误测量部5a，测量从所述被测物发送的信号的比特错误，所述误码率测量装置的特征在于，
所述数据发送部依次变更所述参数值并发送至所述被测物，所述比特错误测量部测量从与所述参数值对应的所述被测物发送的信号的比特错误，
所述误码率测量装置具备在所述比特错误测量部的测量结果中将比特错误最少的参数值判定为所述被测物的输出波形的加重的最佳值的判别部5b。
本发明的方案2所述的误码率测量装置在方案1的误码率测量装置中，其特征在于，所述通信标准为PCIExpress标准，所述数据发送部在用于管理链接状态的链路训练中的Recovery Equalization Phase的超时时间内依次变更基于Preset或Cursor的所述参数值并发送至所述被测物。
本发明的方案3所述的误码率测量装置在方案2的误码率测量装置中，其特征在于，所述数据发送部将所述加重的最佳值发送至所述被测物，所述比特错误测量部在使所述被测物的链路训练状态机过渡到回送状态的状态下测量通过所述数据发送部发送至所述被测物的所述加重的最佳值而加重得到调整控制的所述被测物的输出波形的比特错误。
本发明的方案4所述的误码率测量装置在方案2或3的误码率测量装置中，其特征在于，具备：存储部，保存包含所述比特错误测量部测量到的比特错误的测量结果的状态过渡日志。
为了实现上述目的，本发明的方案5所述的误码率测量方法包括：将已知波形的测试信号及由通信标准设定的参数值发送至被测物W；及测量从所述被测物发送的信号的比特错误，所述误码率测量方法的特征在于，包括如下步骤：依次变更所述参数值并发送至所述被测物的步骤；测量从与所述参数值对应的所述被测物发送的信号的比特错误的步骤；及在所述比特错误的测量结果中，将比特错误最少的参数值判定为所述被测物的输出波形的加重的最佳值的步骤。
本发明的方案6所述的误码率测量方法在方案5的误码率测量方法中，其特征在于：所述通信标准为PCI Express标准，依次变更所述参数值并发送至所述被测物的步骤被设为在用于管理链接状态的链路训练中的Recovery Equalization Phase的超时时间内依次变更基于Preset或Cursor的所述参数值并发送至所述被测物的步骤。
本发明的方案7所述的误码率测量方法在方案6的误码率测量方法中，其特征在于，包括：将所述加重的最佳值发送至所述被测物的步骤；及在使所述被测物的链路训练状态机过渡到回送状态的状态下测量通过发送至所述被测物的所述加重的最佳值而加重得到调整控制的所述被测物的输出波形的比特错误的步骤。
本发明的方案8所述的误码率测量方法在方案6或7的误码率测量方法中，其特征在于：包括：保存包含所述比特错误的测量结果的状态过渡日志的步骤。
发明效果
根据本发明，在链路训练中能够获得用于对被测物的输出波形的加重进行调整控制的最佳值。而且，从被测物通过最佳值调整控制在误码率测量装置方向的传输路径上的被测物的输出波形的加重而进行比特错误测量，从而能够评价被测物的接收性能。
附图说明
图1是表示本发明所涉及的误码率测量装置的概略结构的框图。
图2是表示用于通过本发明所涉及的误码率测量装置对被测物的输出波形的加重进行优化的处理步骤的流程图。
图3是表示包含通过本发明所涉及的误码率测量装置对Preset进行了增量时的比特错误测量结果的状态过渡日志的一例的图。
图4是链接状态管理机构的一例，是LTSSM的状态过渡图。
具体实施方式
以下，参考附图对用于实施本发明的方式进行详细说明。
[关于本发明的概要]
本发明所涉及的误码率测量装置例如将遵照扩展总线或扩展槽的连接标准即PCIe标准的设备设为被测物(DUT)，并且在使被测物过渡到信号波形返回的状态(图4的LTSSM(链路训练状态机：Link Training and Status State Machine)的“Loopback(回送)”状态)的状态下，将包含固定数据的已知波形的测试信号发送至被测物，以比特单位来比较伴随该测试信号的发送而从被测物返回并接收的被测量信号与成为基准的参考信号，测量比特误码率。
尤其，本发明的目的在于，在用于管理链接状态的链路训练中获取适合由误码率测量装置接收的被测物的输出波形的加重的最佳值，通过最佳值调整控制被测物的输出波形的加重，在Link Equalization Test(以下，称为接收性能评价试验)中进行比特错误测量。
如图1所示，为了实现上述目的，误码率测量装置1概略构成为具备设定部2、链接状态管理部3、数据发送部4、数据接收部5及存储部6，并且具有如下功能，即，在链接状态管理机构(图4的LTSSM)的状态之一即Recovery Equalization(恢复均衡)的超时时间内依次变更参数值(Preset(预置)或Cursor(游标))而对被测物W进行变更请求(发送)并测量比特错误，将测量到的比特错误最少的参数值保持为加重的最佳值，对被测物W请求所保持的最佳值，通过最佳值调整控制被测物W的输出波形的加重而进行接收性能评价试验中的比特错误测量。
如图1所示，被测物W概略构成为作为管理链接状态的链接状态管理机构搭载基于图4的LTSSM的链接状态管理部W1，并且具备数据接收部W2及数据发送部W3。以下，对被测物W及误码率测量装置1的各结构进行说明。
[关于被测物的结构]
数据接收部W2在接收性能评价试验中对被测物W的输出波形的加重进行优化时，在用于管理链接状态的链路训练中接收来自误码率测量装置1的数据发送部4的参数值(Preset或Cursor)的变更指示。
另外，加重的优化是指，在规定的时间内(接收性能评价试验中的RecoveryEqualization的超时时间内)将比特错误数最少的参数值(Preset或Cursor)设为最佳值，通过最佳值调整控制被测物W的输出波形的加重。
并且，数据接收部W2在进行比特错误测量时，在过渡到信号波形返回的状态(图4的LTSSM的“Loopback”状态)的状态下，从误码率测量装置1的数据发送部4接收包含固定数据的已知波形的测试信号。
数据发送部W3具有加重控制部W3a，该加重控制部W3a在接收性能评价试验中对被测物W的输出波形的加重进行优化时，按照数据接收部W2从误码率测量装置1的数据发送部4接收的参数值的变更指示，对被测物W的输出波形的加重进行调整控制。
并且，数据发送部W3在进行比特错误测量时，若数据接收部W2从误码率测量装置1的数据发送部4接收已知波形的测试信号，则将相对于该接收的测试信号的响应信号作为被测量信号返回发送至误码率测量装置1。
[关于误码率测量装置的结构]
设定部2进行与比特错误测量相关的各种设定。具体而言，设定部2进行在接收性能评价试验中是否对被测物W的输出波形的加重进行优化的设定、被测物W是“UpstreamPort(上游端口)”(Add-in Card：下游侧的设备)或“Downstream Port(下游端口)”(系统设备：上游侧的设备)中的哪一个的选择设定、对被测物W进行变更请求(发送)的参数值：“Preset”(Preset0～10中的任一个)或“Cursor”(由Pre-cursor(前标记)、Cursor、Post-cursor(后标记)这三个参数指定)的选择设定、基于根据Recovery Equalization的超时时间规定的参数值的变更请求(发送)的加重的调整实施次数的上限值的设定等。
另外，当不进行上述加重的优化时，设定部2设定用户所期望的“Preset”(Preset0～10中的任一个)或“Cursor”(由Pre-cursor、Cursor、Post-cursor这三个参数指定)。
链接状态管理部3作为与搭载于被测物W的链接状态管理部W1相同或相等的机构具有LTSSM，并且按照所使用的标准(例如PCIe)进行动作。
链接状态管理部3通过在与被测物W(数据接收部W2、数据发送部W3)之间进行通信的训练波形(TS1 Ordered Sets及TS2 Ordered Sets)，识别被测物W的链接状态管理部W1当前的链接状态。具体而言，获得链接速度、有无回送、用于识别通道的通道编号、链接编号、波形信号的产生时间或产生次数、加重量及接收侧的均衡器的调整值等各种信息。
链接状态管理部3作为基于由设定部2设定的信息的判别，进行被测物W是Upstream Port或Downstream Port中的哪一个的判别、是否实施被测物W的输出波形的加重的优化的判别、所选择设定的参数值是Preset或Cursor中的哪一个的判别、被测物W是否支持进行了变更请求(发送)的参数值的判别及加重的调整实施次数是否达到了上限值的判别等。
链接状态管理部3在误码率测量装置1与被测物W之间的通信中，通过伴随来自数据发送部4的用于掌握被测物W当前的链接状态的训练波形的发送而从被测物W的数据发送部W3接收的训练波形，管理被测物W当前的链接状态，作为与被测物W当前的训练序列相对应的训练波形，对数据发送部4发出指示接下来需发送的训练波形。
数据发送部4在接收性能评价试验中对被测物W的输出波形的加重进行优化时，根据来自链接状态管理部3的指示，产生并发送在数据接收部5中为了掌握被测物W当前的链接状态而所需的基于训练序列的训练波形。该训练波形中包含对被测物W发出变更参数值(Preset或Cursor)的指示的数据及由设定部2设定的信息的数据等。
数据发送部4以由链接状态管理部3指示的训练序列为基础，产生并发送用于使被测物W的链接状态管理部W1的链接状态过渡到回送(使被测物W的链接状态管理部W1的LTSSM过渡到图4的“Loopback”状态)的训练波形。
数据发送部4具有对误码率测量装置1的输出波形的加重进行调整控制的加重控制部4a，并且在被测物W过渡到回送的状态下进行被测物W的比特错误测量时，作为输入于被测物W的已知波形，产生并发送在加重控制部4a中输出波形的加重得到调整控制的PRBS(伪随机比特序列)波形或基于任意的可编程波形的波形信号(测试信号)。
数据接收部5构成为包含比特错误测量部5a、判别部5b及均衡器5c，并且通过误码率测量装置1与被测物W之间的协商，接收被测物W的数据发送部W3发送的数据。
比特错误测量部5a在接收性能评价试验中对被测物W的输出波形的加重进行优化时，根据被依次变更的参数值(Preset或Cursor)的变更请求(发送)，测量在被测物W的加重控制部W3a中加重得到调整控制并从数据发送部W3发送的信号(被测物W的输出波形)的比特错误。
当对被测物W变更请求(发送)了保存于存储部6的加重的最佳值(比特错误最少的参数值)时，比特错误测量部5a根据该变更请求(发送)，测量在被测物W的加重控制部W3a中加重得到调整控制并从数据发送部W3发送的信号(通过最佳值调整控制了加重的被测物W的输出波形)的比特错误。
判别部5b比较在Recovery Equalization的超时时间内依次变更参数值(Preset或Cursor)并对被测物W进行变更请求(发送)而比特错误测量部5a测量到比特错误时的第x次(实施了优化中比特错误测量结果成为最小的实施次数)的比特错误测量结果与这次的比特错误测量结果，将比特错误测量结果最少的参数值判别为被测物W的输出波形的加重的最佳值。
均衡器5c为了提高接收灵敏度，例如由DFE(Decision Feedback Equalization：判决反馈均衡器)、CTLE(Continuous Time Linear Equalizer：连续时间线性均衡器)等构成。均衡器5c调整在被测物W的加重控制部W3a中输出波形的加重通过最佳值得到调整控制并从数据发送部W3发送的信号的频率特性。
存储部6保存包含比特错误测量部5a按照图2的流程图测量的比特错误的测量结果的图3所示的格式的LTSSM过渡日志。此时，存储部6在比特错误的测量结果中，将判别部5b判别为最佳值的参数值，即在Recovery Equalization的超时时间内比特错误数最少的参数值(Preset或Cursor)保存为被测物W的输出波形的加重的最佳值。
[关于被测物的输出波形的加重优化方法]
接着，参考图2的流程图对通过上述误码率测量装置1调整控制并优化被测物W的输出波形的加重的方法进行说明。
图2是在Recovery Equalization Phase(恢复均衡阶段)2或3中，用于调整控制并优化被测物的输出波形的加重的流程图。
另外，Recovery Equalization Phase2为Upstream Port调整Downstream Port的输出波形加重的状态。因此，当被测物W为“Downstream Port”时，误码率测量装置1在Recovery.Equalization Phase2调整被测物W的输出波形的加重。
并且，Recovery Equalization Phase3为Downstream Port调整Upstream Port的输出波形加重的状态。因此，当被测物W为“Upstream Port”时，误码率测量装置1在Recovery.Equalization Phase3调整被测物的输出波形的加重。
而且，在图2中，“m”为基于由超时时间规定的参数值的变更请求(发送)的加重的调整实施次数的上限值，“n”为调整次数(n＝1、2、3、……)，当n＝1时，选择“是”。
PCIe的链路训练由LTSSM管理，在接收性能评价试验中，通过在误码率测量装置1的链接状态管理部3(LTSSM)与被测物W的链接状态管理部W1(LTSSM)之间进行协商，使被测物W的LTSSM过渡到图4的“Loopback”状态而进行比特错误测量。在本实施方式中，在过渡到该“Loopback”状态之前，经由图4的“Recovery”状态中的Recovery Equalization，由此进行被测物W的输出波形的加重的调整控制。
因此，首先，通过误码率测量装置1与被测物W之间的协商，根据被测物W是“Upstream Port”还是“Downstream Port”，使LTSSM(链接状态管理部3，W1)过渡到Recovery状态中的Recovery Equalization Phase2或3的状态。即，若被测物W为“Downstream Port”，则使其过渡到Recovery Equalization Phase2的状态，若被测物W为“Upstream Port”，则使其过渡到Recovery Equalization Phase3的状态。
然后，判别在链路训练中的Recovery Equalization Phase2或3的状态下是否实施加重的优化(ST1)。而且，若判别为实施加重的优化(ST1-“是”)，则判别作为对加重进行调整控制的参数值选择并设定了“Preset”(Preset0～10中的任一个)或“Cursor”(与Preset0～10中的任一个对应的Cursor)中的哪一个(ST2)。
在此，若判别为作为对加重进行调整控制的参数值选择了“Preset”，则对被测物W进行向所选择设定的Preset的变更请求(发送)(ST3)，并转到Roundtrip delay(往返延迟)等待(ST4)。例如，若作为对加重进行调整控制的参数值选择“Preset”并且将“Preset6”设定为初始值，则对被测物W进行向“Preset6”的变更请求(发送)。
另外，Roundtrip delay为误码率测量装置1对被测物W进行参数值的变更请求(发送)，从被测物W在误码率测量装置1中对该变更请求(发送)作出响应为止的时间。
相对于此，若判别为作为对加重进行调整控制的参数值选择了“Cursor”，则进行向所选择设定的Cursor的变更请求(发送)(ST5)，并转到ST4的Roundtrip delay等待。例如，若作为用三个抽头来对加重进行调整控制的参数值，选择“Cursor”，并且设定与“Preset3”对应的前置(Pre-cursor)、主(Cursor)、后置(Post-cursor)各自的抽头的Cursor值，则对被测物W进行向与“Preset3”对应的Cursor值的变更请求(发送)。
另外，若判别为不实施加重的优化(ST1-“否”)，则对被测物W请求用户任意设定的参数值的加重(ST6)，并转到ST4的Roundtrip delay等待。
然后，若经过ST4的Roundtrip delay，则判别是否从被测物W接收了训练波形(ST7)。若判别为从被测物W接收了训练波形(ST7-“是”)，则判别是否允许了请求加重(ST8)。是否允许了该请求加重的判别通过被测物W是否支持误码率测量装置1变更请求(发送)的参数值来进行。然后，若判别为允许了请求加重(ST8-“是”)，则测量比特错误，并将其结果作为状态过渡日志(LTSSM过渡日志)保存于存储部6(ST9)。
然后，判别是否实施加重的优化(ST10)，若判别为实施加重的优化(ST10-“是”)，则判别是否实施了m次(上限次数)优化实施(ST11)。若判别为未实施m次优化实施(ST11-“否”)，则判别第x次(实施了优化中比特错误测量结果成为最小的实施次数)的比特错误测量结果是否为第n次(这次)的比特错误测量结果以上(ST12)。
然后，若判别为第x次的比特错误测量结果为第n次(这次)的比特错误测量结果以上(ST12-“是”)，则将基于第n次(这次)的比特错误测量结果的参数值作为加重的最佳值保存于存储部6并设定为x＝n(ST13)，判别是否实施完m次(上限次数)优化实施(ST14)。
然后，若判别为实施完m次(上限次数)优化实施(ST14-“是”)，则对被测物W请求最终保存于存储部6的加重的最佳值(在Recovery Equalization的超时时间内比特错误数最少的参数值)(ST15)，并转到ST4的Roundtrip delay等待。
相对于此，若判别为第x次的比特错误测量结果不是第n次(这次)的比特错误测量结果以上(ST12-“否”)，则将基于第x次的比特错误测量结果的参数值作为加重的最佳值保存于存储部6(ST16)，判别是否实施完m次(上限次数)优化实施(ST14)。
另外，当判别为未实施加重的优化时(ST10-“否”)，且判别为实施了m次(上限次数)优化实施时(ST11-“是”)，结束Recovery Equalization Phase3(2)(ST17)。
并且，当判别为从被测物W不接收训练波形时(ST7-“否”)，且判别为不允许请求加重时(ST8-“否”)，并且判别为优化实施尚未实施完m次(上限次数)时(ST14-“否”)，返回到ST1。
如此，在Recovery Equalization Phase的超时时间内重复基于图2的流程图的动作而进行比特错误测量，从该比特错误的测量结果求出加重的最佳值。
另外，比特错误测量使用训练中所使用的Training Ordered Sets1(TS1 OrderedSets)而进行。并且，将包括每次调整时的比特错误数的LTSSM的过渡日志(LTSSM每次过渡时，将过渡目的地、产生时刻、过渡的触发、错误信息存储于存储器，并且能够追踪LTSSM过渡的时间经过的过渡日志)保存于存储部6，并且能够在训练结束后确认。
在此，图3示出了包含通过误码率测量装置1作为参数值将“Preset6”设为初始值并且在Recovery Equalization Phase的超时时间内将“Preset”到Preset6→7→8→9→10→0→1→2→……→5为止对Preset进行增量时的比特错误测量结果的状态过渡日志的一例。在图3的状态过渡日志中，作为参数值选择“Preset”，并且测量将Preset6设为初始值而依次增量并对被测物W进行变更请求(发送)时的比特错误，最初检测到零差错(ErrorCount“00”)的参数值：“Preset7”(P7)(图3的被点线包围的部分A)在状态过渡日志的最后一行作为加重的最佳值的结果(图3的被点线包围的部分B)留存。
如此，根据本实施方式，在用于管理链接状态的链路训练中能够获得由误码率测量装置接收的信号的比特错误成为最小的参数值作为用于对被测物的输出波形的加重进行调整控制的最佳值。而且，从被测物通过最佳值调整控制误码率测量装置方向的传输路径上的被测物的输出波形的加重而在接收性能评价试验中进行比特错误测量，根据该测量结果能够评价被测物的接收性能。
以上，对本发明所涉及的误码率测量装置及误码率测量方法的优选方式进行了说明，但本发明并不限定于基于该方式的叙述及附图。即，根据该方式，由本领域的技术人员实施的其他方式、实施例及运用技术等均包含于本发明的范畴是显而易见的。
符号说明
1-误码率测量装置，2-设定部，3-链接状态管理部(LTSSM)，4-数据发送部，4a-加重控制部，5-数据接收部，5a-比特错误测量部，5b-判别部，5c-均衡器，6-存储部，W-被测物，W1-链接状态管理部(LTSSM)，W2-数据接收部，W3-数据发送部，W3a-加重控制部。

Claims (6)

1.一种误码率测量装置，其具备：
数据发送部(4)，将已知波形的测试信号及由通信标准设定的参数值发送至被测物(W)；及
比特错误测量部(5a)，测量从所述被测物发送的信号的比特错误，所述误码率测量装置的特征在于，
所述数据发送部依次变更所述参数值并发送至所述被测物，
所述比特错误测量部测量从与所述参数值对应的所述被测物发送的信号的比特错误，
所述误码率测量装置具备在所述比特错误测量部的测量结果中将比特错误最少的参数值判定为所述被测物的输出波形的加重的最佳值的判别部(5b)；
其中，所述通信标准为PCIExpress标准，所述数据发送部在用于管理链接状态的链路训练中的Recovery Equalization Phase的超时时间内依次变更基于Preset或Cursor的所述参数值并发送至所述被测物。
2.根据权利要求1所述的误码率测量装置，其特征在于，
所述数据发送部将所述加重的最佳值发送至所述被测物，
所述比特错误测量部在使所述被测物的链路训练状态机过渡到回送状态的状态下测量通过所述数据发送部发送至所述被测物的所述加重的最佳值而加重得到调整控制的所述被测物的输出波形的比特错误。
3.根据权利要求1或2所述的误码率测量装置，其特征在于，具备：
存储部(6)，保存包含所述比特错误测量部测量到的比特错误的测量结果的状态过渡日志。
4.一种误码率测量方法，其包括：
将已知波形的测试信号及由通信标准设定的参数值发送至被测物(W)；及
测量从所述被测物发送的信号的比特错误，所述误码率测量方法的特征在于，包括如下步骤：
依次变更所述参数值并发送至所述被测物的步骤；
测量从与所述参数值对应的所述被测物发送的信号的比特错误的步骤；及
在所述比特错误的测量结果中，将比特错误最少的参数值判定为所述被测物的输出波形的加重的最佳值的步骤；
其中，所述通信标准为PCIExpress标准，依次变更所述参数值并发送至所述被测物的步骤被设为在用于管理链接状态的链路训练中的Recovery Equalization Phase的超时时间内依次变更基于Preset或Cursor的所述参数值并发送至所述被测物的步骤。
5.根据权利要求4所述的误码率测量方法，其特征在于，包括：
将所述加重的最佳值发送至所述被测物的步骤；及
在使所述被测物的链路训练状态机过渡到回送状态的状态下测量通过发送至所述被测物的所述加重的最佳值而加重得到调整控制的所述被测物的输出波形的比特错误的步骤。
6.根据权利要求4或5所述的误码率测量方法，其特征在于，包括：
保存包含所述比特错误的测量结果的状态过渡日志的步骤。
CN202110759370.3A 2020-09-04 2021-07-05 误码率测量装置及误码率测量方法 Active CN114221719B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020149186A JP7231589B2 (ja) 2020-09-04 2020-09-04 誤り率測定装置および誤り率測定方法
JP2020-149186 2020-09-04

Publications (2)

Publication Number Publication Date
CN114221719A CN114221719A (zh) 2022-03-22
CN114221719B true CN114221719B (zh) 2024-05-17

Family

ID=80469708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110759370.3A Active CN114221719B (zh) 2020-09-04 2021-07-05 误码率测量装置及误码率测量方法

Country Status (3)

Country Link
US (1) US11579192B2 (zh)
JP (1) JP7231589B2 (zh)
CN (1) CN114221719B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210303427A1 (en) * 2020-03-26 2021-09-30 Rohde & Schwarz Gmbh & Co. Kg System for testing a blockchain enabled device-under-test
JP7399146B2 (ja) * 2021-10-05 2023-12-15 アンリツ株式会社 誤り検出装置および誤り検出方法
JP7432569B2 (ja) * 2021-10-11 2024-02-16 アンリツ株式会社 誤り検出装置および誤り検出方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274474A (ja) * 2006-03-31 2007-10-18 Anritsu Corp ビット誤り測定装置
CN101755389A (zh) * 2007-07-20 2010-06-23 富士通株式会社 信号传输装置以及方法
JP2012028883A (ja) * 2010-07-21 2012-02-09 Anritsu Corp 誤り率測定装置および誤り率測定方法
CN103404066A (zh) * 2011-04-22 2013-11-20 三菱电机株式会社 使用多条通信路径的通信装置
CN106487610A (zh) * 2016-09-14 2017-03-08 北京广利核系统工程有限公司 双环网络误码率测试方法和装置
JP2017098615A (ja) * 2015-11-18 2017-06-01 アンリツ株式会社 誤り率測定装置及び誤り率測定方法
CN109586964A (zh) * 2018-11-30 2019-04-05 联芸科技（杭州）有限公司 双向通信的本地端口及端口训练方法
US10491342B1 (en) * 2018-07-23 2019-11-26 Hewlett Packard Enterprise Development Lp Bit error ratio tests with two-sided bit error ratio frequentist intervals
CN110535574A (zh) * 2018-05-25 2019-12-03 安立股份有限公司 信号产生装置及产生方法和误码率测量装置及测量方法
CN110930910A (zh) * 2019-12-02 2020-03-27 Tcl华星光电技术有限公司 一种显示面板中信号的处理方法及装置
WO2020108589A1 (zh) * 2018-11-29 2020-06-04 中兴通讯股份有限公司 高速链路系统的测试装置及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004357050A (ja) * 2003-05-29 2004-12-16 Mitsubishi Electric Corp 波形品質評価システム及び波形品質評価方法
KR100643605B1 (ko) * 2004-08-16 2006-11-10 삼성전자주식회사 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법
EP1856869B1 (en) * 2005-01-20 2017-09-13 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
US8949497B2 (en) * 2011-08-24 2015-02-03 Nvidia Corporation Method and apparatus for interleaving bursts of high-speed serial interconnect link training with bus data transactions
US9424226B1 (en) * 2012-10-25 2016-08-23 Qlogic, Corporation Method and system for signal equalization in communication between computing devices
US9645965B2 (en) * 2013-03-15 2017-05-09 Intel Corporation Apparatus, system, and method for improving equalization with a hardware driven algorithm
US10853212B2 (en) * 2018-01-08 2020-12-01 Intel Corporation Cross-talk generation in a multi-lane link during lane testing
US10474607B2 (en) * 2018-05-01 2019-11-12 Intel Corporation Adapt link training based on source capability information
US20190044760A1 (en) * 2018-06-20 2019-02-07 Intel Corporation Technologies for optimizing transmitter equalization with high-speed retimer

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274474A (ja) * 2006-03-31 2007-10-18 Anritsu Corp ビット誤り測定装置
CN101755389A (zh) * 2007-07-20 2010-06-23 富士通株式会社 信号传输装置以及方法
JP2012028883A (ja) * 2010-07-21 2012-02-09 Anritsu Corp 誤り率測定装置および誤り率測定方法
CN103404066A (zh) * 2011-04-22 2013-11-20 三菱电机株式会社 使用多条通信路径的通信装置
JP2017098615A (ja) * 2015-11-18 2017-06-01 アンリツ株式会社 誤り率測定装置及び誤り率測定方法
CN106487610A (zh) * 2016-09-14 2017-03-08 北京广利核系统工程有限公司 双环网络误码率测试方法和装置
CN110535574A (zh) * 2018-05-25 2019-12-03 安立股份有限公司 信号产生装置及产生方法和误码率测量装置及测量方法
US10491342B1 (en) * 2018-07-23 2019-11-26 Hewlett Packard Enterprise Development Lp Bit error ratio tests with two-sided bit error ratio frequentist intervals
WO2020108589A1 (zh) * 2018-11-29 2020-06-04 中兴通讯股份有限公司 高速链路系统的测试装置及方法
CN109586964A (zh) * 2018-11-30 2019-04-05 联芸科技（杭州）有限公司 双向通信的本地端口及端口训练方法
CN110930910A (zh) * 2019-12-02 2020-03-27 Tcl华星光电技术有限公司 一种显示面板中信号的处理方法及装置

Also Published As

Publication number Publication date
JP2022043738A (ja) 2022-03-16
JP7231589B2 (ja) 2023-03-01
CN114221719A (zh) 2022-03-22
US11579192B2 (en) 2023-02-14
US20220074987A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
CN114221719B (zh) 误码率测量装置及误码率测量方法
US7295618B2 (en) Automatic adaptive equalization method and system for high-speed serial transmission link
US7596175B2 (en) Methods and circuits for performing margining tests in the presence of a decision feedback equalizer
US8290028B2 (en) Input/output circuit
KR20060131883A (ko) 등화 제어를 위한 보드, 시스템, 방법 및 컴퓨터 판독가능매체
US20070223571A1 (en) Decision-feedback equalizer simulator
WO2008076700A2 (en) Interface with variable data rate
US20190044760A1 (en) Technologies for optimizing transmitter equalization with high-speed retimer
CN101771636A (zh) 自适应均衡装置及方法
CN107807867B (zh) 测试通信链路稳定性的方法及装置
CN114389751B (zh) 一种用于误码测试设备的自动均衡方法和系统
CN109586964B (zh) 双向通信的本地端口及端口训练方法
US8867599B2 (en) Equalization of transmissions
CN115589256A (zh) 端口测试装置和方法
US8175141B2 (en) Method and apparatus for calibrating equalizers without knowledge of the data pattern being received
JP7059860B2 (ja) パラメータ設定送受信システムおよびパラメータ設定方法
JP7432569B2 (ja) 誤り検出装置および誤り検出方法
JP2021027489A (ja) データ伝送装置およびその制御方法
US11689205B2 (en) Integrated circuit and operation method thereof
US7440530B1 (en) Circuit for and method of optimizing the transmission of data on a communication channel
US7239665B2 (en) Selection of pre-computed equalizer based on channel characteristic
JP6299302B2 (ja) 通信装置および通信システム
Choe et al. Incorporating backchannel training into signal integrity SerDes compliance
CN115684765A (zh) 一种信号测试及优化装置和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant