JP2011015180A - 情報伝送システム、情報伝送装置及びプログラム - Google Patents

Abstract

【課題】伝送路での損失により伝送路を伝送される信号波形が変化する場合でも伝送速度を低下させずに通信を確立できる情報伝送システム、情報伝送装置及びプログラムを提供する。
【解決手段】第１情報伝送装置は、通信の確立を行う際に、連続する複数ビットずつ当該複数ビットの値を同じとした予め定められた第１情報をシリアルに伝送路に送信し、第２情報伝送装置は、伝送路を介して第１情報が受信された場合に当該第１情報に基づいて通信を確立する。
【選択図】図８

Description

この発明は、情報伝送システム、情報伝送装置及びプログラムに関する。

特許文献１には、第１のポートと第２のポート間で伝送路を介してシリアルデータの送受信を行うシリアル伝送システムであって、第１のポートは、データを受信する受信部と、受信データの信号品質を測定する信号品質測定部と、測定結果に基づき、第２のポートの送信出力の補正要求データを生成する補正要求データ生成部と、生成された補正要求データを送信する送信部と、を有し、第２のポートは、データを送信する送信部と、第１のポートからの補正要求データを受信する受信部と、受信した補正要求データを基に送信部の送信出力の設定を変更する設定部と、を有するシリアル伝送システムが記載されている。

特許文献２には、第１回路と、第２回路と、差動伝送線路とを有し、第１回路は、パラレル信号をシリアル信号へ変換するシリアライザと、所定のアルゴリズムに従い擬似ランダムパターンを発生する擬似乱数発生器と、シリアル信号を入力信号として差動伝送線路へ選択出力する出力バッファとを有するものであって、第２回路は、シリアル信号をパラレル信号へ変換するデシリアライザと、差動伝送線路から入力される信号を増幅しデシリアライザへ出力する入力バッファと、比較器とを有するものであって、比較器は、差動伝送線路を介し出力された擬似乱数パターンと、アルゴリズムにより発生させたパターンとを比較し比較結果を出力するものであって、比較結果に基づいて、出力バッファのプリエンファシス量を調整する転送装置が記載されている。

特許文献３には、送信画情報の送受信を行うファクシミリ装置において、受信したトレーニング信号からエラービット数を検出する検出部と、検出したエラービット数の許容できる値を設定する許容値設定部と、該許容値設定部に設定された値を超えるエラービット数を算出して送出する応答部とを具備し、該応答部は検出部で検出されたエラービット数が許容値設定部に設定された値を超えたとき、許容値設定部に設定された値を超えるエラービット数を算出し、算出したエラービット数値を送信元に送出するファクシミリ装置が記載されている。

特開２００８−１４６４５７号公報 特開２００８−２２３９２号公報 特開平９−２１４７２０号公報

本発明は、伝送路での損失により伝送路を伝送される信号波形が変化する場合でも伝送速度を低下させずに通信を確立できる情報伝送システム、情報伝送装置及びプログラムを提供することを目的とする。

請求項１に記載の発明の情報伝送システムは、情報をシリアルに伝送する伝送路に予め定められた伝送速度で伝送されるように情報を送信する送信手段、及び通信の確立を行う際に、連続する複数ビットずつ当該複数ビットの値を同じとした予め定められた第１情報を前記伝送路に送信するように前記送信手段を制御する制御手段を備えた第１情報伝送装置と、前記伝送路を介して伝送された情報を受信する受信手段、及び前記受信手段で前記第１情報が受信された場合に当該第１情報に基づいて通信を確立する通信確立手段を備えた第２情報伝送装置と、を有している。

また、請求項２に記載の発明は、請求項１記載の発明において、前記制御手段が、前記第１情報の送信後、少なくとも一部で１ビット毎に各ビットの値を変えた第２情報を送信するように前記送信手段を制御し、前記第２情報伝送装置は、前記受信手段で受信された前記第２情報に基づいて伝送品質を検査する検査手段と、設定された設定情報に応じて前記受信手段で受信される情報の信号波形を整形する受信波形整形手段と、前記検査手段による検査結果に基づいて通信可能な伝送品質となるように前記設定情報を設定する設定手段と、をさらに備えている。

また、請求項３に記載の発明は、請求項２記載の発明において、前記制御手段が、予め定められた回数前記第２情報を送信する毎に、連続する複数ビットずつ当該複数ビットの値を同じとした予め定めた第３情報を送信するように制御し、前記設定手段が、前記受信手段で前記第３情報が受信された場合に、前記設定情報を変更する。

また、請求項４に記載の発明は、請求項２又は請求項３の発明において、前記制御手段が、連続する複数ビットずつ当該複数ビットの値を同じとし、前記設定情報の変更を指示する第４情報を送信するように制御し、前記設定手段が、前記受信手段で前記第４情報が受信された場合、前記設定情報を変更する。

また、請求項５に記載の発明は、請求項２〜請求項４の何れか１項記載の発明において、前記伝送路を、前記第１情報伝送装置から前記第２情報伝送装置へ情報が伝送される第１伝送路、及び前記第２情報伝送装置から前記第１情報伝送装置へ情報が伝送される第２伝送路とし、前記送信手段が、前記第１伝送路に対して情報を送信し、前記受信手段が、前記第１伝送路を介して伝送された情報を受信し、前記第２情報伝送装置は、連続する複数ビットずつ当該複数ビットの値を同じとした、前記検査手段による検査結果を示す第５情報を前記第２伝送路に前記伝送速度で伝送されるように送信する検査結果送信手段をさらに備え、前記第１情報伝送装置は、前記第２伝送路を介して伝送された前記第５情報を受信する検査結果受信手段と、前記検査結果受信手段により受信された前記第５情報に応じて前記送信手段から送信される情報の信号波形を整形する送信波形整形手段と、をさらに備えている。

一方、請求項６に記載の発明の情報伝送装置は、情報をシリアルに伝送する伝送路に予め定められた伝送速度で伝送されるように情報を送信する送信手段と、通信の確立を行う際に、連続する複数ビットずつ当該複数ビットの値を同じとした予め定められた第１情報を前記伝送路に送信するように前記送信手段を制御する制御手段と、を備えている。

また、請求項７に記載の発明の情報伝送装置は、情報をシリアルに伝送する伝送路を介して伝送された情報を受信する受信手段と、連続する複数ビットずつ当該複数ビットの値を同じとした予め定められた第１情報が前記受信手段で受信された場合に当該第１情報に基づいて通信を確立する通信確立手段と、を備えている。

一方、請求項８に記載の発明のプログラムは、コンピュータを、情報をシリアルに伝送する伝送路に予め定められた伝送速度で伝送されるように情報を送信する送信手段から、通信の確立を行う際に、連続する複数ビットずつ当該複数ビットの値を同じとした予め定められた第１情報を前記伝送路に送信するように前記送信手段を制御する制御手段として機能させる。

また、請求項９に記載の発明のプログラムは、コンピュータを、情報をシリアルに伝送する伝送路を介して伝送された情報を受信する受信手段で、連続する複数ビットずつ当該複数ビットの値を同じとした予め定められた第１情報が受信された場合に当該第１情報に基づいて通信を確立する通信確立手段として機能させる。

請求項１、請求項６、請求項７、請求項８及び請求項９に記載の発明によれば、通信の確立に第１情報を用いることにより、伝送路での損失により伝送路を伝送される信号波形が変化する場合でも伝送速度を低下させずに通信を確立できる。

請求項２に記載の発明によれば、信号波形を整形しない場合と比較して、伝送路での損失により信号波形が変化する場合でも安定して情報を伝送できる。

請求項３に記載の発明によれば、第３情報を送信しない場合と比較して、伝送速度を低下させずに第２情報と同期を取りつつ伝送品質の検査を行うことができる。

請求項４に記載の発明によれば、第１情報伝送装置側からの制御で設定情報を変更できる。

請求項５に記載の発明によれば、伝送路での損失により信号波形が変化する場合でもより安定して情報を伝送できる。

実施の形態に係る情報伝送システムの全体的な概略構成を示すブロック図である。 PCI Expressにおける通信を確立しようとする場合の送信側、受信側の処理の流れを示す模式図である。 ８Ｂ／１０Ｂ変換のＤコードのうち通信確立用の情報の候補を示す図である。 （Ａ）はＤ７．３についての８ビットのデータ、１０ビットのＣｕｒｒｅｎｔ ＲＤ−のデータ、Ｃｕｒｒｅｎｔ ＲＤ＋のデータ、及びＣｕｒｒｅｎｔ ＲＤ−のデータの信号波形を示す図であり、（Ｂ）はＤ２１．０についての８ビットのデータ、１０ビットのＣｕｒｒｅｎｔ ＲＤ−のデータ、Ｃｕｒｒｅｎｔ ＲＤ＋のデータ、及びＣｕｒｒｅｎｔ ＲＤ−のデータの信号波形を示す図である。 Ｋ２８．３についての１０ビットのＣｕｒｒｅｎｔ ＲＤ−のデータ、Ｃｕｒｒｅｎｔ ＲＤ＋のデータ、及びＣｕｒｒｅｎｔ ＲＤ−のデータの信号波形を示す図である。 実施の形態に係る情報伝送システムにおける通信を確立しようとする場合の送信側、受信側の処理の流れを示す模式図である。 実施の形態に係る情報伝送システムにおけるビット幅が１６ビットの場合のデータの流れを示す模式図である。 Ｋ２８．３のデータの後にＤ２４．３のデータを続けた場合のデータ及び信号波形を示す図である。 実施の形態に係る情報伝送システムにおける通信を確立しようとする場合の送信側、受信側の処理の流れを示す模式図である。 実施の形態に係る情報伝送システムで通信を確立しようとした場合の送信側の処理の流れを示すフローチャートである。 実施の形態に係る情報伝送システムで通信を確立しようとした場合の受信側の処理の流れを示すフローチャートである。

以下、図面を参照して、本発明の実施の形態について詳細に説明する。なお、以下では、２つのデバイス間で情報の送受信を行う情報伝送システムに本発明を適用した場合について説明する。

図１には、実施の形態に係る情報伝送システム１０の全体的な概略構成を示すブロック図が示されている。なお、デバイス１２とデバイス１４は略同様の構成であるため、以下では、情報を送信する送信側については主にデバイス１２の構成を用いて説明し、情報を受信する送信側については主にデバイス１４の構成を用いて説明する。デバイス１４の送信側でデバイス１２の送信側と同一の部分及びデバイス１２の受信側でデバイス１４の受信側と同一の部分には同一符号を付して説明を省略する。また、以下の説明において、デバイス１２とデバイス１４の対応する部分を区別する必要がある場合はデバイス１２側の符号の末尾に「Ａ」を付し、デバイス１４側の符号の末尾に「Ｂ」を付す。

情報伝送システム１０は、デバイス１２とデバイス１４とが一対の伝送路１６（１６Ａ、１６Ｂ）で接続されている。伝送路１６Ａは、デバイス１２からデバイス１４へ情報を伝送するための伝送路であり、伝送路１６Ｂは、デバイス１４からデバイス１２へ情報を伝送するための伝送路である。各伝送路１６は、それぞれ２本の線路により構成され、差動信号が伝送される差動線路とされている。伝送路１６Ａと伝送路１６Ｂは、４本の線路を束ねて外部から被覆を被せることで1本のケーブルとしてもよく、伝送路１６Ａと伝送路１６Ｂでそれぞれ２本の線路を束ねて２本のケーブルとしてもよく、また、本実施の形態では、伝送路１６Ａ、１６Ｂをそれぞれ１つとしたが複数並列化することによりデバイス間のデータ伝送の高速化を図ってもよい。

デバイス１２は、デバイスの目的に応じて設計された処理回路２０と、外部デバイスとの情報の送受信を制御する通信制御部２２とを備えている。通信制御部２２は、通信制御用のプロトコルが搭載されており、ハード制御よるフロー制御により通信に関する動作を制御する。通信制御部２２には、処理回路２０から送信対象とする情報が入力される。また、通信制御部２２は、外部デバイスから送信された情報を処理回路２０へ出力する。

また、デバイス１２は、情報を送信する送信側に、８Ｂ／１０Ｂエンコーダ（８Ｂ／１０Ｂ）３０と、パラレル／シリアル変換部（Ｐ／Ｓ）３２と、信号変換部３４とを備えている。通信制御部２２の送信する情報の出力側には８Ｂ／１０Ｂエンコーダ３０が接続され、８Ｂ／１０Ｂエンコーダ３０の出力側にはパラレル／シリアル変換部３２が接続され、パラレル／シリアル変換部３２の出力側には信号変換部３４が接続されている。

８Ｂ／１０Ｂエンコーダ３０は、通信制御部２２から入力されたデータに対して８Ｂ／１０Ｂエンコードを行う。８Ｂ／１０Ｂエンコードは、８ビットの情報に対して、１０ビットのパターンを複数予め記憶しており、シリアルデータ上で１または０の均等なバランスとなるように変換するパターンを選択する。

パラレル／シリアル変換部３２は、８Ｂ／１０Ｂエンコーダ３０でエンコードされたデータをシリアルのビット列に変換して信号変換部３４に出力する。

信号変換部３４は、パラレル／シリアル変換部３２から入力したデジタルのビット列を電気信号に変換して伝送路１６へ出力する。ここで、近年の微小化技術により８Ｂ／１０Ｂエンコーダ３０までは１．０Ｖ程度で動作している。信号変換部３４は、１．０Ｖ程度で動作するデジタルのデータを３．３Ｖなどの電気信号に増幅して出力する。信号変換部３４には、送信波形整形部３６が設けられている。送信波形整形部３６は、設定されたパラメータ（設定情報）に応じて伝送路１６へ出力される信号波形の部分的な増幅（プリエンファシス）又は信号波形の部分的な減衰（ディエンファシス）の少なくとも一方を行なうことにより信号波形の整形を行う。

デバイス１４は、情報を受信する受信側に、信号変換部４０と、シリアル／パラレル変換部（Ｓ／Ｐ）４２と、８Ｂ／１０Ｂデコーダ（１０Ｂ／８Ｂ）４４とを備えている。信号変換部４０の出力側にはシリアル／パラレル変換部４２が接続され、シリアル／パラレル変換部４２の出力側には８Ｂ／１０Ｂデコーダ４４が接続され、８Ｂ／１０Ｂデコーダ４４の出力側には通信制御部２２が接続されている。

信号変換部４０は、伝送路１６から受信される電気信号をデジタルのシリアルデータに変換する。この信号変換部４０には、受信波形整形部４６が設けられている。受信波形整形部４６は、イコライザを内蔵しており、設定されたパラメータ（設定情報）に応じて、受信される信号波形を部分的に強調したり、逆に部分的に減衰させて信号波形を整形する。

シリアル／パラレル変換部４２は、信号変換部４０で変換されたシリアルデータをパラレルのビット列に変換して、８Ｂ／１０Ｂデコーダ４４に出力する。

８Ｂ／１０Ｂデコーダ４４は、シリアル／パラレル変換部４２で変換されたパラレルデータに対して８Ｂ／１０Ｂデコードを行い、通信制御部２２へ出力する。

さらに、デバイス１２は、テストパターン記憶部５０と、テストパターン生成部５２と、テストパターン判定部５４と、パラメータ制御部５６とを備えている。テストパターン生成部５２はパラレル／シリアル変換部３２及びテストパターン記憶部５０に接続されている。テストパターン判定部５４はシリアル／パラレル変換部４２及びテストパターン記憶部５０に接続されている。パラメータ制御部５６は送信波形整形部３６、受信波形整形部４６、テストパターン生成部５２、及びテストパターン判定部５４に接続されている。

テストパターン記憶部５０には、伝送品質の検査で用いる複数のテストパターンを示すパターン情報、及びテストパターンの送信順序を示す順序情報が予め記憶されている。テストパターン情報は、テストパターン自体の情報であってもよく、テストパターンを導き出す演算式などの情報であってもよい。

テストパターン生成部５２は、テストパターン記憶部５０に記憶された順序情報により示される送信順序で、パターン情報により示されるテストパターンの伝送品質検査用のデータ（第２情報）を生成し、当該伝送品質検査用のデータをパラレル／シリアル変換部３２に出力する。この伝送品質検査用のデータは、伝送品質を検査するため、少なくとも一部で１ビット毎に各ビットの値を変えている。パラレル／シリアル変換部３２は、テストパターン生成部５２から伝送品質検査用のデータが入力した場合、入力したデータをシリアルのビット列に変換して信号変換部３４に出力する。

テストパターン判定部５４は、シリアル／パラレル変換部４２から入力されるデータを、テストパターン記憶部５０に記憶された順序情報により示される送信順序に対応するパターン情報により示されるテストパターンのデータと比較してＢＥＲ（Bit Error Rate）を求め、通信制御部２２及びパラメータ制御部５６へ出力する。

パラメータ制御部５６は、送信波形整形部３６と受信波形整形部４６のパラメータの設定を制御している。パラメータ制御部５６は、テストパターン判定部５４による伝送品質の検査に基づいて通信可能な伝送品質となるように送信波形整形部３６と受信波形整形部４６のパラメータを設定する。この送信波形整形部３６と受信波形整形部４６に設定するパラメータとしては、例えば、伝送品質が最も高いものを設定してもよく、伝送品質が予め定められた通信可能な水準以上のものから選択して設定してもよい。

次に、本実施の形態に係る情報伝送システム１０での通信の確立について説明する。

最初に、PCI Expressでの通信の確立について簡単に説明する。

PCI Expressでは、通信を確立しようとする場合、図２に示すように、送信側は、通信確立用の情報としてＫ２８．５のデータを繰り返し送信する。受信側は、受信データをＫ２８．５のデータと照合して合致する位置の頭出し（所謂、アライメント調整）を行い、合致した位置に基づいてデータの同期制御などを行って通信を確立する。

ところで、伝送路１６は、種類、使用距離、及び用途によって信号波形の損失特性が異なる。また、伝送路１６は、伝送速度を一定（例えば５Ｇｂｐｓ）に保ったままケーブル長を変化させると、ケーブル損失により信号波形が変化して情報の伝送が不可となる。

そこで、本実施の形態に係る情報伝送システム１０では、通信の確立を行う際に、連続する複数ビットずつ当該複数ビットの値を同じとした通信確立用の情報（第１情報）を送信する。

図３には、８Ｂ／１０Ｂ変換のＤコード及びＫコードのうち通信確立用の情報の候補が示されている。なお、８Ｂ／１０Ｂ変換では、８ビットの情報に対して、２つのパターン（Ｃｕｒｒｅｎｔ ＲＤ＋とＣｕｒｒｅｎｔ ＲＤ−）の１０ビットの情報が予め定められている。８Ｂ／１０Ｂ変換では、８ビットの情報を１０ビットの情報に変換する際の１、０出現率に応じてシリアルデータ上で１または０の均等なバランスとなるようにＣｕｒｒｅｎｔ ＲＤ＋又はＣｕｒｒｅｎｔ ＲＤ−のパターンを選択する。

Ｄ７．３、Ｄ２４．３、Ｄ２８．３、及びＤ２８．７は、Ｃｕｒｒｅｎｔ ＲＤ＋及びＣｕｒｒｅｎｔ ＲＤ−のパターンで何れも複数ビットずつ同じ値が連続している。

また、Ｄ０．３、Ｄ１４．３、Ｄ１７．３、Ｄ３０．３、Ｄ７．７、Ｄ２４．７、Ｄ３０．７、及びＤ２８．１は、Ｃｕｒｒｅｎｔ ＲＤ＋及びＣｕｒｒｅｎｔ ＲＤ−の少なくとも一方のパターンで先頭ビット又は最終ビットに同じ値が連続していないが、同じ値が連続していない先頭ビット又は最終ビットの隣に同じ値となるデータを続けることにより、複数ビットずつ同じ値が連続する。

また、Ｄ３．１、Ｄ１７．１、Ｄ１４．６、及びＤ２８．６は、先頭ビット又は最終ビットの少なくとも一方で同じ値が連続していないが、Ｃｕｒｒｅｎｔ ＲＤ＋とＣｕｒｒｅｎｔ ＲＤ−が同じパターンであり、例えば、Ｄ３．１の後にＤ１７．１を続けることにより、先頭ビット、最終ビットと同じ値となるデータが続くようになるため、抽出している。

このように、単独では、先頭ビット、最終ビットに同じ値が連続しなくても、隣に続くデータによっては同じ値が連続するパターンも抽出することにより、通信確立用の情報として使用できるパターンの選択幅が広がる。

図４（Ａ）には、Ｄ７．３についての８ビットのデータ、１０ビットのＣｕｒｒｅｎｔ ＲＤ−のデータ、Ｃｕｒｒｅｎｔ ＲＤ＋のデータ、及びＣｕｒｒｅｎｔ ＲＤ−のデータの信号波形が示されている。また、図４（Ｂ）には、Ｄ２１．０についての８ビットのデータ、１０ビットのＣｕｒｒｅｎｔ ＲＤ−のデータ、Ｃｕｒｒｅｎｔ ＲＤ＋のデータ、及びＣｕｒｒｅｎｔ ＲＤ−のデータの信号波形が示されている。

図４（Ａ）に示すように、Ｄ７．３のＣｕｒｒｅｎｔ ＲＤ−のデータは、複数ビットずつ同じ値が連続しているため、信号波形の変化タイミングが緩和される。これにより、ケーブル損失により信号波形が変化しても受信側でデータが受信しやすくなる。

８Ｂ／１０Ｂ変換のＤコード以外にも、例えば、制御用のＫコードのうちＫ２８．３も通信確立用の情報の候補となる。

図５には、Ｋ２８．３についての１０ビットのＣｕｒｒｅｎｔ ＲＤ−のデータ、Ｃｕｒｒｅｎｔ ＲＤ＋のデータ、及びＣｕｒｒｅｎｔ ＲＤ−のデータの信号波形が示されている。

つまり、シリアル伝送時に複数ビットずつ同じ信号レベルが連続すれば、伝送速度を擬似的に遅くしたことと等しくなり、実際の伝送速度を変える必要がない。

例えば、通信確立用の情報としてＫ２８．３を使用した場合、図６に示すように、送信側は、通信確立用の情報としてＫ２８．３のデータを繰り返し送信する。受信側は、受信データをＫ２８．３のデータと照合して合致する位置の頭出しを行い、合致した位置に基づいてデータの同期制御などを行って通信を確立する。

このように通信が確立されることにより、その後続けてパターン情報により示されるテストパターンの伝送品質検査用のデータを送信して伝送品質の検査を行える。

なお、上記では、パラレルデータのビット幅が８ビットの場合について説明したが、よく使用されるビット幅には１６ビット、３２ビットなどである。

例えば、ビット幅が１６ビットの場合、図７に示すように、送信側では、８Ｂ／１０Ｂエンコーダ３０を並列に設け、８Ｂ／１０Ｂエンコーダ３０が上位８ビットと下位８ビットをそれぞれ１０ビット化し、パラレル／シリアル変換部３２が、２０ビット単位でシリアル化する。

受信側では、シリアル／パラレル変換部４２が伝送されたシリアルの情報を２０ビット単位でパラレル化し、８Ｂ／１０Ｂデコーダ４４を並列に設け、８Ｂ／１０Ｂデコーダ４４が上位１０ビットと下位１０ビットをそれぞれ８ビット化する。

このような場合でも複数ビットずつ同じ値が連続しているデータを通信確立用の情報とすればよい。例えば、図８に示すように、Ｋ２８．３のデータの後にＤ２４．３のデータを続けた場合（Ｋ２８．３＋Ｄ２４．３）、条件を満たす。

次に、本実施の形態に係る情報伝送システム１０の作用を説明する。

デバイス１２は、デバイス１４へ情報を伝送しようとした場合、伝送路１６Ａへ予め定めた通信確立用の情報を繰り返し送信してデバイス１４へ通信の確立を要求する。一方、デバイス１４は、デバイス１２へ情報を伝送しようとした場合、伝送路１６Ｂへ予め定めた通信確立用の情報を繰り返し送信してデバイス１２へ通信の確立を要求する。

例えば、通信確立用の情報としてＫ２８．３＋Ｄ２４．３を使用した場合、図９に示すように、送信側は、Ｋ２８．３＋Ｄ２４．３のデータを繰り返し送信する。受信側は、受信データをＫ２８．３＋Ｄ２４．３のデータと照合して合致する位置の頭出しを行い、合致した位置に基づいてデータの同期制御などを行って通信を確立する。

その後、送信側は、伝送品質を検査するため、伝送速度を変えることなくテストパターンのデータを送信する。受信側は、受信されるデータをテストパターンのデータと比較してＢＥＲを求める。

このテストパターンは、変化点の多いものやエラーとなりやすいパターンを選択したもので、ＢＥＲの検査のため、少なくとも一部で１ビット毎に各ビットの値を変えている。

ところで、ＢＥＲの検出によく用いられるテストパターンとしてはＰＲＢＳ（疑似ランダムパターン：Pseudo Random Bit Sequence）が知られている。８Ｂ１０Ｂ変換を行っている場合には、ＰＲＢＳ ２^７−１が用いられる。ＰＲＢＳ ２^７−１は、１２７通りのテストパターンのデータを伝送して伝送品質を検査する。

図９では、ＰＲＢＳ ２^７−１（図９では「ＰＲＢＳ７」と記載）を用いて伝送品質を検査しており、送信側は、１２７通りのテストパターンのデータを送信する毎に、Ｋ２８．３＋Ｄ２４．３（第３情報）のデータを１組のテストパターンの区切を示す区切情報として送信する。受信側は、受信されるデータを対応するテストパターンのデータと比較してＢＥＲを求める。この場合、１２７通りのテストパターンのデータが本発明の第２情報に対応する。

このように送信側が１２７通りのテストパターンのデータとＫ２８．３＋Ｄ２４．３のデータとを繰り返し送信することにより、受信側でテストパターンのデータの同期が取りやすくなる。

受信側は、ＢＥＲが通信可能な予め定められた水準以上であるかを判定し、伝送品質の判定結果を他方の伝送路１６から送信側へ送信する（伝送路１６Ａの伝送品質を検査している場合は伝送路１６Ｂから送信し、伝送路１６Ｂの伝送品質を検査している場合は伝送路１６Ａから送信する。）。本実施の形態では、検査結果をＯＫ又はＮＧで伝達しており、例：ＯＫの場合はＫ２８．７＋Ｄ７．３のデータ（第５情報）を送信し、ＮＧの場合はＫ２８．７＋Ｄ２４．３のデータ（第５情報）を送信する。このＫ２８．７＋Ｄ７．３のデータ及びＫ２８．７＋Ｄ２４．３も複数ビットずつ同じ値が連続しているため、損失により伝送路１６を伝送される信号波形が変化してもデータが受信しやすい。

また、送信側は、検査結果を得ることでパラメータ設定のためのデータ取得が可能となり、最適なパラメータ設定を行える。

受信側は、Ｋ２８．３＋Ｄ２４．３のデータが受信される毎に、送信波形整形部３６と受信波形整形部４６のパラメータを予め定めた順に変更して、再度全テストパターンでの伝送品質の検査を行なう。

次に、確立しようとした場合を処理の流れを送信側の処理と受信側の処理とに分けて詳細に説明する。

図１０には、通信を確立しようとした場合の送信側の情報伝送処理の流れが示されている。

ステップ１００では、通信確立用の情報としてＫ２８．３＋Ｄ２４．３のデータを予め定められた回数（例えば、１０回）送信する。

ステップ１０２では、送信波形整形部３６のパラメータを変更する。送信波形整形部３６のパラメータは、ステップ１０２の処理が行なわれる毎に予め定められた順に変更する。なお、送信波形整形部３６と受信波形整形部４６のパラメータは、ステップ１０２の処理が行なわれる毎にランダムに変更するようにしてもよい。

ステップ１０４では、順序情報により示される順序でパターン情報により示されるテストパターンのデータを順次生成し、生成したテストパターンのデータを順次送信する。

ステップ１０６では、全テストパターンの送信が完了したか否かを判定し、肯定判定となった場合はステップ１０８へ移行し、否定判定となった場合はステップ１０４へ移行する。

ステップ１０８では、Ｋ２８．３＋Ｄ２４．３のデータ（第３情報）を１組のテストパターンの区切を示す区切情報として送信する。

ステップ１１０では、パラメータの変更が全パターン完了した否かを判定し、肯定判定となった場合はステップ１１２へ移行し、否定判定となった場合はステップ１０２へ移行する。

ステップ１１２では、予め定められた順に変更するパラメータの全パターン個分の検査結果を受信側から受け取ったか否かを判定し、肯定判定となった場合はステップ１１４へ移行し、否定判定となった場合は再度ステップ１１２へ移行して全ての検査結果を受信待ちを行う。

ステップ１１４では、受信した検査結果に基づいて通信可能な伝送品質となる送信波形整形部３６のパラメータを求める。

ステップ１１６では、上記ステップ１１２で求めたパラメータを送信波形整形部３６に設定して処理を終了する。

一方、図１１には、通信を確立しようとした場合の受信側の情報伝送処理の流れが示されている。

ステップ１５０では、受信データをＫ２８．３＋Ｄ２４．３のデータと照合し、合致する部分があるか否かを判定し、肯定判定となった場合はステップ１５２へ移行し、否定判定となった場合は再度ステップ１５０へ移行して通信確立用の情報の受信待ちを行う。

ステップ１５２では、合致した位置に基づいてデータの同期制御などを行って通信を確立する。

ステップ１５４では、受信波形整形部４６のパラメータを変更する。受信波形整形部４６のパラメータは、ステップ１５４の処理が行なわれる毎に予め定められた順に変更する。なお、受信波形整形部４６のパラメータは、ステップ１５２の処理が行なわれる毎にランダムに変更するようにしてもよい。

ここで、送信波形整形部３６のパラメータと受信波形整形部４６のパラメータを同時に変更した場合、どちらのパラメータの変更が伝送品質の変化に大きく寄与したか判別できない場合がある。そこで、送信波形整形部３６のパラメータと受信波形整形部４６のパラメータを一方側からずつ又は交互に変わるように変更順序を定めることが好ましい。

ステップ１５６では、受信されるデータを、順序情報により示される送信順序に、対応するパターン情報により示されるテストパターンのデータと比較してＢＥＲを求める。

ステップ１５８では、区切情報としてＫ２８．３＋Ｄ２４．３のデータが受信されたか否かを判定し、肯定判定となった場合はステップ１６０へ移行し、否定判定となった場合は１５６へ移行する。

ステップ１６０では、上記ステップ１５６で求めたＢＥＲが通信可能な予め定められた水準以上であるかを判定し、検査結果として判定結果を送信する。

ステップ１６２では、パラメータの変更が全パターン完了した否かを判定し、肯定判定となった場合はステップ１６４へ移行し、否定判定となった場合はステップ１５４へ移行する。

ステップ１６４では、上記ステップ１６０で得られた判定結果に基づいて通信可能な伝送品質となる受信波形整形部４６のパラメータを求める。

ステップ１６６では、上記ステップ１６４で求めたパラメータを受信波形整形部４６に設定して処理を終了する。

なお、上記実施の形態では、１２７通りのテストパターンのデータが送信される毎に、パラメータを変更する場合について説明したが、本発明はこれに限定されるものではない。例えば、送信側は１２７通りのテストパターンを複数回（例えば、２回）送信する毎に送信波形整形部３６のパラメータを変更し、受信側は区切情報としてＫ２８．３＋Ｄ２４．３のデータが複数回（例えば、２回）受信される毎に受信波形整形部４６のパラメータを変更するようにしてもよい。このように１２７通りのテストパターンを複数回用いて検査を行うことにより、検査精度が向上する。

また、上記実施の形態では、上記情報伝送処理のステップ１１２において、予め定められた順に変更するパラメータの全パターン個分の検査結果の受信待ちを行なう場合について説明したが、本発明はこれに限定されるものではない。例えば、受信側の情報伝送処理は予め定められた順にパラメータの変更が完了した際に、送信側の情報伝送処理へ検査終了を通知するようにし、受信側の情報伝送処理は検査終了の通知を待つようにしてもよい。

また、上記実施の形態では、受信側は区切情報としてＫ２８．３＋Ｄ２４．３のデータが受信された場合に受信波形整形部４６のパラメータを変更する場合について説明したが、本発明はこれに限定されるものではない。例えば、送信側は続する複数ビットずつ当該複数ビットの値を同じとし、パラメータの変更を指示する指示情報（第４情報）を送信し、受信側は指示情報が受信された場合、パラメータを変更するようにしてもよい。

また、上記実施の形態では、送信側に送信波形整形部３６を設け、受信側に受信波形整形部４６を設けた場合について説明したが、本発明はこれに限定されるものではない。例えば、送信波形整形部３６又は受信波形整形部４６の何れか一方のみを設けたものとしてもよい。

また、上記実施の形態では、テストパターンとしてＰＲＢＳ ２^７−１を用いた場合について説明したが、テストパターンはこれに限定されるものではない。

また、上記実施の形態では、通信確立用の情報、区切情報、検査結果の伝達に用いる情報を８Ｂ／１０Ｂ変換のＤコード、Ｋコードを用いて構成した場合について説明したが、本発明はこれに限定されるものではない。

また、上記実施の形態に係る図１０及び図１１に示した各情報伝送処理のプログラムは、ＨＤＤ（ハード・ディスク・ドライブ）等の記憶装置に予め記憶しておく形態の他、ＲＯＭ等の記憶素子に予め記憶しておく形態、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭ等のコンピュータ読み取り可能な記憶媒体に格納された状態で提供される形態、有線又は無線による通信手段を介して配信される形態等に適用することができる。

１０ 情報伝送システム
１２ デバイス
１４ デバイス
１６、１６Ａ、１６Ｂ 伝送路
２２ 通信制御部
３０ ８Ｂ／１０Ｂエンコーダ
３２ シリアル変換部
３４ 信号変換部
３６ 送信波形整形部
４０ 信号変換部
４２ パラレル変換部
４４ ８Ｂ／１０Ｂデコーダ
４６ 受信波形整形部
５０ テストパターン記憶部
５２ テストパターン生成部
５４ テストパターン判定部
５６ パラメータ制御部

Claims (9)

1. 情報をシリアルに伝送する伝送路に予め定められた伝送速度で伝送されるように情報を送信する送信手段、及び通信の確立を行う際に、連続する複数ビットずつ当該複数ビットの値を同じとした予め定められた第１情報を前記伝送路に送信するように前記送信手段を制御する制御手段を備えた第１情報伝送装置と、
   前記伝送路を介して伝送された情報を受信する受信手段、及び前記受信手段で前記第１情報が受信された場合に当該第１情報に基づいて通信を確立する通信確立手段を備えた第２情報伝送装置と、
   を有する情報伝送システム。
2. 前記制御手段は、前記第１情報の送信後、少なくとも一部で１ビット毎に各ビットの値を変えた第２情報を送信するように前記送信手段を制御し、
   前記第２情報伝送装置は、前記受信手段で受信された前記第２情報に基づいて伝送品質を検査する検査手段と、
   設定された設定情報に応じて前記受信手段で受信される情報の信号波形を整形する受信波形整形手段と、
   前記検査手段による検査結果に基づいて通信可能な伝送品質となるように前記設定情報を設定する設定手段と、をさらに備えた請求項１記載の情報伝送システム。
3. 前記制御手段は、予め定められた回数前記第２情報を送信する毎に、連続する複数ビットずつ当該複数ビットの値を同じとした予め定めた第３情報を送信するように制御し、
   前記設定手段は、前記受信手段で前記第３情報が受信された場合に、前記設定情報を変更する
   請求項２記載の情報伝送システム。
4. 前記制御手段は、連続する複数ビットずつ当該複数ビットの値を同じとし、前記設定情報の変更を指示する第４情報を送信するように制御し、
   前記設定手段は、前記受信手段で前記第４情報が受信された場合、前記設定情報を変更する
   請求項２又は請求項３記載の情報伝送システム。
5. 前記伝送路を、前記第１情報伝送装置から前記第２情報伝送装置へ情報が伝送される第１伝送路、及び前記第２情報伝送装置から前記第１情報伝送装置へ情報が伝送される第２伝送路とし、
   前記送信手段は、前記第１伝送路に対して情報を送信し、
   前記受信手段は、前記第１伝送路を介して伝送された情報を受信し、
   前記第２情報伝送装置は、連続する複数ビットずつ当該複数ビットの値を同じとした、前記検査手段による検査結果を示す第５情報を前記第２伝送路に前記伝送速度で伝送されるように送信する検査結果送信手段をさらに備え、
   前記第１情報伝送装置は、前記第２伝送路を介して伝送された前記第５情報を受信する検査結果受信手段と、
   前記検査結果受信手段により受信された前記第５情報に応じて前記送信手段から送信される情報の信号波形を整形する送信波形整形手段と、をさらに備えた
   請求項２〜請求項４の何れか１項記載の情報伝送システム。
6. 情報をシリアルに伝送する伝送路に予め定められた伝送速度で伝送されるように情報を送信する送信手段と、
   通信の確立を行う際に、連続する複数ビットずつ当該複数ビットの値を同じとした予め定められた第１情報を前記伝送路に送信するように前記送信手段を制御する制御手段と、
   を備えた情報伝送装置。
7. 情報をシリアルに伝送する伝送路を介して伝送された情報を受信する受信手段と、
   連続する複数ビットずつ当該複数ビットの値を同じとした予め定められた第１情報が前記受信手段で受信された場合に当該第１情報に基づいて通信を確立する通信確立手段と、
   を備えた情報伝送装置。
8. コンピュータを、
   情報をシリアルに伝送する伝送路に予め定められた伝送速度で伝送されるように情報を送信する送信手段から、通信の確立を行う際に、連続する複数ビットずつ当該複数ビットの値を同じとした予め定められた第１情報を前記伝送路に送信するように前記送信手段を制御する制御手段として機能させるためのプログラム。
9. コンピュータを、
   情報をシリアルに伝送する伝送路を介して伝送された情報を受信する受信手段で、連続する複数ビットずつ当該複数ビットの値を同じとした予め定められた第１情報が受信された場合に当該第１情報に基づいて通信を確立する通信確立手段として機能させるためのプログラム。

Images