JP6010908B2

JP6010908B2 - 送受信システム及びプログラム

Info

Publication number: JP6010908B2
Application number: JP2012001220A
Authority: JP
Inventors: 坪田　浩和; 浩和坪田
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2012-01-06
Filing date: 2012-01-06
Publication date: 2016-10-19
Anticipated expiration: 2032-01-06
Also published as: CN103199934B; US20130177324A1; JP2013141183A; US8897650B2; CN103199934A

Description

本発明は、送受信システム及びプログラムに関する。

近年、高速シリアル伝送技術を用いたデータ伝送が頻繁に使われるようになってきた。これは、高画質化に伴い、画像形成装置と画像処理装置間の伝送量が大幅に増加したのが理由である。今後もさらに伝送量の増加が見込まれているため、シリアル伝送路の伝送周波数アップによる伝送量増加対策や、シリアル伝送路を複数本使い、帯域確保する構成で使用されつつある。

また、シリアル伝送を行うには、リンク確立といって、シリアル情報の先頭位置を検出し、先頭位置よりパラレル変換する機能が必要である（例えば、特許文献１参照）。このリンク確立は送信側と受信側の双方が確立しないとＡＣＫやＳＴＳなどの情報をやりとりできない。そのため、リンク確立動作をさせてからリンクすると思われる一定期間待つことで通常はリンク状態になったとみなしている。本当にリンクしているか確認するには、送信側・受信側で互いにテストパターン伝送を行い、リンク状態を把握する必要がある。

特開２００５−２７７８２７号公報

しかし、従来の方式では、一定期間待機する時間と、テストパターンによるテスト時間の両方が終了しないと通常伝送状態にならず、確実にリンク確立したと把握できる時間が長くなるという欠点がある。

本発明の目的は、リンク確立用の情報を互いに並行して相手装置に送信する構成と比べて、短時間にリンク確立を終えることが可能な送受信システム及びプログラムを提供することにある。

本発明は、以下の送受信システム及びプログラムを提供する。

［１］データの送信に先だって第１のリンク確立用の情報を複数の第１の伝送路を介してシリアルに送信する第１の送信手段を有する第１の送受信装置と、データの送信に先だって第２のリンク確立用の情報を第２の伝送路を介して前記第１の送受信装置にシリアルに送信する第２の送信手段、前記複数の第１の伝送路に対応して設けられ、前記第１の送受信装置の前記第１の送信手段から送信された前記第１のリンク確立用の情報に基づいて対応する前記第１の伝送路のリンクを確立する複数のリンク確立手段、及び前記複数のリンク確立手段により前記複数の第１の伝送路の全てのリンクが確立したとき、前記第２の送信手段から前記第２のリンク確立用の情報を送信させて前記第１の送受信装置に前記第２の伝送路のリンクを確立させる制御手段を有する第２の送受信装置とを備えた送受信システム。

［２］前記第１の伝送路の数と前記第２の伝送路の数とが異なる前記［１］に記載の送受信システム。

［３］前記第１及び第２の伝送路は、光信号を伝送する光伝送路であり、前記第１の送受信装置の前記第１の送信手段は、前記第１のリンク確立用の情報の送信に先立って前記第１のリンク確立用の情報の送信時よりも単位時間当たりの光量が少ない光信号により前記第１のリンク確立用の情報とは異なる確認用の情報を前記複数の第１の伝送路を介してシリアルに送信する複数の光送信部と、前記第２の送受信装置から前記第２の伝送路を介してシリアルに送信された光信号を受信する光受信部とを備え、前記第２の送受信装置の前記第２の送信手段は、前記第２のリンク確立用の情報の送信に先立って前記第２のリンク確立用の情報の送信時よりも単位時間当たりの光量が少ない光信号により前記第２のリンク確立用の情報とは異なる確認用の情報を前記第２の伝送路を介してシリアルに送信する光送信部と、前記第１の送受信装置から前記複数の第１の伝送路を介してシリアルに送信された光信号を受信する複数の光受信部とを備えた［１］又は［２］に記載の送受信システム。

［４］第１の送受信装置のコンピュータに、データの送信に先だって第１のリンク確立用の情報を複数の第１の伝送路を介してシリアルに送信する第１の送信手段として機能させ、第２の送受信装置のコンピュータに、データの送信に先だって第２のリンク確立用の情報を第２の伝送路を介して前記第１の送受信装置にシリアルに送信する第２の送信手段と、前記複数の第１の伝送路に対応して設けられ、前記第１の送受信装置の前記第１の送信手段から送信された前記第１のリンク確立用の情報に基づいて対応する前記第１の伝送路のリンクを確立する複数のリンク確立手段と、前記複数のリンク確立手段により前記複数の第１の伝送路の全てのリンクが確立したとき、前記第２の送信手段から前記第２のリンク確立用の情報を送信させて前記第１の送受信装置に前記第２の伝送路のリンクを確立させる制御手段として機能させるためのプログラム。

請求項１、２、４に係る発明によれば、リンク確立用の情報を互いに並行して相手装置に送信する構成と比べて、短時間にリンク確立を終えることが可能になる。
請求項３に係る発明によれば、高出力の光信号を連続的に出力する場合と比べて、安全性が高まる。

図１は、本発明の第１の実施の形態に係る送受信システムの構成例を示すブロック図である。図２は、リンク確立を説明するための図である。図３は、第１の実施の形態に係る第１及び第２の送受信装置間におけるリンク確立の動作の一例を示すタイミングチャートである。図４（ａ）は、第１の実施に形態に係る第１の送受信装置の動作の一例を示すフローチャート、図４（ｂ）は、第１の実施の形態に係る第２の送受信装置の動作の一例を示すフローチャートである。図５は、第１の送受信装置が第２の送受信装置よりも先に電源ＯＮとなった場合のリンク確立の動作の一例を示すタイミングチャートである。図６は、第２の送受信装置が第１の送受信装置よりも先に電源ＯＮとなった場合のリンク確立の動作の一例を示すタイミングチャートである。図７は、本発明の第２の実施の形態に係る送受信システムの構成例を示すブロック図である。図８は、第２の実施の形態に係る第１及び第２の送受信装置間におけるリンク確立の動作の一例を示すタイミングチャートである。

以下、本発明の実施の形態について図面を参照して説明する。なお、各図中、実質的に同一の機能を有する構成要素については、同一の符号を付してその重複した説明を省略する。

［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る送受信システムの構成例を示すブロック図である。この送受信システム１は、第１の送受信装置２と第２の送受信装置４とを、情報をシリアルに送受信するための伝送路３により接続したものである。伝送路３は、第１レーン３１、第２レーン３２及び第３レーン３３から構成されている。ここで、第１レーン３１及び第２レーン３２は、複数の第１の伝送路に対応し、第３レーン３３は、第２の伝送路に対応する。

（第１の送受信装置の構成）
第１の送受信装置２は、入出力制御部２１と、パケット制御部２２と、リンク制御部２３と、第１レーン３１及び第２レーン３２に対応して設けられたビット変換部２４Ａ、２４Ｂと、第３レーン３３に対応して設けられたビット逆変換部）２５と、第１レーン３１及び第２レーン３２に対応して設けられたパラレル／シリアル変換部（Ｐ／Ｓ）２６Ａ、２６Ｂと、第３レーン３３に対応して設けられたシリアル／パラレル変換部（Ｓ／Ｐ）２７とを備える。なお、パラレル／シリアル変換部２６Ａ、２６Ｂは、リンク確立用の情報を送信する第１の送信手段の一例である。シリアル／パラレル変換部２７は、リンク確立用の情報を受信する受信手段、及び第３レーン３３のリンクを確立するリンク確立手段の一例である。

（第２の送受信装置の構成）
第２の送受信装置４は、第１レーン３１及び第２レーン３２に対応して設けられたシリアル／パラレル変換部（Ｓ／Ｐ）４１Ａ、４１Ｂと、第３レーン３３に対応して設けられたパラレル／シリアル変換部（Ｐ／Ｓ）４２と、第１レーン３１及び第２レーン３２に対応して設けられたビット逆変換部４３Ａ、４３Ｂと、第３レーン３３に対応して設けられたビット変換部４４と、リンク制御部４５と、パケット制御部４６と、入出力制御部４７とを備える。シリアル／パラレル変換部４１Ａ、４１Ｂは、リンク確立用の情報を受信する受信手段、及び第１レーン３１、第２レーン３２のリンクを確立するリンク確立手段の一例である。パラレル／シリアル変換部４２は、リンク確立用の情報を送信する第２の送信手段の一例である。

（伝送路）
第１の送受信装置２は、本実施の形態では、第２の送受信装置４よりも相手装置に送信する伝送量が多くなっているため、第１レーン３１及び第２レーン３２は、第１の送受信装置２から第２の送受信装置４への伝送用（下り方向用）となっており、第３レーン３３は、第２の送受信装置４から第１の送受信装置２への伝送用（上り方向用）となっている。したがって、第１の送受信装置２は、例えば、図示しない再生装置で再生した画像情報を第１レーン３１及び第２レーン３２を介して第２の送受信装置４に送信する。第２の送受信装置４は、第１の送受信装置２から送信された画像情報を、例えば図示しない映像表示装置に出力し、ステータス情報を第３レーン３３を介して第１の送受信装置２に送信する。

伝送路３は、電気信号を伝送する電気ケーブルや、光信号を伝送する光ケーブルを用いることができる。本実施の形態では、電気ケーブルを用いる。伝送路３を構成する各レーン３１、３２、３３は、２本の線により構成され、差動信号が伝送される差動線路でもよい。なお、伝送路３のレーン数は本実施の形態に限定されず、上り方向用と下り方向用のレーン数が同一でもよく、下り方向用のレーン数が上り方向用のレーン数よりも多くてもよい。

（第１及び第２の送受信装置の各部の構成）
第１の送受信装置２の入出力制御部２１は、例えば、再生装置との間でデータの授受を行う。第２の送受信装置４の入出力制御部４７は、例えば、映像表示装置との間でデータの授受を行う。

第１の送受信装置２のパケット制御部２２は、第１の送受信装置２から第２の送受信装置４に向かうデータの方向（下り方向）については、シリアルデータ転送を行うためのデータのパケット化を行い、第２の送受信装置４から第１の送受信装置２に向かうデータの方向（上り方向）については、パケットデータからデータの抽出を行う。第２の送受信装置４のパケット制御部４６は、下り方向については、パケットデータからデータの抽出を行い、上り方向については、シリアルデータ転送を行うためのデータのパケット化を行う。

第１の送受信装置２のリンク制御部２３は、電源ＯＮ時にパラレル／シリアル変換部２６Ａ、２６Ｂ及びシリアル／パラレル変換部２７に対する初期設定を行い、第１及び第２の送受信装置２、４間においてシリアル伝送を行う際のリンク制御を行うものである。第２の送受信装置２のリンク制御部４５は、電源ＯＮ時にシリアル／パラレル変換部４１Ａ、４１Ｂ及びパラレル／シリアル変換部４２に対する初期設定を行い、第１及び第２の送受信装置２、４間においてシリアル伝送を行う際のリンク制御を行うものである。リンク制御部２３、４５は、初期設定を行うときは、リンク制御のためのリンク確立用の情報を出力しないように構成されている。

第１の送受信装置２のビット変換部２４Ａ、２４Ｂ、及び第２の送受信装置４のビット変換部４４は、後述する図２に示すように、１６ビットのうち上位８ビット、下位８ビットをそれぞれ１０ビットに変換する８Ｂ１０Ｂ変換を行う一対の８Ｂ１０Ｂ変換部（８Ｂ１０Ｂ）２４１、２４２を有している。第１の送受信装置２のビット逆変換部４３Ａ、４３Ｂ、及び第２の送受信装置４のビット逆変換部２５は、２０ビットのうち上記１０ビット、下位１０ビットをそれぞれ８ビットに逆変換する１０Ｂ８Ｂ変換を行う一対の１０Ｂ８Ｂ変換部（１０Ｂ８Ｂ）４３１、４３２を有している。８Ｂ１０Ｂ変換は、伝送データが適度に０と１が含まれるようにＤＣバランス調整を行うものであり、８Ｂ１０Ｂとして知れられる方式では、８ビットごとのデータの塊をあらかじめ決められた０と１の割合が５０％に近い１０ビットのデータに変換することによってＤＣバランスを調整している。

第１の送受信装置２のパラレル／シリアル変換部２６Ａ、２６Ｂ、及び第２の送受信装置４のパラレル／シリアル変換部４２は、パラレルデータをシリアルデータに変換（Ｐ／Ｓ変換）するものであり、電源ＯＮ時の初期設定として信号波形の直流成分を減衰させるディエンファシス（de-emphasis）、信号波形の高周波成分を強調させるプリエンファシス（pre-emphasis）、差動電圧等を設定するためのレジスタを備えている。Ｐ／Ｓ変換及びＳ／Ｐ変換は、ＳＥＲＤＥＳ（Serialize Deserialize）と称されている。

第１の送受信装置２のシリアル／パラレル変換部２７、及び第２の送受信装置４のシリアル／パラレル変換部４１Ａ、４１Ｂは、シリアルデータをパラレルデータに変換（Ｓ／Ｐ変換）するものであり、電源ＯＮ時の初期設定として伝送路３で生じた信号波形の劣化を補正するイコライザ（Equalizer）等を設定するためのレジスタを備えている。

第１及び第２の送受信装置２、４の入出力制御部２１、シリアル／パラレル変換部４１Ａ、４１Ｂ等の構成部分は、それぞれ一部又は全部を再構成可能回路（ＦＰＧＡ：Field Programmable Gate Array)、特定用途向け集積回路（ＡＳＩＣ：Application Specific Integrated Circuit）、専用ＬＳＩ(Large Scale Integration)等のハードウエア回路によって構成してもよい。また、第１及び第２の送受信装置２、４の入出力制御部２１、シリアル／パラレル変換部４１Ａ、４１Ｂ等の構成部分は、第１及び第２の送受信装置２、４における各コンピュータにおいてプログラムに従ってＣＰＵが動作することで実現してもよい。

（リンク確立）
ここで、リンク確立を図２を参照し、第１レーン３１及び第２レーン３２のリンクを確立する場合について説明する。使用するＳＥＲＤＥＳによって、パラレル部のビット幅が１０ｂｉｔ、２０ｂｉｔ、３６ｂｉｔ等のように幾つか選択できるものがある。例えば、１６ｂｉｔで使用するように設定した場合、ビット変換部２４Ａ、２４Ｂでは、２つの８Ｂ１０Ｂ変換部２４１、２４２を使用して１６ｂｉｔを２０ｂｉｔ化した後、パラレル／シリアル変換部２６Ａ、２６Ｂにより２０ｂｉｔを１ｂｉｔ化する。この場合は、２０ｂｉｔが１つの固まりとして扱われる。リンク確立を行う場合には、送信側からリンク確立用の情報としてＫ２８．５（１０ｂｉｔ）＋Ｄ２４．３（１０ｂｉｔ）のデータを繰り返し送信してリンク確立の要求を行う。受信側では、シリアル／パラレル変換部４１Ａ、４１Ｂにより１ｂｉｔを１０ｂｉｔ単位に分け、ビット逆変換部４３Ａ、４３Ｂの１０Ｂ８Ｂ変換部４３１、４３２にて上位８ｂｉｔ、下位８ｂｉｔに変換する。受信側のシリアル／パラレル変換部４１Ａ、４１Ｂは、受信データとＫ２８．５＋Ｄ２４．３のデータとを照合し、合致する位置（図２の矢印で示す、先頭２０ｂｉｔと次の２０ｂｉｔとの境目）の頭出し（アライメント調整）を行って、合致した位置に基づいてデータの同期制御等を行ってリンクを確立する。

なお、リンク確立用の情報としては、上記Ｋ２８．５＋Ｄ２４．３に限られない。例えば、他のＫコードや他のＤコードを用いてもよく、ＫコードとＤコードを入れ替えてＤ２４．３＋Ｋ２８．５としてもよく、Ｋコード単独又はＤコード単独でもよい。

（第１の実施の形態の動作）
次に、第１の実施の形態の動作を図３を参照し、図４のフローチャートに従って説明する。図３は、第１の実施の形態に係る第１及び第２の送受信装置間におけるリンク確立の動作の一例を示すタイミングチャートである。図４（ａ）は、第１の実施に形態に係る第１の送受信装置の動作の一例を示すフローチャート、図４（ｂ）は、第１の実施の形態に係る第２の送受信装置の動作の一例を示すフローチャートである。

第１の送受信装置２は、リセット解除信号によりリセットが解除された後（Ｓ１１）、リンク制御部２３は、パラレル／シリアル変換部２６Ａ、２６Ｂにリンク確立用の情報、例えばＫ２８．５＋Ｄ２４．３のデータの第１レーン３１及び第２レーン３２への出力を指示する（Ｓ１２）。パラレル／シリアル変換部２６Ａ、２６Ｂは、Ｋ２８．５＋Ｄ２４．３のデータを繰り返して対応する第１レーン３１及び第２レーン３２を介して第２の送受信装置４に送信してリンク確立の要求を行う。

第２の送受信装置４は、リセット解除信号によりリセットが解除された後（Ｓ２１）、シリアル／パラレル変換部４１Ａ、４１ＢがＫ２８．５＋Ｄ２４．３のデータを受信すると、図２を用いて説明したように、アライメント調整を行ってリンク確立を行う（Ｓ２２：Ｙｅｓ、Ｓ２３：Ｙｅｓ）。シリアル／パラレル変換部４１Ａは、第１レーン３１のリンクが確立すると、リンクが確立した旨をリンク制御部４５に通知し、シリアル／パラレル変換部４１Ｂは、第２レーン３２のリンクが確立すると、リンクが確立した旨をリンク制御部４５に通知する。シリアル／パラレル変換部４１Ａ、４１Ｂは、第１レーン３１，第２レーン３２のリンクが確立すると、アイドル状態となる。

リンク制御部４５は、シリアル／パラレル変換部４１Ａ、４１Ｂの双方からリンクが確立した旨の通知を受けると、パラレル／シリアル変換部４２にリンク確立用の情報、例えばＫ２８．５＋Ｄ２４．３のデータの第３レーン３３への出力を指示する。パラレル／シリアル変換部４２は、Ｋ２８．５＋Ｄ２４．３のデータを繰り返して第３レーン３３を介して第１の送受信装置２に送信してリンク確立の要求を行う（Ｓ２４）。

第１の送受信装置２のシリアル／パラレル変換部２７がＫ２８．５＋Ｄ２４．３のデータを受信すると、アライメント調整を行ってリンク確立を行う（Ｓ１３：Ｙｅｓ）。シリアル／パラレル変換部２７は、第３レーン３３のリンクが確立すると、リンクが確立した旨をリンク制御部２３に通知する。シリアル／パラレル変換部２７は、第３レーン３３のリンクが確立すると、アイドル状態となる。リンク制御部２３は、パラレル／シリアル変換部２６Ａ、２６Ｂにリンク動作の終了の情報、例えばＫ３０．７＋Ｄ２１．４のデータの第１レーン３１及び第２レーン３２への出力を指示する。パラレル／シリアル変換部２６Ａ、２６Ｂは、Ｋ３０．７＋Ｄ２１．４のデータを繰り返して対応する第１レーン３１及び第２レーン３２を介して第２の送受信装置４に送信した後（Ｓ１４）、通常動作、すなわちデータ（画像情報）の送信に移行する（Ｓ１５）。

第２の送受信装置４のシリアル／パラレル変換部４１Ａ、４１ＢがＫ３０．７＋Ｄ２１．４のデータを受信すると、リンク動作が終了した旨をリンク制御部４５に通知する。リンク制御部４５は、シリアル／パラレル変換部４１Ａ、４１Ｂの双方からリンク動作が終了した旨の通知を受けると（Ｓ２５）、通常動作、すなわちデータ（画像情報）の受信に移行する（Ｓ２６）。

（電源投入差のある場合の第１例）
図５は、第１の送受信装置２が第２の送受信装置４よりも先に電源ＯＮとなった場合のリンク確立の動作の一例を示すタイミングチャートである。第１の送受信装置２は、電源ＯＮ後にリンク制御部２３がパラレル／シリアル変換部２６Ａ、２６Ｂ、シリアル／パラレル変換部２７に対して初期設定を行う。初期設定後は、図３に示したように、リンク確立用の情報の送信等のリンク動作が行われる。この段階では、まだ第２の送受信装置４は電源ＯＮとなっていないため、アライメント調整を行うことはできない。第２の送受信装置４が電源ＯＮになると、リンク制御部４５がシリアル／パラレル変換部４１Ａ、４１Ｂ、パラレル／シリアル変換部４２に対して初期設定を行う。初期設定後、図３に示したように、アライメント調整等のリンク動作が行われる。

図５に示す電源投入のタイミングにおいては、第２の送受信装置４の電源ＯＮ後は、図３と同様の時間でリンク動作を終えることができる。

（電源投入差のある場合の第２例）
図６は、第２の送受信装置４が第１の送受信装置２よりも先に電源ＯＮとなった場合のリンク確立の動作の一例を示すタイミングチャートである。第２の送受信装置４は、電源ＯＮになると、リンク制御部４５がシリアル／パラレル変換部４１Ａ、４１Ｂ、パラレル／シリアル変換部４２に対して初期設定を行う。次に、第１の送受信装置２は、電源ＯＮになると、リンク制御部２３がパラレル／シリアル変換部２６Ａ、２６Ｂ、シリアル／パラレル変換部２７に対して初期設定を行う。初期設定後は、図３に示したように、リンク確立用の情報の送信等のリンク動作が行われる。この段階では、第２の送受信装置４は既に電源ＯＮとなっているため、図３に示したように、アライメント調整等のリンク動作が行われる。

図６に示す電源投入のタイミングにおいては、第１の送受信装置２の電源ＯＮ後は、図３と同様の時間でリンク動作を終えることができる。

（第１の実施の形態の効果）
第１の実施の形態によれば、リンク確立用の情報を互いに並行して第１及び第２の送受信装置２、４に送信する構成と比べて、短時間にリンク確立を終えることが可能になる。

［第２の実施の形態］
図７は、本発明の第２の実施の形態に係る送受信システムの構成例を示すブロック図である。第１の実施の形態は、伝送路３として電気ケーブルを用いたが、本実施の形態は、伝送路１３として光ケーブルを用いたものである。この送受信システム１は、第１の実施の形態と同様に、第１の送受信装置２と、第１の送受信装置２に第１レーン３１、第２レーン３２及び第３レーン３３からなる伝送路１３を介して接続された第２の送受信装置４とを備えて概略構成されている。

（第１の送受信装置の構成）
第１の送受信装置２は、第１の実施の形態と同様に、入出力制御部２１、パケット制御部２２、リンク制御部２３、ビット変換部２４Ａ、２４Ｂ、ビット逆変換部２５、パラレル／シリアル変換部２６Ａ、２６Ｂ及びシリアル／パラレル変換部２７を備え、さらに本実施の形態では、第１レーン３１及び第２レーン３２に対応して設けられた光送信部２８Ａ、２８Ｂと、第３レーン３３に対応して設けられた光受信部２９とを備える。

光送信部２８Ａ、２８Ｂは、レーザダイオード（ＬＤ）等の発光部と、発光部を駆動するＬＤドライバ等の駆動部とを備える。光受信部２９は、フォトダイオード（ＰＤ）等の受光部と、受光部の出力信号を増幅する増幅部とを備える。

リンク制御部２３は、光信号が第２の送受信装置４に到達するか否かの確認用の情報を、第１レーン３１及び第２レーン３２へのリンク確認用の情報の送信に先立って、リンク確認用の情報の送信時よりも単位時間当たりの光量が少ない光信号、例えば間欠的に発光する光信号によりリンク確認用の情報とは異なる確認用の情報を送信するよう光送信部２８Ａ、２８Ｂを制御する。第２の送受信装置４からリンク確認用の情報とは異なる確認用の情報が光信号として第１の送受信装置２に送信され、光受信部２９がそれを検出すると、リンク制御部２３は、連続的に発光する光信号によりリンク確立用の情報及びその後の情報を送信するよう光送信部２８Ａ、２８Ｂを制御する。

（第２の送受信装置の構成）
第２の送受信装置４は、第１の実施の形態と同様に、シリアル／パラレル変換部４１Ａ、４１Ｂ、パラレル／シリアル変換部４２、ビット逆変換部４３Ａ、４３Ｂ、ビット変換部４４、リンク制御部４５、パケット制御部４６及び入出力制御部４７を備え、さらに本実施の形態では、第１レーン３１及び第２レーン３２に対応して設けられた光受信部４８Ａ、４８Ｂと、第３レーン３３に対応して設けられた光送信部４９とを備える。

光送信部４９は、レーザダイオード（ＬＤ）等の発光部と、発光部を駆動するＬＤドライバ等の駆動部とを備える。光受信部４８Ａ、４８Ｂは、フォトダイオード（ＰＤ）等の受光部と、受光部の出力信号を増幅する増幅部とを備える。

リンク制御部４５は、光信号が第１の送受信装置２に到達するか否かの確認用の情報を、第３レーン３３へのリンク確認用の情報の送信に先立って、リンク確認用の情報の送信時よりも単位時間当たりの光量が少ない光信号、例えば間欠的に発光する光信号によりリンク確認用の情報とは異なる確認用の情報を送信するよう光送信部４９を制御する。第１の送受信装置２からリンク確立用の情報が光信号として第２の送受信装置４に送信されると、リンク制御部４５は、連続的に発光する光信号によりリンク確立用の情報、及びその後の情報を送信するよう光送信部４９を制御する。

（伝送路）
伝送路１３は、光ケーブルとして、光ファイバや、複数のコアをクラッドで覆ったシート状光伝送媒体等を用いることができる。なお、伝送路として光信号と電気信号を伝送する光電気複合ケーブルを用いることも可能である。この場合も光信号を伝送する側には、上述したように光信号を送信する側に光送信部を設け、光信号を受信する側に光受信部を設ける。

（第２の実施の形態の動作）
第２の実施の形態の動作を図８を参照して説明する。図８は、第２の実施の形態に係る第１及び第２の送受信装置間におけるリンク確立の動作の一例を示すタイミングチャートである。

第１の送受信装置２のリンク制御部２３は、確認用の情報、例えばＫ２８．０＋Ｄ２１．４のデータを間欠的に発光する光信号により送信するよう光送信部２８Ａ、２８Ｂを制御する。光送信部２８Ａ、２８Ｂは、Ｋ２８．０＋Ｄ２１．４のデータを繰り返して対応する第１レーン３１及び第２レーン３２を介して第２の送受信装置４に送信する。

第２の送受信装置４の光受信部４８Ａ、４８Ｂが確認用の情報を検出すると（光検出完了）、確認用の情報を検出した旨をリンク制御部４５に通知する。リンク制御部４５は、確認用の情報、例えばＫ２８．０＋Ｄ２１．４のデータを間欠的に発光する光信号により送信するよう光送信部４９を制御する。光送信部４９は、Ｋ２８．０＋Ｄ２１．４のデータを繰り返して第３レーン３３を介して第１の送受信装置２に送信する。

第１の送受信装置２の光受信部２９が確認用の情報を検出すると、確認用の情報を検出した旨をリンク制御部２３に通知する。リンク制御部２３は、パラレル／シリアル変換部２６Ａ、２６Ｂにリンク確立用の情報の出力を指示する。また、リンク制御部２３は、連続的に発光する光信号によりリンク確立用の情報及びその後の情報を送信するよう光送信部２８Ａ、２８Ｂを制御する。その後は第１の送受信装置２において、第１の実施の形態と同様にリンク動作が行われる。

第２の送受信装置４のリンク制御部４５は、第１の送受信装置２からリンク確立用の情報が光信号として第２の送受信装置２に送信され、シリアル／パラレル変換部４１Ａ、４１Ｂがリンク確立用の情報に基づいてリンクを確立すると、リンクが確立した旨をリンク制御部４５に通知し、その後アイドル状態となる。リンク制御部４５は、シリアル／パラレル変換部４１Ａ、４１Ｂの双方からリンクが確立した旨の通知を受けると、リンク確立用の情報を連続的に発光する光信号により送信するようパラレル／シリアル変換部４２及び光送信部４９を制御する。光送信部４９は、リンク確立用の情報を連続的に発光する光信号により第３レーン３３を介して第１の送受信装置２に送信する。その後は第２の送受信装置４において、第１の実施の形態の同様に、リンク動作が行われる。

（第２の実施の形態の効果）
第２の実施の形態によれば、第１の実施の形態の効果に加えて、リンク確立を行う前に確認用の情報を間欠的に発光する光信号により送信し、それに対する応答があってはじめて連続的に発光する光信号を送信しているので、高出力のレーザを連続的に出力する場合と比べて単位時間当たりの光量が少なくなり安全性が高まる。

なお、第２の実施の形態において、光送信部及び光受信部の接続の有無に応じて電圧がＨｉｇｈ又はＬｏｗに変化する端子を設けておき、光送信部及び光受信部の接続の有無に応じて光伝送用のアルゴリズムと電気伝送用のアルゴリズムとを切り替えてもよい。

以上、本発明の実施の形態を説明したが、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲内で種々の変形、実施が可能である。

また、例えば本発明の要旨を変更しない範囲内で、各実施の形態の構成要素の一部を省くことが可能であり、各実施の形態の構成要素を任意に組み合わせることが可能であり、各実施の形態のフローにおいて、ステップの追加、削除、変更、入替え等が可能である。また、上記実施の形態で用いたプログラムをＣＤ−ＲＯＭ等の記録媒体に記憶して提供することもできる。

１…送受信システム、２…第１の送受信装置、３…伝送路、４…第２の送受信装置、１３…伝送路、２１…入出力制御部、２２…パケット制御部、２３…リンク制御部、２４Ａ、２４Ｂ…ビット変換部、２５…ビット逆変換部、２６Ａ、２６Ｂ…パラレル／シリアル変換部、２７…シリアル／パラレル変換部、２８Ａ、２８Ｂ…光送信部、２９…光受信部、３１…第１レーン、３２…第２レーン、３３…第３レーン、４１Ａ、４１Ｂ…シリアル／パラレル変換部、４２…パラレル／シリアル変換部、４３Ａ、４３Ｂ…ビット逆変換部、４４…ビット変換部、４５…リンク制御部、４６…パケット制御部、４７…入出力制御部、４８Ａ、４８Ｂ…光受信部、４９…光送信部、２４１、２４２…８Ｂ１０Ｂ変換部、４３１，４３２…８Ｂ１０Ｂ変換部

Claims

データの送信に先だって第１のリンク確立用の情報を複数の第１の伝送路を介してシリアルに送信する第１の送信手段を有する第１の送受信装置と、
データの送信に先だって第２のリンク確立用の情報を第２の伝送路を介して前記第１の送受信装置にシリアルに送信する第２の送信手段、前記複数の第１の伝送路に対応して設けられ、前記第１の送受信装置の前記第１の送信手段から送信された前記第１のリンク確立用の情報に基づいて対応する前記第１の伝送路のリンクを確立する複数のリンク確立手段、及び前記複数のリンク確立手段により前記複数の第１の伝送路の全てのリンクが確立したとき、前記第２の送信手段から前記第２のリンク確立用の情報を送信させて前記第１の送受信装置に前記第２の伝送路のリンクを確立させる制御手段を有する第２の送受信装置とを備える送受信システム。
前記第１の伝送路の数と前記第２の伝送路の数とが異なる請求項１に記載の送受信システム。
前記第１及び第２の伝送路は、光信号を伝送する光伝送路であり、
前記第１の送受信装置の前記第１の送信手段は、前記第１のリンク確立用の情報の送信に先立って前記第１のリンク確立用の情報の送信時よりも単位時間当たりの光量が少ない光信号により前記第１のリンク確立用の情報とは異なる確認用の情報を前記複数の第１の伝送路を介してシリアルに送信する複数の光送信部と、前記第２の送受信装置から前記第２の伝送路を介してシリアルに送信された光信号を受信する光受信部とを備え、
前記第２の送受信装置の前記第２の送信手段は、前記第２のリンク確立用の情報の送信に先立って前記第２のリンク確立用の情報の送信時よりも単位時間当たりの光量が少ない光信号により前記第２のリンク確立用の情報とは異なる確認用の情報を前記第２の伝送路を介してシリアルに送信する光送信部と、前記第１の送受信装置から前記複数の第１の伝送路を介してシリアルに送信された光信号を受信する複数の光受信部とを備えた請求項１又は２記載の送受信システム。
第１の送受信装置のコンピュータに、
データの送信に先だって第１のリンク確立用の情報を複数の第１の伝送路を介してシリアルに送信する第１の送信手段として機能させ、
第２の送受信装置のコンピュータに、
データの送信に先だって第２のリンク確立用の情報を第２の伝送路を介して前記第１の送受信装置にシリアルに送信する第２の送信手段と、
前記複数の第１の伝送路に対応して設けられ、前記第１の送受信装置の前記第１の送信手段から送信された前記第１のリンク確立用の情報に基づいて対応する前記第１の伝送路のリンクを確立する複数のリンク確立手段と、
前記複数のリンク確立手段により前記複数の第１の伝送路の全てのリンクが確立したとき、前記第２の送信手段から前記第２のリンク確立用の情報を送信させて前記第１の送受信装置に前記第２の伝送路のリンクを確立させる制御手段として機能させるためのプログラム。