KR100724576B1

KR100724576B1 - 데이터 송수신 시스템

Info

Publication number: KR100724576B1
Application number: KR1020060069336A
Authority: KR
Inventors: 이정배
Original assignee: 삼성전자주식회사
Priority date: 2006-07-24
Filing date: 2006-07-24
Publication date: 2007-06-04
Also published as: US20080022179A1; US8234532B2; US8010859B2; US20110314349A1

Abstract

본 발명은 데이터 송수신 시스템을 공개한다. 본 발명의 데이터 송수신 시스템은 프리 엠퍼시스 드라이버를 구비하여, 에러 검출 코드와 함께 데이터를 프리 엠퍼시스하여 출력하는 송신부, 전달 특성을 가지고 데이터를 전달하는 채널, 및 등화기를 구비하여 채널을 통해 인가되는 데이터와 에러 검출코드를 등화하고, 에러 검출 코드를 분석하여 데이터 오류가 발생하면 오류 데이터를 송신부로 출력하며, 소정 횟수 이상 연속적으로 오류가 발생하면 등화기의 등화 능력을 조절하기 위해 등화 계수를 조절하는 수신부를 구비하는 것을 특징으로 한다. 따라서 데이터 송수신시에 소정 횟수 이상의 전송 오류가 발생하면 송신부의 프리 엠퍼시스 계수나 수신부의 등화 계수를 조절하여 시스템이 최적화 상태를 유지하도록 한다.

Description

데이터 송수신 시스템{Data transmitting and receiving system.}

도1 은 종래의 데이터 송수신 시스템의 블록도이다.

도2 는 본 발명에 따른 데이터 송수신 시스템의 블록도이다.

도3a와 도3b 는 도2 에 나타난 출력 드라이버의 일예이다.

도4a와 도4b 는 등화기의 동작을 설명하기 위한 블록도이다.

도5 는 도2 에 나타난 입력 드라이버의 일예이다.

본 발명은 데이터 송수신 시스템에 관한 것으로서, 특히 등화기를 사용하는 데이터 송수신 시스템에 관한 것이다.

데이터를 입출력하는 장치들은 채널(channel)에 존재하는 각종 랜덤 잡음(Random noise)과 규칙적 잡음(systematic noise)에 의해서 전송 오류(통상적으로 Bit error라고 함)가 발생한다.

전송 오류는 비트 오류율(bit error rate : BER)에 의해 기술되며 비트 오류율은 데이터 통신에서 일정한 시간 내에 수신 측에서 수신한 데이터가 송신한 데이 터에 비해 어느 정도 잘못되었는가를 나타낸다. 예를 들면, 비트 오류율 10^-4의 채널은 1만 비트의 데이터를 전송하면 평균 10비트 정도의 오류가 발생하는 회선이다. 채널의 비트 오류율은 데이터 신호 속도와 채널의 길이에 따라 달라지므로 일정하지 않으며, 이들 오류는 대부분 통신 회선상의 잡음의 영향으로 발생한다. 데이터를 입출력하는 장치의 비트 오류율은 각각 장치의 특성에 따라 제약이 가해진다. 신뢰성 있는 데이터의 전송을 위해서는 비트 오류율이 통상 10^-12 이하여야 한다.

기술의 발전에 따라 잡음을 제거하기 위한 여러가지 기술이 제안되고 있으나, 현실적으로 이런 전송 에러를 완전히 제거하기는 어렵다. 따라서 이를 해결하는 방안으로 각종 에러 감지/교정 코드(Error Detection/Correction Code)가 사용되고 있다. 이런 에러 감지/교정 코드 중에서 구현이 간단하여 가장 널리 사용되는 방법이 순환 중복 검사(Cyclic Redundancy Checker : CRC)이다.

순환 중복 검사는 네트워크 등을 통하여 데이터를 전송할 때 전송된 데이터에 오류가 있는지를 확인하기 위한 체크 값을 결정하는 방식으로, 송신단에서는 데이터를 전송하기 전에 주어진 데이터의 값에 따라 CRC 값을 계산하여 데이터에 붙여 전송하고, 데이터 전송이 끝난 후 수신단에서는 받은 데이터의 값으로 다시 CRC 값을 계산하게 된다. 수신단에서는 두 값을 비교하고, 이 두 값이 다르면 데이터 전송 과정에서 잡음 등에 의해 오류가 덧붙여 전송된 것임을 알 수 있다. 오류가 검출되면 수신단에서는 오류가 발생하였음을 알리는 신호를 발생하여 송신단으로 전달하고, 통상적으로 송신단은 오류의 원인이 랜덤 잡음원이라는 가정하에 재전송을 한다.

특히 DRAM 등과 같이 병렬 데이터를 고속으로 처리하는 채널에서는 혼선(Cross talk), 신호간 간섭(ISI : Inter Symbol Interference), 및 동시 스위칭 노이즈(SSN : Simultaneous Switching Noise)등의 규칙적 잡음에 대한 고려가 반드시 필요하다.

도1 은 종래의 데이터 송수신 시스템에 대한 블록도이다.

송신부(10)는 송신 제어부(11), 에러 검출코드 발생기(12), 병직렬 변환기(13), 출력 드라이버(14), 프리 엠퍼시스 제어부(17), 수신 드라이버(18) 및 재전송 판별부(19)를 구비한다.

수신부(20)는 입력 드라이버(21), 직병렬 변환기(25), 수신 제어부(26), 에러 검출기(27), 재전송 요청부(28), 및 송신 드라이버(29)를 구비한다.

그리고 채널(Ch, ChB, ChR)이 송신부(10)와 수신부(20)사이의 데이터를 송수신한다.

송신 제어부(11)에서 k 비트의 출력 데이터(dout)를 출력하면 에러 검출코드 발생기(12)는 출력 데이터(dout)에 응답하여 s 비트의 에러 검출코드(ec)를 생성한다. 병직렬 변환기(13)는 k 비트의 출력 데이터(dout)와 s 비트의 에러 검출코드(ec)를 인가받아 직렬 데이터로 변환하여, 차동 출력 데이터(do, doB)를 출력한다. 송신 드라이버(15)와 프리 엠퍼시스 드라이버(16)를 구비하는 출력 드라이버(14)는 차동 출력 데이터(do, doB)를 인가받아 데이터(DO, DOB)를 발생한다. 여 기서 송신 드라이버(15)는 차동 출력 데이터(do, doB)를 임피던스 매칭(Impedance matching) 및 차동 증폭하여 출력하고, 프리 엠퍼시스 드라이버(16)는 프리 엠퍼시스 제어부(17)로부터 인가되는 프리 엠퍼시스 제어 신호(pre_con)에 응답하여 차동 출력 데이터(do, doB)를 프리 엠퍼시스하여 출력한다.

출력 드라이버(14)에서 송신 드라이버(15)와 프리 엠퍼시스 드라이버(16)에서 각각 출력되는 신호가 병합되어 프리 엠퍼시스 된 데이터(DO, DOB)가 채널(Ch, ChB)로 출력된다.

채널(Ch, ChB)을 통해서 전송된 데이터(DO, DOB)는 채널(Ch, ChB)의 특성에 따라 왜곡된 데이터(DI, DIB)가 출력된다.

입력 드라이버(21)는 수신 드라이버(22)와 수신 등화기(23)를 구비하여 채널을 통하여 인가된 데이터(DI, DIB)를 반사 없이 최대한 수신하기 위하여 임피던스 매칭하고, 채널(Ch, ChB)의 특성에 따른 왜곡을 보정하여 차동 입력 데이터(di, diB)를 출력한다. 이때 수신 등화기(23)는 등화기 제어부(24)로부터 인가되는 등화 제어 신호(eq_con)에 응답하여 데이터(DI, DIB)를 등화(Equalization)한다.

직병렬 변환기(25)는 직렬로 입력되는 차동 입력 데이터(di, diB)에서 k 비트의 입력 데이터(din)를 병렬로 변환하여 수신 제어부(26)로 출력한다. 또한 k 비트의 입력 데이터(din)와 s 비트의 에러 검출코드(ec)를 에러 검출기(27)로 출력한다.

에러 검출기(27)는 입력 데이터(din)와 에러 검출코드(ec)를 분석하여 입력된 데이터에 오류가 있는 경우에 에러 신호(er)를 출력한다.

수신 제어부(26)는 에러 신호(er)에 응답하여 입력 데이터(din)에 오류가 있는 경우에는 입력 데이터(din)를 무시하고, 오류가 발생하지 않았으면 인가된 입력 데이터(din)로서 소정의 동작을 수행한다.

재전송 요청부(28)는 에러 신호(er)에 응답하여 송신부(10)로 재전송을 요청하기 위한 에러 출력 데이터(edo)를 출력한다. 송신 드라이버(29)는 에러 출력 데이터(edo)를 인가받아 채널(ChR)의 특성에 맞게 변환하여 에러 데이터(EDO)를 출력한다.

에러 데이터(EDO)는 채널(ChR)을 통해서 전송되는 과정에서 왜곡되어 송신부(10)에는 에러 데이터(EDI)가 인가된다.

수신 드라이버(18)는 에러 데이터(EDI)를 수신하여 왜곡을 보정하여 에러 입력 데이터(edi)를 출력하고, 재전송 판별부(19)는 에러 입력 데이터(edi)에 응답하여 재전송이 필요한 경우에 재전송 신호(retry)를 송신 제어부(11)로 출력하여 데이터를 재전송 하도록 한다.

상기에서 프리 엠퍼시스란 데이터가 유선 채널을 통하여 전송되는 경우에 높은 주파수 성분이 낮은 주파수 성분에 비하여 감쇠가 많으므로 높은 주파수 성분을 먼저 강조한 후에 전송하는 방법으로, 데이터를 송수신 하는 과정에서 채널의 특성에 따른 심볼간 간섭(ISI)을 최소화할 수 있는 최적의 프리 엠퍼시스 계수로서 프리 엠퍼시스 제어 신호(pre_con)가 존재한다.

마찬가지로 등화기(Equalizer) 또한 채널의 전달 특성을 고려하여 구성되며 신호를 최대한 복원할 수 있는 최적의 등화 계수로서 등화 제어 신호(eq_con)가 존 재한다.

일반적으로 데이터 송수신 시스템에서는 프리 엠퍼시스 계수와 등화 계수를 시스템에 특성에 맞추어 미리 지정하도록 되어 있다. 이는 랜덤 잡음을 제외한 규칙적인 잡음에 대하여 최적화된 설정으로 시스템을 구성하는 것으로서 채널 특성을 포함하는 시스템의 특성을 고려하여 설정된다. 따라서 수신부(20)에서 데이터(din)의 오류를 검출하여 에러 데이터(EDO)를 송신부(10)로 출력하면 송신부(10)에서는 데이터 전송 오류를 랜덤 잡음에 의한 오류로 가정한다. 잡음이 랜덤 잡음이라면 재전송시에는 잡음의 변화가 있을 것이므로 오류가 없이 송수신 가능할 것이라는 믿음으로 데이터를 재전송한다.

그러나 실제 데이터 송수신 시스템에서 최적화된 설정을 하기는 쉽지 않으며, 설정을 한다하더라도 시스템의 주변 환경 등 다양한 요인으로 인하여 설정의 변경이 필요로 한다. 상기한 종래의 데이터 송수신 시스템에서는 최적화 설정을 변경하기 위해서는 데이터 전송을 중지하고 최적화 설정 모드로 변환하고 테스트 데이트럴 출력하는 등 초기화를 다시하도록 하여 성능의 저하를 유발하며, 또한 새로이 최적화를 하더라도 변화하는 시스템 상황에 따라 다시 오류가 발생할 수 있다.

본 발명의 목적은 모드 변화 없이 최적화 설정이 가능한 데이터 송수신 시스템을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 데이터 송수신 시스템의 일 실시예는 프리 엠퍼시스 드라이버를 구비하여, 에러 검출 코드와 함께 데이터를 프리 엠퍼시 스하여 출력하는 송신부, 전달 특성을 가지고 데이터를 전달하는 채널, 및 등화기를 구비하여 채널을 통해 인가되는 데이터와 에러 검출코드를 등화하고, 에러 검출 코드를 분석하여 데이터 오류가 발생하면 오류 데이터를 송신부로 출력하며, 소정 횟수 이상 연속적으로 오류가 발생하면 등화기의 등화 능력을 조절하기 위해 등화 계수를 조절하는 수신부를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 수신부는 채널과 임피던스 매칭하여 데이터와 에러 검출코드를 인가받아 등화하여 입력 데이터를 출력하는 입력 드라이버, 입력 데이터를 분석하여 전송 오류를 판별하여 오류 신호를 출력하는 에러 검출기, 오류 신호에 응답하여 입력 데이터를 인가받는 수신 제어부, 오류 신호에 응답하여 오류 데이터를 출력하고 동일한 입력 데이터에 대하여 소정회수 이상의 오류 신호가 인가되면 제어 신호를 출력하는 재전송 요청부, 제어 신호에 응답하여 등화 계수를 출력하는 등화기 제어부, 및 오류 데이터를 수신부로 출력하는 제2 송신 드라이버를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 등화기 제어부는 등화 계수를 최소 단위로 조절하여 출력하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 입력 드라이버는 채널과 임피던스 매칭하여 데이터에 응답하여 입력 데이터를 증폭하여 출력하는 제2 수신 드라이버, 및 이전 데이터를 소정시간 지연하고 레벨 변환하여 제2 수신 드라이버에서 출력되는 신호와 병합하여 데이터를 등화하는 등화기를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 송신부는 출력 데이터를 출력하는 송 신 제어부, 출력 데이터에 응답하여 에러 검출 코드를 생성하는 오류 검출코드 발생기, 출력 데이터와 에러 검출 코드를 프리 엠퍼시스하여 데이터를 출력하는 출력 드라이버, 프리 엠퍼시스 드라이버의 구동 능력을 조절하는 프리 엠퍼시스 계수를 출력하는 프리 엠퍼시스 제어부, 수신부에서 출력되는 오류 데이터를 채널을 통해 인가받는 제1 수신 드라이버, 및 오류 데이터에 응답하여 재전송 신호를 송신 제어부로 출력하는 재전송 판별부를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 송신부는 출력 데이터를 출력하는 송신 제어부, 출력 데이터에 응답하여 에러 검출 코드를 생성하는 오류 검출코드 발생기, 출력 데이터와 에러 검출 코드를 프리 엠퍼시스하여 데이터를 출력하는 출력 드라이버, 프리 엠퍼시스 드라이버의 구동 능력을 조절하는 프리 엠퍼시스 계수를 출력하는 프리 엠퍼시스 제어부, 수신부에서 출력되는 오류 데이터를 채널을 통해 인가받는 제1 수신 드라이버, 및 오류 데이터에 응답하여 재전송 신호를 송신 제어부로 출력하는 재전송 판별부를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 출력 드라이버는 채널과 임피던스 매칭하여 출력 데이터에 응답하여 데이터를 증폭하여 출력하는 제1 송신 드라이버, 및 이전 출력 데이터를 소정시간 지연하고 레벨 변환하여 송신 드라이버에서 출력되는 신호와 병합하여 출력 데이터를 프리 엠퍼시스하는 프리 엠퍼시스 드라이버를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 데이터 송수신 시스템의 다른 실시예는 전달 특성을 가지고 데이터를 전달하는 채널, 등화기를 구비하여 채널을 통해 인가되는 데이터를 등화하고, 에러 검출 코드를 분석하여 데이터 오류가 발생하면 재전송을 요청하는 재전송 신호를 출력하는 수신부, 및 프리 엠퍼시스 드라이버를 구비하여, 에러 검출 코드와 함께 데이터를 프리 엠퍼시스하여 출력하며, 소정 횟수 이상 연속적으로 재전송 신호가 인가되면 프리 엠퍼시스 드라이버의 구동 능력을 조절하기 위해 프리 엠퍼시스 계수를 변경하는 송신부를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 송신부는 출력 데이터를 출력하는 송신 제어부, 에러 검출코드출력 데이터에 응답하여 에러 검출 코드를 생성하는 오류 검출코드 발생기, 에러 검출코드출력 데이터와 에러 검출코드에러 검출 코드를 프리 엠퍼시스하여 에러 검출코드데이터를 출력하는 출력 드라이버, 에러 검출코드수신부에서 출력되는 오류 데이터를 에러 검출코드채널을 통해 인가받는 제1 수신 드라이버, 에러 검출코드오류 데이터에 응답하여 재전송 신호를 에러 검출코드송신 제어부로 출력하고, 에러 검출코드오류 데이터가 동일 데이터에 대해 소정 횟수 이상 인가되면 제어 신호를 출력하는 재전송 판별부, 및 에러 검출코드제어 신호에 응답하여 에러 검출코드프리 엠퍼시스 드라이버의 구동 능력을 조절하는 프리 엠퍼시스 계수를 출력하는 프리 엠퍼시스 제어부를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 프리 엠퍼시스 제어부는 프리 엠퍼시스 계수를 최소 단위로 조절하여 출력하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 수신부는 에러 검출코드채널과 임피던스 매칭하여 에러 검출코드데이터와 에러 검출코드에러 검출코드를 인가받아 등화 하여 입력 데이터를 출력하는 입력 드라이버, 에러 검출코드입력 데이터를 분석하여 전송 오류를 판별하여 오류 신호를 출력하는 에러 검출기, 에러 검출코드오류 신호에 응답하여 에러 검출코드입력 데이터를 인가받는 수신 제어부, 에러 검출코드오류 신호에 응답하여 오류 데이터를 출력하는 재전송 요청부, 에러 검출코드등화 계수를 출력하는 등화기 제어부, 및 에러 검출코드오류 데이터를 에러 검출코드수신부로 출력하는 제2 송신 드라이버를 구비하는 것을 특징으로 한다.

이하, 첨부한 도면을 참고로 하여 본 발명의 데이터 송수신 시스템을 설명하면 다음과 같다.

도2 는 본 발명에 따른 데이터 송수신 시스템의 블록도이다.

데이터 송수신 시스템은 데이터를 송신하는 송신부(100)와 데이터를 수신하는 수신부(200) 및 송신부(100)와 수신부(200) 사이에서 데이터를 전송하는 채널(Ch, ChB, ChR)을 구비한다.

송신부(100)는 송신 제어부(110), 에러 검출코드 발생기(120), 병직렬 변환기(130), 출력 드라이버(140), 프리 엠퍼시스 제어부(170), 수신 드라이버(180) 및 재전송 판별부(190)를 구비한다.

수신부(200)는 입력 드라이버(210), 등화기 제어부(240), 직병렬 변환기(250), 수신 제어부(260), 에러 검출기(270), 재전송 요청부(280), 및 송신 드라이버(290)를 구비한다.

송신 제어부(110)에서 k 비트의 출력 데이터(dout)를 출력하면, 에러 검출코 드 발생기(120)는 출력 데이터(dout)에 응답하여 s 비트의 에러 검출코드(ec)를 출력한다. 병직렬 변환기(130)는 k 비트의 출력 데이터(dout)와 s 비트의 에러 검출코드(ec)를 인가받고, 병직렬 변환하여 차동 출력 데이터(do, doB)를 출력한다.

출력 드라이버(140)는 차동 출력 데이터(do, doB)를 인가받아 채널(Ch, ChB) 특성에 맞도록 변환하여 데이터(DO, DOB)를 출력한다.

출력 드라이버(140)에서 송신 드라이버(150)는 차동 출력 데이터(do, doB)를 임피던스 매칭하고, 차동 증폭한다. 그리고 프리 엠퍼시스 드라이버(160)는 프리 엠퍼시스 제어부(170)에서 인가되는 프리 엠퍼시스 제어 신호(con)에 응답하여 차동 출력 데이터(do, doB)를 채널(Ch, ChB)의 특성에 맞도록 변환하여 신호를 출력한다.

송신 드라이버(150)에서 출력되는 신호와 프리 엠퍼시스 드라이버(160)에서 출력되는 신호가 병합되어 채널(Ch, ChB)의 특성에 적합한 데이터(DO, DOB)가 출력된다.

채널(Ch, ChB)은 송신부(100)로부터 데이터(DO, DOB)를 인가받아 수신부(200)로 데이터(DI, DIB)를 전송하며 이때 데이터(DI, DIB)는 채널(Ch, ChB)의 전송 특성에 의해 왜곡된 데이터(DO, DOB)이다.

수신부(200)의 입력 드라이버(210)는 수신 드라이버(220)와 수신 등화기(230)로 구성되어 데이터(DI, DIB)를 인가받는다. 수신 드라이버(220)는 입력되는 데이터(DI, DIB)가 반사되지 않고 최대한 수신할 수 있도록 임피던스를 매칭한다. 그리고 수신 등화기(230)는 등화기 제어부(240)에서 인가되는 등화 제어 신 호(eq_con)에 응답하여 채널을 통하여 전송되는 과정에서 왜곡된 데이터(DI, DIB)를 복구하여 차동 입력 데이터(di, diB)를 출력한다.

직병렬 변환기(250)는 차동 입력 데이터(di, diB)를 인가받아 병렬로 변환하여 k 비트의 입력 데이터(din)를 수신 제어부(260)로 출력하고, k 비트의 입력 데이터(din)와 더불어 s 비트의 에러 검출코드(ec)를 에러 검출기(270)로 출력한다.

에러 검출기(270)는 입력 데이터(din)와 에러 검출코드(ec)를 분석하여 데이터의 오류 여부를 판별하여 에러 신호(er)를 수신 제어부(260)와 재전송 요청부(280)로 출력한다.

수신 제어부(260)는 에러 신호(er)에 응답하여 입력 데이터(din)에 오류가 있는 경우에는 입력 데이터(din)를 무시하고, 오류가 없는 경우에 입력 데이터(din)로서 소정의 동작을 수행한다.

재전송 요청부(280)는 에러 신호(er)에 응답하여 에러 출력 데이터(edo)와 제어 신호(con2)를 출력한다. 제어 신호(con2)는 수신 등화기(230)의 등화 계수를 조절해야 하는 경우에는 등화기 제어부(240)로 출력하여, 등화기 제어부(240)는 제어 신호(con2)에 응답하여 출력되는 등화 제어 신호(eq_con)를 변경한다.

송신 드라이버(290)는 에러 출력 데이터(edo)를 채널(ChR)의 특성에 맞도록 임피던스 매칭하고 증폭하여 에러 데이터(EDO)를 출력한다.

에러 데이터(EDO)가 채널(ChR)을 통하여 전송되어 송신부(100)로 왜곡된 에러 데이터(EDI)가 인가되면 송신부(100)의 수신 드라이버(180)는 에러 데이터(EDI)의 왜곡을 보정하여 에러 입력 데이터(edi)를 출력한다.

재전송 판별부(190)는 에러 입력 데이터(edi)에 응답하여 재전송 신호(retry)와 제어 신호(con1)를 출력한다. 재전송 신호(retry)는 데이터의 재전송을 요청하기 위하여 인가되는 신호로 송신 제어부(110)로 인가되며, 제어 신호(con1)는 프리 엠퍼시스 제어부(170)에서 출력되는 프리 엠퍼시스 제어 신호(pre_con)를 변경하기 위한 신호이다.

즉 도2 에 도시된 데이터 송수신 시스템에서는 송신부(100)에서 데이터(DO, DOB)를 전송하고 데이터에 오류가 발생하게 되면, 일단은 랜덤 잡음으로 판단을 하고 재전송을 요청하게 된다. 그러나 지정된 소정 횟수 이상 동일 데이터에 대하여 오류가 발생하게 되는 경우에는 랜덤 잡음이 아닌 규칙적 잡음으로 판단을 하여 수신 등화기의 등화 계수를 조절하거나, 프리 엠퍼시스 계수를 조절하도록 한다. 예를들어 오류 횟수가 2회 이상인 경우 등화 계수 또는 프리 엠퍼시스 계수를 조절하도록 설정한 경우, 송신부(100)에서 데이터(DO, DOB)를 전송하고, 수신부(200)의 에러 검출기(270)에서 오류를 검출하게 되면 재전송 요청부(270)는 제어 신호(con2)는 출력하지 않고, 에러 출력 데이터(edo)만을 출력한다. 수신부(200)의 송신 드라이버(290)을 통하여 에러 데이터(EDO)가 송신부(100)로 출력되면 재전송 판별부(190) 또한 제어 신호(con1)는 출력하지 않고 재전송 신호(retry)만을 출력하여 송신부(100)에서 데이터를 재전송 하도록 한다. 따라서 재전송 요청부(280)와 재전송 판별부에서 제어 신호(con1, con2)가 출력되지 않으므로, 프리 엠퍼시스 제어부(170)와 등화기 제어부(240)에서 출력되는 프리 엠퍼시스 제어 신호(pre_con)와 등화 제어 신호(eq_con)에는 변화가 없다.

그러나 재전송한 데이터에서 다시 오류가 발생하게 되면 재전송 요청부(280)는 등화기 제어부(240)의 등화 제어 신호(eq_con)를 변경하도록 제어 신호(con2)를 등화기 제어부(240)로 출력한다. 등화기 제어부(240)에서 변경되어 출력되는 등화 제어 신호(eq_con)에 응답하여 수신 등화기(230)의 등화 능력이 조절되어 데이터를 오류 없이 수신 하도록 한다.

다른 방법으로 수신부(200)의 재전송 요청부(280)에서 제어 신호(con2)를 출력하지 않고, 송신부(100)의 재전송 판별부(190)에서 제어 신호(con1)를 출력 할 수도 있다. 이 경우에는 프리 엠퍼시스 제어부(170)의 프리 엠퍼시스 제어 신호(pre_con)를 변경하도록 제어 신호(con1)이 출력되어 프리 엠퍼시스 드라이버(160)의 프리 엠퍼시스 강도를 조절하여 데이터가 오류 없이 전송 되도록 한다.

제어 신호(con1)과 제어 신호(con2)를 동시에 출력할 수도 있으나, 송신부(100)의 프리 엠퍼시스 강도와 수신부(200)의 등화 능력을 동시에 조절하는 경우에는 또 다른 오류가 발생 할 수 있으므로 일반적으로 어느 한쪽만 조절한다. 따라서 재전송 판별부(190)와 재전송 요청부(280)에서 각각 제어 신호(con1, con2)를 출력할 수 있도록 데이터 송수신 시스템이 구성되는 경우에는 재전송 판별부(190)와 재전송 요청부(280) 중에서 하나를 디스에이블 하도록 하는 것이 바람직하다.

따라서 도2 에 도시된 데이터 송수신 시스템은 데이터 전송 시에 오류가 발생하면 소정 횟수동안 재전송을 하고, 오류가 계속적으로 유지되면 송신부(100)의 프리 엠퍼시스 계수, 또는 수신부(200)의 등화 계수를 조절하여 데이터 전송 시에 오류 발생을 제거한다. 이때 데이터 송수신 시스템은 시스템의 특성을 고려하여 초 기에 설정이 되어 있으므로, 프리 엠퍼시스 계수나 등화 계수를 조절하는 경우 최소한의 수정 정도로 충분할 것이다.

도3a와 도3b 는 도2 에 나타난 출력 드라이버의 일예이다.

도2 의 출력 드라이버(140)는 송신 드라이버(150)와 프리 엠퍼시스 드라이버(160)를 구비한다. 도3 에서 송신 드라이버(151)는 일종의 차동 증폭기로서 두 개의 NMOS 트랜지스터(N1, N2)에서 차동 출력 데이터(do, doB)를 차동 입력으로 인가받아 증폭하여 출력한다. 전원 전압(Vcc)과 연결된 두 개의 저항(R1, R2)은 임피던스 매칭을 위하여 사용되는 부하(Load)로서 일반적으로는 50Ω의 저항이 사용된다. 그리고 접지 전압(Vss)에는 정전류원(CC1)이 연결되어 송신 드라이버(150)의 구동 능력을 일정하게 유지한다. 여기서 정전류원(CC1)은 일반적으로 게이트 단자에 정전압을 인가되는 NMOS 트랜지스터로서 구현한다.

프리 엠퍼시스 드라이버(161) 또한 송신 드라이버(151)와 유사한 구성을 가진다. 그러나 송신 드라이버(151)에 임피던스 매칭을 위한 저항(R1, R2)이 구비되어 있으므로 프리 엠퍼시스 드라이버(161)는 부하를 구비하지 않는다. 그리고 전원 전압(Vcc)이 인가되지 않고, 송신 드라이버(151)의 출력 신호가 연결됨으로서 송신 드라이버(151)에서 출력되는 출력 신호에 변화를 주어 데이터(DO, DOB)를 출력하도록 한다. 송신 드라이버(151)가 차동 출력 데이터(do, doB)를 입력 신호로 인가받으나, 프리 엠퍼시스 드라이버(161)는 이전 차동 출력 데이터(do, doB)를 소정 시간 지연하여 지연 차동 출력 데이터(ddo, ddoB)를 입력 신호로 인가받는다. 그리고 공통 접지 전압(Vss)에는 가변 전류원(VC1)이 연결되어 프리 엠퍼시스 드라이 버(161)의 구동 능력을 조절할 수 있다. 가변 전류원(VC1)은 프리 엠퍼시스 제어부(170)에서 출력되는 프리 엠퍼시스 제어 신호(pre_con)에 응답하여 전류량을 조절하며, 복수개의 NMOS 트랜지스터로서 구현할 수 있다. 즉 게이트 단자로 프리 엠퍼시스 제어 신호(pre_con)의 각 비트를 인가받는 복수개의 NMOS 트랜지스터를 구비하고, 프리 엠퍼시스 제어 신호(pre_con)에 응답하여 복수개의 NMOS 트랜지스터가 활성화됨에 따라 접지 전압(Vss)로 흐르는 전류를 조절하도록 한다.

따라서 출력 드라이버(140)는 송신 드라이버(151)에서 차동 출력 데이터(do, doB)에 응답하여 증폭되고, 임피던스 매칭된 출력 신호를 출력하면, 프리 엠퍼시스 드라이버(161)는 송신 드라이버(151)에서 출력되는 신호를 프리 엠퍼시스하여 데이터(DO, DOB)를 송신한다.

도3b 는 출력 드라이버(140)의 다른 예로서 도3a 가 차동 출력 데이터(do, doB)를 인가받는 것과 달리 하나의 데이터만을 단일 출력 데이터(do)로서 인가받는다. 일반적으로 데이터 송수신 시스템은 신호의 정확도를 위하여 차동으로 데이터를 송수신하지만, 송신부(100)에서 출력되는 데이터가 차동 데이터로 출력되지 않고 단일 데이터로 출력이 되어도 무방하다. 단일 데이터로 출력되는 경우에는 송신부(100)와 수신부(200)사이에 2개의 채널(Ch, ChB)을 구비하지 않아도 되며, 채널(ChR)과 같이 하나의 채널(Ch)만으로도 전송이 가능하다.

송신 드라이버(152)는 단일 출력 데이터(do)를 입력으로 인가받는 인버터(Inverter)로서 단일 출력 데이터(do)를 반전하여 출력한다.

프리 엠퍼시스 드라이버(162)는 단일 출력 데이터(do)를 각각 인가받아 반전 하는 복수개의 인버터(inv11, ..., inv1n)와, 프리 엠퍼시스 제어부(170)에서 인가되는 프리 엠퍼시스 제어 신호(pre_con1, ..., pre_conn)에 응답하여 활성화되어 반전된 단일 출력 데이터(do)를 각각 서로 다른 소정 시간 지연하고 전압 레벨을 조절하여 출력하는 전달 수단(HP1, ..., HPn), 및 전달 수단(HP1, ..., HPn)에서 출력되는 신호에 응답하여 각각 서로 다른 레벨의 출력 신호를 출력하는 복수개의 인버터(inv21, ..., inv2n)를 구비한다. 각각의 전달 수단(HP1, ..., HPn)을 거친 단일 출력 데이터(do)는 서로 다른 레벨의 출력 신호로 나타나며 소정 시간 지연되어 출력되므로 송신 드라이버(152)에 다음 단일 출력 데이터(do)가 인가되어 출력 신호가 출력될 때 프리 엠퍼시스 드라이버(162)의 복수개의 인버터(inv21, ..., inv2n)의 출력 신호가 병합되어 프리 엠퍼시스 된 데이터(DOB)가 출력된다. 데이터(DOB)는 단일 출력 데이터(do)가 반전되고 프리 엠퍼시스 되었으므로 채널(Ch)을 거쳐 인가되는 데이터(DIB)를 수신부(200)에서 다시 반전하여야 한다.

도4a와 도4b 는 등화기의 동작을 설명하기 위한 블록도이다. 등화기(Equalizer)로는 피드 포워드 등화기(Feed Forward Equalizer : FFE)나 결정 궤환 등화기(Decision Feedback Equalizer : DFE)가 주로 이용된다. 도4a 는 피드 포워드 등화기를 나타내는 도면으로서 각각 입력 신호(Vin)를 인가받아 소정 시간 지연하고 서로 다른 레벨의 신호를 출력하는 복수개의 전달 수단(HF1, ..., HFn)을 구비한다. 복수개의 전달 수단(HF1, ..., HFn)은 입력 신호(Vin)에 응답하여 사로 다른 레벨의 신호를 다음 입력 신호(Vin)가 인가될 출력하여 합성기(add1)에서 합성되도록 한다. 이때 복수개의 전달 수단(HF1, ..., HFn)을 선택적으로 활성화하여 입력 신호(Vin)의 등화 강도를 조절하도록 한다. 즉 이전 입력 신호(Vin)를 참조로 하여 다음 입력 신호(Vin)를 등화하도록 한다.

도4b 에 나타난 결정 궤환 등화기는 복수개의 전달 수단(HD1, ..., HDn)과 레벨 판별기(DM)를 구비한다. 입력 신호(Vin)이 인가되면 레벨 판별기(DM)에서 입력 신호(Vin)의 레벨을 판별하여 "하이"레벨 또는 "로우"레벨로 출력 신호(Vout)를 출력하면, 복수개의 전달 수단(HD1, ..., HDn)은 출력 신호(Vout)를 각각 인가받아 소정 시간 지연하고, 서로 다른 레벨로 출력한다. 복수개의 전달 수단(HD1, ..., HDn)에서 출력되는 각각의 신호는 다음 입력 신호(Vin)와 합성기(add2)에서 합성되어 레벨 판별기(DM)에 인가된다. 즉 이전 출력 신호(Vout)를 참조로 하여 다음 입력 신호(Vin)를 등화한다.

피드 포워드 등화기는 속도가 빠르지만 아날로그적으로 신호를 지연하여 출력하기 때문에 타이밍 설정에 어려움이 있다. 그에 반하여 결정 궤환 등화기는 피드백(feedback)을 이용하므로 속도는 느리지만 레벨이 판별된 출력 신호(Vout)를 참조로 하므로 노이즈에 강하다.

도5 는 도2 에 나타난 입력 드라이버의 일예로서 피드 포워드 등화기를 사용하였다.

도2 의 입력 드라이버(210)는 수신 드라이버(221)와 수신 등화기(231)를 구비하며, 도3a 의 출력 드라이버(140)와 유사하다. 송신부(100)에서 출력되어 채널(Ch, ChB)을 거친 데이터(DI, DIB)가 수신 드라이버(221)로 인가된다. 수신 드라이버(221)는 일종의 차동 증폭기로서 두 개의 NMOS 트랜지스터(N5, N6)에서 데이 터(DI, DIB)를 차동 입력으로 인가받아 증폭하여 출력한다. 전원 전압(Vcc)과 연결된 두 개의 저항(R3, R4)도 도3a의 저항(R1, R2)와 마찬가지로 임피던스 매칭을 위하여 사용되는 부하(Load)로서 일반적으로는 50Ω의 저항이 사용된다. 그리고 접지 전압(Vss)에는 정전류원(CC2)이 연결되어 수신 드라이버(221)의 구동 능력을 일정하게 유지한다. 정전류원(CC2)은 일반적으로 게이트 단자에 정전압을 인가되는 NMOS 트랜지스터로서 구현한다.

수신 등화기(231)는 전원 전압(Vcc)이 인가되지 않고, 송신 드라이버(150)의 출력 신호가 연결됨으로서 수신 드라이버(221)에서 출력되는 출력 신호에 변화를 주어 차동 입력 데이터(di, 야B)를 출력하도록 한다. 수신 드라이버(221)는 데이터(DI, DIB)를 입력 신호로 인가받으며, 수신 등화기(231)는 데이터(DI, DIB)가 소정 시간 지연된 지연 데이터(dDI, dDIB)를 입력 신호로 인가받는다. 그리고 공통 접지 전압(Vss)에는 가변 전류원(VC2)이 연결되어 수신 등화기(231)의 구동 능력을 조절한다. 가변 전류원(VC2)은 등화기 제어부 (240)에서 출력되는 등화 제어 신호(eq_con)에 응답하여 전류량을 조절하며, 복수개의 NMOS 트랜지스터로서 구현할 수 있다. 즉 게이트 단자로 등화 제어 신호(eq_con)의 각 비트를 인가받는 복수개의 NMOS 트랜지스터를 구비하고, 등화 제어 신호(eq_con)에 응답하여 복수개의 NMOS 트랜지스터가 활성화됨에 따라 접지 전압(Vss)로 흐르는 전류를 조절하도록 한다.

따라서 입력 드라이버(210)는 수신 드라이버(221)에서 데이터(DI, DIB)에 응답하여 증폭되고, 임피던스 매칭된 출력 신호를 출력하면, 수신 등화기(231)는 수 신 드라이버(221)에서 출력되는 신호를 등화하여 차동 입력 데이터(di, diB)를 출력한다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

따라서, 본 발명의 데이터 송수신 시스템은 시스템을 최적화하기 위한 별도의 모드가 없이 데이터 송수신시에 소정 횟수 이상의 전송 오류가 발생하면 송신부의 프리 엠퍼시스 계수나 수신부의 등화 계수를 조절하여 시스템이 최적화 상태를 유지하도록 함으로써 시간적 손실이 없이 데이터 송수신 시스템을 효율적으로 운영할 수 있다.

Claims

프리 엠퍼시스 드라이버를 구비하여, 에러 검출 코드와 함께 상기 데이터를 프리 엠퍼시스하여 출력하는 송신부;

전달 특성을 가지고 상기 데이터를 전달하는 채널; 및

등화기를 구비하여 상기 채널을 통해 인가되는 상기 데이터와 상기 에러 검출코드를 등화하고, 상기 에러 검출 코드를 분석하여 데이터 오류가 발생하면 오류 데이터를 상기 송신부로 출력하며, 소정 횟수 이상 연속적으로 오류가 발생하면 상기 등화기의 등화 능력을 조절하기 위해 등화 계수를 조절하는 수신부를 구비하는 것을 특징으로 하는 데이터 송수신 시스템.
제1 항에 있어서, 상기 수신부는

상기 채널과 임피던스 매칭하여 상기 데이터와 상기 에러 검출코드를 인가받아 등화하여 입력 데이터를 출력하는 입력 드라이버;

상기 입력 데이터를 분석하여 전송 오류를 판별하여 오류 신호를 출력하는 에러 검출기;

상기 오류 신호에 응답하여 상기 입력 데이터를 인가받는 수신 제어부;

상기 오류 신호에 응답하여 오류 데이터를 출력하고 동일한 상기 입력 데이터에 대하여 소정회수 이상 연속적으로 오류 신호가 인가되면 제어 신호를 출력하는 재전송 요청부;

상기 제어 신호에 응답하여 상기 등화 계수를 출력하는 등화기 제어부; 및

상기 오류 데이터를 상기 수신부로 출력하는 제2 송신 드라이버를 구비하는 것을 특징으로 하는 데이터 송수신 시스템.
제2 항에 있어서, 상기 등화기 제어부는

상기 등화 계수를 최소 단위로 조절하여 출력하는 것을 특징으로 하는 데이터 송수신 시스템.
제2 항에 있어서, 상기 입력 드라이버는

상기 채널과 임피던스 매칭하여 상기 데이터에 응답하여 입력 데이터를 증폭하여 출력하는 제2 수신 드라이버; 및

이전 데이터를 소정시간 지연하고 레벨 변환하여 상기 제2 수신 드라이버에서 출력되는 신호와 병합하여 상기 데이터를 등화하는 등화기를 구비하는 것을 특징으로 하는 데이터 송수신 시스템.
제4 항에 있어서, 상기 등화기는

피드 포워드 등화기인 것을 특징으로 하는 데이터 송수신 시스템.
제4 항에 있어서, 상기 등화기는

결정 궤환 등화기인 것을 특징으로 하는 데이터 송수신 시스템.
제1 항에 있어서, 상기 송신부는

출력 데이터를 출력하는 송신 제어부;

상기 출력 데이터에 응답하여 에러 검출 코드를 생성하는 오류 검출코드 발생기;

상기 출력 데이터와 상기 에러 검출 코드를 프리 엠퍼시스하여 상기 데이터를 출력하는 출력 드라이버;

상기 프리 엠퍼시스 드라이버의 구동 능력을 조절하는 프리 엠퍼시스 계수를 출력하는 프리 엠퍼시스 제어부;

상기 수신부에서 출력되는 오류 데이터를 상기 채널을 통해 인가받는 제1 수신 드라이버; 및

상기 오류 데이터에 응답하여 재전송 신호를 상기 송신 제어부로 출력하는 재전송 판별부를 구비하는 것을 특징으로 하는 데이터 송수신 시스템.
제7 항에 있어서, 상기 출력 드라이버는

상기 채널과 임피던스 매칭하여 상기 출력 데이터에 응답하여 데이터를 증폭하여 출력하는 제1 송신 드라이버; 및

이전 출력 데이터를 소정시간 지연하고 레벨 변환하여 상기 송신 드라이버에서 출력되는 신호와 병합하여 상기 출력 데이터를 프리 엠퍼시스하는 프리 엠퍼시스 드라이버를 구비하는 것을 특징으로 하는 데이터 송수신 시스템.
전달 특성을 가지고 데이터를 전달하는 채널;

등화기를 구비하여 상기 채널을 통해 인가되는 데이터를 등화하고, 에러 검출 코드를 분석하여 데이터 오류가 발생하면 재전송을 요청하는 재전송 신호를 출력하는 수신부; 및

프리 엠퍼시스 드라이버를 구비하여, 상기 에러 검출 코드와 함께 상기 데이터를 프리 엠퍼시스하여 출력하며, 소정 횟수 이상 연속적으로 재전송 신호가 인가되면 상기 프리 엠퍼시스 드라이버의 구동 능력을 조절하기 위해 프리 엠퍼시스 계수를 변경하는 송신부를 구비하는 것을 특징으로 하는 데이터 송수신 시스템.
제9 항에 있어서, 상기 송신부는

출력 데이터를 출력하는 송신 제어부;

상기 출력 데이터에 응답하여 에러 검출 코드를 생성하는 오류 검출코드 발생기;

상기 출력 데이터와 상기 에러 검출 코드를 프리 엠퍼시스하여 상기 데이터를 출력하는 출력 드라이버;

상기 수신부에서 출력되는 오류 데이터를 상기 채널을 통해 인가받는 제1 수신 드라이버;

상기 오류 데이터에 응답하여 재전송 신호를 상기 송신 제어부로 출력하고, 상기 오류 데이터가 동일 데이터에 대해 소정 횟수 이상 연속적으로 인가되면 제어 신호를 출력하는 재전송 판별부; 및

상기 제어 신호에 응답하여 상기 프리 엠퍼시스 드라이버의 구동 능력을 조절하는 프리 엠퍼시스 계수를 출력하는 프리 엠퍼시스 제어부를 구비하는 것을 특징으로 하는 데이터 송수신 시스템.
제10 항에 있어서, 상기 프리 엠퍼시스 제어부는

상기 프리 엠퍼시스 계수를 최소 단위로 조절하여 출력하는 것을 특징으로 하는 데이터 송수신 시스템.
제10 항에 있어서, 상기 출력 드라이버는

상기 채널과 임피던스 매칭하여 상기 출력 데이터에 응답하여 데이터를 증폭하여 출력하는 제1 송신 드라이버; 및

이전 출력 데이터를 소정시간 지연하고 레벨 변환하여 상기 송신 드라이버에서 출력되는 신호와 병합하여 상기 출력 데이터를 프리 엠퍼시스하는 프리 엠퍼시스 드라이버를 구비하는 것을 특징으로 하는 데이터 송수신 시스템.
제9 항에 있어서, 상기 수신부는

상기 채널과 임피던스 매칭하여 상기 데이터와 상기 에러 검출코드를 인가받아 등화하여 입력 데이터를 출력하는 입력 드라이버;

상기 입력 데이터를 분석하여 전송 오류를 판별하여 오류 신호를 출력하는 에러 검출기;

상기 오류 신호에 응답하여 상기 입력 데이터를 인가받는 수신 제어부;

상기 오류 신호에 응답하여 오류 데이터를 출력하는 재전송 요청부;

상기 등화 계수를 출력하는 등화기 제어부; 및

상기 오류 데이터를 상기 수신부로 출력하는 제2 송신 드라이버를 구비하는 것을 특징으로 하는 데이터 송수신 시스템.
제13 항에 있어서, 상기 입력 드라이버는

상기 채널과 임피던스 매칭하여 상기 데이터에 응답하여 입력 데이터를 증폭하여 출력하는 제2 수신 드라이버; 및

이전 데이터를 소정시간 지연하고 레벨 변환하여 상기 제2 수신 드라이버에서 출력되는 신호와 병합하여 상기 데이터를 등화하는 등화기를 구비하는 것을 특징으로 하는 데이터 송수신 시스템.
제14 항에 있어서, 상기 등화기는

피드 포워드 등화기인 것을 특징으로 하는 데이터 송수신 시스템.
제14 항에 있어서, 상기 등화기는

결정 궤환 등화기인 것을 특징으로 하는 데이터 송수신 시스템.