KR100605610B1 - 심볼간 간섭에 의한 타이밍 마진의 감소를 보상하는데이터 수신 장치 및 그 방법 - Google Patents

심볼간 간섭에 의한 타이밍 마진의 감소를 보상하는데이터 수신 장치 및 그 방법 Download PDF

Info

Publication number
KR100605610B1
KR100605610B1 KR1020040103559A KR20040103559A KR100605610B1 KR 100605610 B1 KR100605610 B1 KR 100605610B1 KR 1020040103559 A KR1020040103559 A KR 1020040103559A KR 20040103559 A KR20040103559 A KR 20040103559A KR 100605610 B1 KR100605610 B1 KR 100605610B1
Authority
KR
South Korea
Prior art keywords
input data
data signal
logic value
reference level
signal
Prior art date
Application number
KR1020040103559A
Other languages
English (en)
Other versions
KR20060064880A (ko
Inventor
정태식
김대업
주범순
정해원
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020040103559A priority Critical patent/KR100605610B1/ko
Priority to US11/181,627 priority patent/US7623593B2/en
Publication of KR20060064880A publication Critical patent/KR20060064880A/ko
Application granted granted Critical
Publication of KR100605610B1 publication Critical patent/KR100605610B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Dc Digital Transmission (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 심볼간 간섭에 의한 타이밍 마진의 감소를 보상하는 데이터 수신 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 대역 제한된 전송 선로를 통과하여 입력되는 데이터 신호에 존재하는 심볼간 간섭(ISI : Inter-Symbol Interference) 정도에 따라 입력 데이터의 논리값을 결정하기 위한 기준 레벨을 조정하여 데이터를 판별하도록 함으로써, 심볼간 간섭에 의한 타이밍 마진의 감소를 보상하여 오류 없이 데이터를 수신하기 위한 데이터 수신 장치 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 데이터 수신 장치에 있어서, 입력되는 데이터 신호의 레벨을 감시하거나 외부의 제어 명령에 따라 다수의 기준 레벨을 발생시키기 위한 기준 레벨 발생 수단; 입력 데이터와 상기 기준 레벨 발생 수단으로부터 전달받은 다수의 기준 레벨을 각각 비교하여 다수의 입력 데이터의 논리값을 결정하기 위한 비교 수단; 선택 제어 신호에 따라 상기 비교 수단으로부터의 다수의 입력 데이터의 논리값들 중 하나를 유효 논리값으로 선택하기 위한 선택 수단; 및 상기 선택 수단으로부터의 유효 논리값을 감시하여 그에 따른 선택 제어 신호를 상기 선택 수단으로 전송하여 유효 논리값 선택 과정을 제어하기 위한 선택 제어 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 데이터 수신 장치 등에 이용됨.
데이터 수신, 기준 레벨 조정, 논리값 결정, 선택 제어, 패턴 검사, 심볼간 간섭에 의한 타이밍 마진의 감소 보상

Description

심볼간 간섭에 의한 타이밍 마진의 감소를 보상하는 데이터 수신 장치 및 그 방법{Apparatus and method of receiving data, which compensates reduced timing margin caused by inter-symbol interference in the input data signals}
도 1은 본 발명에 따른 데이터 수신 장치의 일실시예 구성도,
도 2는 본 발명에 따른 데이터 수신 장치의 일예시도,
도 3은 심볼간 간섭에 의한 데이터 신호 파형의 왜곡을 나타내는 타이밍도,
도 4a 및 도 4b는 도 2에 도시된 본 발명에 따른 패턴 검사부의 동작 규칙에 대한 설명도,
도 5는 본 발명에 따른 차동 로직 레벨로 동작하는 데이터를 수신하기 위한 데이터 수신 장치의 다른 실시예 구성도,
도 6은 본 발명에 따른 데이터 수신 방법에 대한 일실시예 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명
110 : 기준 레벨 발생기 120 : 비교부
150 : 선택기 160 : 리타이머
170 : 클럭 추출기 180 : 패턴 검사기
190 : 선택 제어부
본 발명은 데이터 수신 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 대역 제한된 전송 선로를 통과하여 입력되는 데이터 신호에 존재하는 심볼간 간섭(ISI : Inter-Symbol Interference) 정도에 따라 입력 데이터의 논리값을 결정하기 위한 기준 레벨을 조정하여 데이터를 판별하도록 함으로써, 심볼간 간섭에 의한 타이밍 마진의 감소를 보상하여 오류 없이 데이터를 수신하기 위한 데이터 수신 장치 및 그 방법에 관한 것이다.
대부분의 유선 디지털 통신 분야에서 일반적으로 사용되고 있는 이진 데이터 신호와 같이 고주파 성분과 저주파 성분이 모두 포함된 구형파의 형태로 전송되는 신호는 전송 선로를 지나는 과정에서 고주파 성분이 저주파 성분에 비해 보다 많이 감쇄됨으로써 신호의 왜곡이 발생하게 되고, 이로 인하여 수신단에서 입력 데이터를 오류 없이 인식하는데 필요한 타이밍 마진이 줄어드는 문제를 야기하게 된다.
특히, 고속의 이진 데이터 신호가 대역 제한된 전송 선로를 통과하여 입력되는 경우에 신호의 상승 또는 하강 천이 시간이 1비트 시간보다 커지게 되어 이전에 입력된 데이터 신호의 레벨에 따라 현재 입력되는 데이터 신호의 레벨이 영향을 받는 심볼간 간섭 현상이 두드러지게 된다.
상기와 같은 문제점을 해결하기 위해 일반적으로 사용되는 방법으로는 송신단에서 전송 선로의 신호 감쇄 특성을 고려하여 데이터 신호의 파형을 미리 왜곡시켜서 출력함으로써 출력된 데이터 신호가 전송 선로를 거쳐서 목적지에 도달하였을 때 이상적인 파형을 유지하도록 하는 프리엠퍼시스(pre-emphasis) 방법과, 수신단에서 왜곡된 데이터 신호의 파형을 복원하는 등화 (equalization) 방법이 있다.
상기와 같은 송신단에서의 프리엠퍼시스 방법은 출력 신호의 고주파 성분이 전송 선로를 거치는 과정에서 저주파 성분에 비해 보다 많이 감쇄될 것을 감안하여 출력되는 데이터 신호의 고주파 성분의 진폭을 저주파 성분의 진폭에 비해 상대적으로 더욱 크게 만들어서 출력하는 방식을 사용한다(Benjamin Tang, et al., US Patent 6,570,406 and Sheldon Norman Salinger, US Patent 6,212,229).
그러나 송신단에서의 프리엠퍼시스 방식은 데이터 신호의 패턴에 따라 진폭을 가변하기 위해 실제 데이터 신호의 논리 레벨을 구동하기 위한 전원보다 높은 전원을 필요로 하기 때문에 사용에 제약이 있다. 또한, 송신단에서 프리엠퍼시스 방식을 적용하더라도 전송 선로의 주파수별 신호 감쇄 특성이 더욱 열화되면 수신단에서는 또다시 신호가 왜곡되어 입력되므로 수신단에서의 보상 방식이 필요하다.
한편, 상기와 같은 수신단에서의 등화 방법은 입력되는 데이터 신호로부터 저주파 성분과 고주파 성분을 분리 추출하여 저주파 성분에 비해 고주파 성분을 상대적으로 더욱 증폭한 후에 다시 두 성분을 합쳐 줌으로써 신호의 파형을 복원하는 방식을 사용한다(Yoshiharu Kudoh, IEEE Journal of Solid-State Circuits, Vol. 38, No. 5, pp.741-746, May 2003).
그러나 상기와 같은 종래의 방법은 다음과 같은 문제점을 갖고 있다.
첫째, 입력되는 데이터 신호의 전송 속도가 증가하면 신호의 왜곡이 더욱 심해지므로 이를 보상하기 위한 증폭 장치가 고속으로 동작하는 동시에 높은 이득을 제공해야 한다. 그러나 일반적으로 증폭 장치는 동작 속도와 이득이 상호 반비례하는 특성이 있기 때문에 이 두 가지를 동시에 만족하는 증폭 장치의 설계가 매우 어려운 문제가 있다.
둘째, 종래의 수신측 등화 방식은 대부분 아날로그 회로로 구성되기 때문에 집적 회로로 구현 시 재현성이 떨어지고 디지털 회로에 비해 많은 면적을 차지하기 때문에 다수개의 송/수신 회로를 사용하는 다중 링크 장치에 적용하기 어려운 문제가 있다.
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로, 대역 제한된 전송 선로를 통과하여 입력되는 데이터 신호에 존재하는 심볼간 간섭(ISI : Inter-Symbol Interference) 정도에 따라 입력 데이터의 논리값을 결정하기 위한 기준 레벨을 조정하여 데이터를 판별하도록 함으로써, 심볼간 간섭에 의한 타이밍 마진의 감소를 보상하여 오류 없이 데이터를 수신하기 위한 데이터 수신 장치 및 그 방법을 제공하는데 그 목적이 있다.
즉, 본 발명은 입력되는 데이터 신호의 고주파 성분을 증폭하여 타이밍 마진을 확보하는 대신에 데이터 신호의 논리 레벨을 판별하기 위한 기준 레벨을 가변하 여 타이밍 마진을 확보하도록 함으로써 고속으로 동작하는 수신 장치를 구현할 때 고속 고이득 증폭 장치를 필요로 하는 종래 방식에 비해 구현이 용이하고 비용이 저렴하며, 또한 높은 전원을 필요로 하는 종래 방식에 비해 전력 소비를 줄이는 동시에 고속 동작이 가능하고, 종래의 아날로그 등화 방식과 달리 디지털 회로로 구성되므로 성능의 안정성 및 재현성이 우수한 동시에 적은 면적으로도 구현이 가능한 데이터 수신 장치 및 그 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 장치는, 데이터 수신 장치에 있어서, 입력되는 데이터 신호의 레벨을 감시하거나 외부의 제어 명령에 따라 다수의 기준 레벨을 발생시키기 위한 기준 레벨 발생 수단; 입력 데이터와 상기 기준 레벨 발생 수단으로부터 전달받은 다수의 기준 레벨을 각각 비교하여 다수의 입력 데이터의 논리값을 결정하기 위한 비교 수단; 선택 제어 신호에 따라 상기 비교 수단으로부터의 다수의 입력 데이터의 논리값들 중 하나를 유효 논리값으로 선택하기 위한 선택 수단; 및 상기 선택 수단으로부터의 유효 논리값을 감시하여 그에 따른 선택 제어 신호를 상기 선택 수단으로 전송하여 유효 논리값 선택 과정을 제어하기 위한 선택 제어 수단을 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 장치는, 데이터 수신 장치에 있어서, 차동으로 입력되는 데이터 신호(Din+와 Din-)의 신호 레벨을 감시하거나, 외부 제어 명령에 따라 가상의 통상적인 기준 레벨보다 상향 조정된 상향 기준 레벨, 및 가상의 통상적인 기준 레벨보다 하향 조정된 하향 기준 레벨을 발생시키기 위한 기준 레벨 발생 수단; 차동 입력 데이터 신호(Din+와 Din-)의 신호 레벨을 서로 비교하여 차동 입력 데이터 신호의 통상적인 논리값을 결정하고, 차동 입력 데이터 신호를 상기 기준 레벨 발생 수단으로부터의 상/하향 기준 레벨과 비교하여 제 1 및 제 2 상향 조정된 논리값을 결정한 후에 그 두 값을 다시 비교하여 차동 입력 데이터 신호의 상향 조정된 논리값을 결정하고, 차동 입력 데이터 신호를 상기 기준 레벨 발생 수단으로부터의 하/상향 기준 레벨과 비교하여 제 1 및 제 2 하향 조정된 논리값을 결정한 후에 그 두 값을 다시 비교하여 차동 입력 데이터 신호의 하향 조정된 논리값을 결정하기 위한 차동 비교 수단; 선택 제어 신호에 따라 상기 차동 비교 수단으로부터의 차동 입력 데이터 신호의 통상적인 논리값, 상향 조정된 논리값, 및 하향 조정된 논리값 중 하나를 차동 입력 데이터 신호의 유효 논리값으로 선택하기 위한 선택 수단; 및 초기에는 차동 입력 데이터 신호의 통상적인 논리값이 데이터 신호의 유효 논리값으로 선택되도록 선택 제어 신호를 상기 선택 수단으로 제공하고, 이후로는 상기 선택 수단으로부터의 신호를 입력받아 차동 입력 데이터 신호의 리타이밍된 유효 논리값(Dout)을 외부의 제어 명령에 의해 등록된 규칙에 따라 2비트씩 감시하여 차동 입력 데이터 신호의 통상적인 논리값, 상향 조정된 논리값, 및 하향 조정된 논리값들 중 하나가 다음 순서의 데이터 신호의 유효 논리값으로 선택되도록 선택 제어 신호를 상기 선택 수단으로 제공하기 위한 선택 제어 수단을 포함하는 것을 특징으로 한다.
한편, 본 발명의 방법은, 데이터 수신 방법에 있어서, 전송 선로를 통해 수신되는 데이터 신호를 입력받은 단계; 입력 데이터 신호의 레벨을 감시하거나 외부의 제어 명령에 따라 다수의 기준 레벨을 발생시키는 기준 레벨 발생 단계; 입력 데이터 신호와 상기 발생시킨 다수의 기준 레벨을 각각 비교하여 다수의 입력 데이터의 논리값을 결정하는 논리값 결정 단계; 초기 데이터인지를 판단하는 단계; 상기 판단 결과, 초기 데이터이면 입력 데이터 신호의 통상적인 논리값을 데이터 신호의 유효 논리값(Dout)으로 선택하여 출력하는 제 1 선택 단계; 및 상기 판단 결과, 초기 데이터가 아니면 이전 유효 논리값을 감시하여 상기 다수의 입력 데이터의 논리값들 중 하나를 다음 순서의 유효 논리값으로 선택하여 출력하는 제 2 선택 단계를 포함하는 것을 특징으로 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
도 1은 본 발명에 따른 데이터 수신 장치의 일실시예 구성도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 데이터 수신 장치는, 입력되는 데이터 신호의 레벨을 감시하거나 외부의 제어 명령에 따라 입력 데이터의 논리값을 결정하기 위한 다수의 기준 레벨을 발생시키기 위한 기준 레벨 발생기(110), 입력 데이터와 상기 기준 레벨 발생기(110)로부터 전달받은 다수의 기준 레벨을 각각 비교하여 다수의 입력 데이터의 논리값을 결정하기 위한 비교부(120), 선택 제어부(190)로부터의 선택 제어 신호에 따라 상기 비교부(120)로부터의 다수의 입력 데이터의 논리값들 중 하나를 유효 논리값으로 선택하기 위한 선택기(150), 및 상기 선택기(150)로부터의 유효 논리값을 감시하여 그에 따른 선택 제어 신호를 상기 선택기(150)로 전송하여 유효 논리값 선택 과정을 제어하기 위한 선택 제어부(190)를 포함한다.
다음으로 상기 각 구성요소의 구성 및 동작을 좀 더 상세히 살펴보면 다음과 같다.
먼저, 상기 기준 레벨 발생기(110)는 전송 선로를 통해 수신한 데이터 신호(이하 "Din"이라 함)를 입력받아 신호 레벨을 감시하거나, 외부의 제어 명령에 따라 Din의 논리값을 결정하기 위한 통상적인 기준 레벨(1121), 통상적인 기준 레벨(1121)보다 상향 조정된 N개의 상향 기준 레벨(1131 내지 113N, N은 1보다 큰 정수), 및 통상적인 기준 레벨(1121)보다 하향 조정된 M개의 하향 기준 레벨(1141 내지 114M, M은 1보다 큰 정수)을 발생시켜 비교부(120)로 제공한다.
그러면, 상기 비교부(120)는 Din의 레벨을 상기 기준 레벨 발생기(110)로부 터의 통상적인 기준 레벨(1121), N개의 상향 기준 레벨(1131 내지 113N), 및 M개의 하향 기준 레벨(1141 내지 114M)과 비교하여 Din의 통상적인 논리값(1211), N개의 상향 조정된 논리값(1301 내지 130N), 및 M개의 하향 조정된 논리값(1401 내지 140M)을 결정하여 선택기(150)로 전달한다.
이 때, 상기 비교부(120)는 Din의 레벨을 통상적인 기준 레벨(1121)과 비교하여 Din의 통상적인 논리값(1211)을 결정하기 위한 하나의 제 1 비교기(121), Din의 레벨을 N개의 상향 기준 레벨(1131 내지 113N)과 각각 비교하여 N개의 상향 조정된 논리값(1301 내지 130N)을 결정하기 위한 N개의 제 2 비교기(131 내지 13N), 및 Din의 레벨을 M개의 하향 기준 레벨(1141 내지 114M)과 각각 비교하여 M개의 하향 조정된 논리값(1401 내지 140M)을 결정하기 위한 M개의 제 3 비교기(141 내지 14M)를 포함한다.
그리고, 상기 선택기(150)는 상기 선택 제어부(190)로부터의 선택 제어 신호(1801)에 따라 상기 비교부(120)로부터의 Din의 통상적인 논리값(1211), 상향 조정된 논리값(1301 내지 130N), 및 하향 조정된 논리값(1401 내지 140M) 중 하나를 Din의 유효 논리값(1501)으로 선택하여 상기 선택 제어부(190)로 전달한다.
그러면, 상기 선택 제어부(190)는 초기에는 Din의 통상적인 논리값(1211)이 데이터 신호의 유효 논리값으로 선택되도록 선택 제어 신호(1801)를 상기 선택기(150)로 제공하고, 이후로는 상기 선택기(150)로부터의 신호를 입력받아 Din의 리타이밍된 유효 논리값(Dout)을 외부의 제어 명령에 의해 등록된 규칙에 따라 2비트 이상 감시하여 데이터 신호의 통상적인 논리값(1211), 상향 조정된 논리값(1301 내 지 130N), 및 하향 조정된 논리값(1401 내지 140M)들 중 하나가 다음 순서의 데이터 신호의 유효 논리값(1501)으로 선택되도록 선택 제어 신호(1801)를 상기 선택기(150)로 제공한다.
이 때, 상기 선택 제어부(190)는 상기 선택기(150)로부터 전달받은 신호에서 클럭을 추출하여 리타이머(160)와 패턴 검사기(180)로 제공하기 위한 클럭 추출기(170), 상기 선택기(150)로부터 전달받은 신호를 리타이밍하여 유효 논리값(Dout)을 외부로 출력하기 위한 리타이머(160), 및 초기에는 Din의 통상적인 논리값(1211)이 데이터 신호의 유효 논리값으로 선택되도록 선택 제어 신호(1801)를 상기 선택기(150)로 제공하고, 이후로는 상기 리타이머(160)에서 리타이밍한 유효 논리값(Dout)을 전달받아 외부의 제어 명령에 의해 등록된 규칙에 따라 2비트 이상 감시(패턴 검사)하여 데이터 신호의 통상적인 논리값(1211), 상향 조정된 논리값(1301 내지 130N), 및 하향 조정된 논리값(1401 내지 140M)들 중 하나가 다음 순서의 데이터 신호의 유효 논리값(1501)으로 선택되도록 선택 제어 신호(1801)를 상기 선택기(150)로 제공하기 위한 패턴 검사기(180)를 포함한다.
이하, 상기 N=M=1이고 기준 레벨 발생기(110) 및 선택 제어부(190)가 외부의 제어 명령에 의해 설정되는 가장 간단한 형태의 실시예를 도 2 를 참조하여 살펴보기로 한다.
도 2는 본 발명에 따른 데이터 수신 장치의 일예시도이다
도 2에 도시된 기준 레벨 발생기(210), 선택기(250), 및 선택 제어부(290)는 도 1에서 상술한 기준 레벨 발생기(110), 선택기(150), 및 선택 제어부(190)와 그 동작이 동일하므로 여기서는 설명을 생략하기로 한다.
그리고 도 2에 도시된 비교부(215)는 도 1에서 상술한 비교부(120)와 그 전체적인 동작은 동일하나, 다만 N=M=1이므로 세부 구성에 있어서 제 1 비교기(220)뿐만 아니라 제 2 및 제 3 비교기(230,240)도 각각 하나씩으로 구성된 것이 도 1의 구성과 다른 점이다.
따라서 상기 비교부(215)는 Din의 레벨을 통상적인 기준 레벨(2220)과 비교하여 Din의 통상적인 논리값(2201)을 결정하기 위한 하나의 비교기(220), Din의 레벨을 상향 기준 레벨(2230)과 비교하여 Din의 상향 조정된 논리값(2301)을 결정하기 위한 하나의 비교기(230), 및 Din의 레벨을 하향 기준 레벨(2240)과 비교하여 Din의 하향 조정된 논리값(2401)을 결정하기 위한 하나의 비교기(240)를 포함한다.
여기서, 상기 기준 레벨 발생기(210)는 외부 제어 명령에 의해 제어가 가능한 구성요소로 구현된다. 예를 들어 Din의 신호 레벨로서 1.5V HSTL(High Speed TTL Logic)을 사용하는 경우, 통상적인 기준 레벨(2220)은 0.5x1.5V=0.75V로 설정되고 상향 기준 레벨(2230)과 하향 기준 레벨(2240)은 외부로부터 10%씩 상향 또는 하향 조정되도록 제어 명령을 받아 각각 0.825V와 0.675V로 설정된다.
또한 제 1 내지 제 3 비교부(220 내지 240)는 각각 일반적인 공통-모드 잡음에 강한 차동 증폭기 또는 차동 버퍼의 형태로 구성할 수 있고, 선택기(250)는 간단한 형태의 먹스(MUX) 회로로 구성할 수 있으며, 선택 제어부(290)는 다수의 플립-플롭과 논리 회로로 구성할 수 있다.
따라서 도 2에 도시된 본 발명에 따른 데이터 수신 장치는 기술적으로 구현 이 용이한 회로들로 구성이 가능하다.
도 3은 심볼간 간섭에 의한 데이터 신호 파형의 왜곡을 나타내는 타이밍도이다.
도 3에 도시된 바와 같이, 대역 제한된 전송 선로를 통해 입력되는 고속의 데이터 신호는 데이터 1비트 시간(비트 클럭의 1주기)에 비해 신호의 상승/하강 천이 시간이 커지기 때문에 이전의 데이터의 논리값에 따라 현재의 데이터 신호의 레벨이 변하게 된다.
즉, 데이터 신호가 논리 '0'과 논리 '1'이 반복되어 데이터 신호의 평균 레벨이 통상적인 기준 레벨(2220)에 가까워질 때에는 통상적인 기준 레벨(2220)을 사용하여 Din 신호의 논리값을 판별할 때 1비트 시간만큼의 타이밍 마진을 확보할 수 있다. 그러나 지속적으로 논리 '0' 또는 '1'의 값을 갖는 데이터 신호가 입력되어 데이터 신호의 평균 레벨이 통상적인 기준 레벨(2220)보다 낮거나 높은 상태에서 논리 '1' 또는 '0'의 데이터 신호가 입력될 때에는 통상적인 기준 레벨(2220)을 사용하여 Din 신호의 논리값을 판별할 때 1 비트 시간 이하의 타이밍 마진을 갖게 된다. 이러한 문제는 전송 선로의 주파수별 신호 감쇄 특성 열화가 심해지거나 데이터 신호의 전송 속도가 증가할수록 더욱 두드러지게 나타난다.
따라서 선택 제어부(290)를 도 4a에 도시된 바와 같은 규칙에 따라 선택 제어 신호(2801)를 제공하도록 구성함으로써, 입력 데이터 신호의 심볼간 간섭에 의한 신호 레벨의 변화와 이로 인한 타이밍 마진의 감소와 같은 문제를 해결하게 된다.
도 4a 및 도 4b는 도 2에 도시된 본 발명에 따른 패턴 검사부의 동작 규칙에 대한 설명도이다.
도 4a에 도시된 바와 같이, 본 발명에 따른 선택 제어부(290)의 동작 규칙은 2비트의 입력 데이터를 감시하여 기준 레벨을 제어하는 가장 단순한 규칙의 일실시예로서, 감시된 2비트의 입력 데이터가 01이거나 10으로 신호의 상승/하강 천이가 직전에 발생하여 데이터 신호의 평균값이 통상적인 기준 레벨(2220)에 근접한 경우에는 통상적인 기준 레벨(2220)에 의해 결정된 논리값을 다음번 데이터 신호의 유효 데이터 논리값으로 선택하도록 하고, 감시된 데이터가 00이거나 11이면 최소 2비트 동안 상승/하강 천이가 발생하지 않았으므로 데이터 신호의 평균값이 통상적인 기준 레벨(2220)에 비해 하강 또는 상승되어 하향 기준 레벨(2240) 또는 상향 기준 레벨(2230)에 의해 결정된 데이터 신호의 논리값을 다음번 데이터 신호의 유효 데이터 논리값으로 선택하도록 함으로써, 항상 최적의 타이밍 마진을 확보할 수 있도록 한다.
도 4a에 도시된 규칙보다 세밀한 기준 레벨 제어를 위해 2비트 이상의 입력 데이터를 감시하여 각각의 경우에 대해 기준 레벨을 조정할 수 있으며, 이러한 경우의 동작 규칙의 일실시예가 도 4b에 도시되어 있다. 이와 같이 선택 제어부(290)의 동작 규칙은 감시해야 할 비트수와 감시된 비트열의 조합과 이에 대응하는 기준 레벨에 대한 맵핑 정보를 외부로부터 명령받아 다양하게 설정될 수 있다.
도 5는 본 발명에 따른 차동 로직 레벨로 동작하는 데이터를 수신하기 위한 데이터 수신 장치의 다른 실시예 구성도이다.
먼저, 기준 레벨 발생기(510)는 차동으로 입력되는 데이터 신호(Din+와 Din-)의 신호 레벨을 감시하거나, 외부 제어 명령에 따라 Din+/-의 논리값을 결정하기 위한 가상의 통상적인 기준 레벨보다 상향 조정된 상향 기준 레벨(5530), 및 가상의 통상적인 기준 레벨보다 하향 조정된 하향 기준 레벨(5540)을 발생시켜 차동 비교부(515)로 제공한다.
그러면, 상기 차동 비교부(515)는 Din+와 Din-의 신호 레벨을 비교하여 Din+/-의 통상적인 논리값(5201)을 결정하고, Din+와 Din-를 상기 기준 레벨 발생기(510)로부터의 상/하향 기준 레벨(5530, 5540)과 비교하여 제 1 및 제 2 상향 조정된 논리값(5311, 5321)을 결정한 후에 그 두 값을 다시 비교하여 Din+/-의 상향 조정된 논리값(5301)을 결정하고, Din+와 Din-를 상기 기준 레벨 발생기(510)로부터의 하/상향 기준 레벨(5540, 5530)과 비교하여 제 1 및 제 2 하향 조정된 논리값(5411, 5421)을 결정한 후에 그 두 값을 다시 비교하여 Din+/-의 하향 조정된 논리값(5401)을 결정하여 선택기(550)로 전달한다.
이 때, 상기 차동 비교부(515)는 Din+와 Din-의 신호 레벨을 상호 비교하여 Din+/-의 통상적인 논리값(5201)을 결정하기 위한 하나의 제 1 비교기(520), Din+와 상기 기준 레벨 발생기(510)로부터의 상향 기준 레벨(5530)을 상호 비교하고 Din-와 상기 기준 레벨 발생기(510)로부터의 하향 기준 레벨(5540)을 상호 비교하여 각각 제 1 상향 조정된 논리값(5311)과 제 2 상향 조정된 논리값(5321)을 결정하기 위한 두개의 제 2 비교기(531, 532), 상기 두개의 제 2 비교기(531, 532)로부터의 제 1 상향 조정된 논리값(5311)과 제 2 상향 조정된 논리값(5321)을 다시 상 호 비교하여 Din+/-의 상향 조정된 논리값(5301)을 결정하기 위한 하나의 제 3 비교기(530), Din+와 상기 기준 레벨 발생기(510)로부터의 하향 기준 레벨(5540)을 상호 비교하고 Din-와 상기 기준 레벨 발생기(510)로부터의 상향 기준 레벨(5530)을 상호 비교하여 각각 제 1 하향 조정된 논리값(5411)과 제 2 하향 조정된 논리값(5421)을 결정하기 위한 두개의 제 4 비교기(541, 542), 및 상기 두개의 제 4 비교기(541, 542)로부터의 제 1 하향 조정된 논리값(5411)과 제 2 하향 조정된 논리값(5421)을 다시 상호 비교하여 Din+/-의 하향 조정된 논리값(5401)을 결정하기 위한 하나의 제 5 비교기(540)를 포함한다.
그리고 상기 선택기(550)는 선택 제어부(590)로부터의 선택 제어 신호(5801)에 따라 상기 차동 비교부(515)로부터의 Din의 통상적인 논리값(5201), 상향 조정된 논리값(5301), 및 하향 조정된 논리값(5401) 중 하나를 Din+/-의 유효 논리값(5501)으로 선택하여 상기 선택 제어부(590)로 전달한다.
그러면, 상기 선택 제어부(590)는 초기에는 Din+/-의 통상적인 논리값(5201)이 데이터 신호의 유효 논리값으로 선택되도록 선택 제어 신호(5801)를 상기 선택기(550)로 제공하고, 이후로는 상기 선택기(550)로부터의 신호를 입력받아 Din+/-의 리타이밍된 유효 논리값(Dout)을 외부의 제어 명령에 의해 등록된 규칙에 따라 2비트씩 감시하여 Din+/-의 통상적인 논리값(5201), 상향 조정된 논리값(5301), 및 하향 조정된 논리값(5401)들 중 하나가 다음 순서의 데이터 신호의 유효 논리값(5501)으로 선택되도록 선택 제어 신호(5801)를 상기 선택기(550)로 제공한다. 이 때, 상기 선택 제어부(590)은 전술한 도 1의 선택 제어부(190)와 동일하게 구현되 므로 다시 설명하지 않기로 한다.
여기서, Din+/-의 통상적인 논리값(5201)은 하나의 차동 비교기(520)로부터 얻어지고, Din+/-의 상향 조정된 논리값(5301)은 Din+ 신호의 경우에는 상향 기준 레벨(5530)이 상향 기준 레벨로서 작용하고 Din- 신호의 경우에는 반대로 하향 기준 레벨(5540)이 상향 기준 레벨로서 작용하므로 두개의 제 2 비교기(531, 532)를 사용하여 Din+와 Din-의 상향 조정된 기준 레벨을 결정한한 후에 이를 다시 제 3 비교기(530)를 사용하여 상호 비교함으로써 Din+/-의 상향 조정된 논리값(5301)을 얻으며, 이와 동일한 방식으로 Din+/-의 하향 조정된 논리값(5401)을 얻는다. 이외의 다른 구성요소들의 동작 원리 및 구성은 전술한 바와 동일하다.
도 6은 본 발명에 따른 데이터 수신 방법에 대한 일실시예 흐름도이다.
먼저, 전송 선로를 통해 수신되는 데이터 신호(이하 "Din"이라 함)를 입력받으면(601) 입력 데이터 신호의 레벨을 감시하거나 외부의 제어 명령에 따라 입력 데이터의 논리값을 결정하기 위한 다수의 기준 레벨을 발생시킨다(602). 즉, 입력 데이터의 신호 레벨을 감시하거나 외부의 제어 명령에 따라 Din의 논리값을 결정하기 위한 통상적인 기준 레벨, 통상적인 기준 레벨보다 상향 조정된 N개의 상향 기준 레벨, 및 통상적인 기준 레벨보다 하향 조정된 M개의 하향 기준 레벨을 발생시킨다.
그리고 입력 데이터 신호와 상기 발생시킨 다수의 기준 레벨을 각각 비교하여 다수의 입력 데이터의 논리값을 결정한다(603). 즉, Din의 레벨을 상기 발생시킨 통상적인 기준 레벨, N개의 상향 기준 레벨, 및 M개의 하향 기준 레벨과 비교하 여 Din의 통상적인 논리값, N개의 상향 조정된 논리값, 및 M개의 하향 조정된 논리값을 결정한다(603).
그리고 초기 데이터인지를 판단한다(604).
상기 판단 결과(604), 초기 데이터이면 Din의 통상적인 논리값을 데이터 신호의 유효 논리값(Dout)으로 선택하여 출력한 후에(605) "601" 과정으로 진행한다.
한편, 상기 판단 결과(604), 초기 데이터가 아니면, 즉 초기 데이터 이후의 데이터부터는 이전 유효 논리값을 감시하여 상기 다수의 입력 데이터의 논리값들 중 하나를 다음 순서의 유효 논리값으로 선택하여 출력한 후에(606) "601" 과정으로 진행한다. 즉, 이전 Din의 리타이밍된 유효 논리값(Dout)을 외부의 제어 명령에 의해 등록된 규칙에 따라 2비트 이상 감시하여 입력 데이터 신호의 통상적인 논리값, 상향 조정된 논리값, 및 하향 조정된 논리값들 중 하나를 다음 순서의 입력 데이터 신호의 유효 논리값(Dout)으로 선택하여 출력한다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
상기와 같은 본 발명은, 대역 제한된 전송 선로를 통과하여 입력되는 데이터 신호에 존재하는 심볼간 간섭(ISI : Inter-Symbol Interference) 정도에 따라 입력 데이터의 논리값을 결정하기 위한 기준 레벨을 조정하여 데이터를 판별하도록 함으로써, 심볼간 간섭에 의한 타이밍 마진의 감소를 보상하여 오류 없이 데이터를 수신할 수 있는 효과가 있다.
또한 본 발명은 입력되는 데이터 신호의 고주파 성분을 증폭하여 타이밍 마진을 확보하는 대신에 데이터 신호의 논리 레벨을 판별하기 위한 기준 레벨을 가변하여 타이밍 마진을 확보하도록 함으로써 고속으로 동작하는 수신 장치를 구현할 때 고속 고이득 증폭 장치를 필요로 하는 종래 방식에 비해 구현이 용이하고 비용이 저렴하며, 또한 높은 전원을 필요로 하는 종래 방식에 비해 전력 소비를 줄이는 동시에 고속 동작이 가능하다.
또한 본 발명은 종래의 아날로그 등화 방식과 달리 디지털 회로로 구성되므로 성능의 안정성 및 재현성이 우수한 동시에 적은 면적으로도 구현이 가능하다.

Claims (9)

  1. 데이터 수신 장치에 있어서,
    입력되는 데이터 신호의 레벨을 감시하거나 외부의 제어 명령에 따라 다수의 기준 레벨을 발생시키기 위한 기준 레벨 발생 수단;
    입력 데이터와 상기 기준 레벨 발생 수단으로부터 전달받은 다수의 기준 레벨을 각각 비교하여 다수의 입력 데이터의 논리값을 결정하기 위한 비교 수단;
    선택 제어 신호에 따라 상기 비교 수단으로부터의 다수의 입력 데이터의 논리값들 중 하나를 유효 논리값으로 선택하기 위한 선택 수단; 및
    상기 선택 수단으로부터의 유효 논리값을 감시하여 그에 따른 선택 제어 신호를 상기 선택 수단으로 전송하여 유효 논리값 선택 과정을 제어하기 위한 선택 제어 수단
    을 포함하는 데이터 수신 장치.
  2. 제 1 항에 있어서,
    상기 기준 레벨 발생 수단은,
    전송 선로를 통해 수신한 데이터 신호를 입력받아 신호 레벨을 감시하거나, 외부의 제어 명령에 따라 통상적인 기준 레벨(1121), 통상적인 기준 레벨보다 상향 조정된 다수의 상향 기준 레벨, 및 통상적인 기준 레벨보다 하향 조정된 다수의 하 향 기준 레벨을 발생시켜 상기 비교 수단으로 제공하고,
    상기 비교 수단은,
    입력 데이터 신호(Din)의 레벨을 상기 기준 레벨 발생 수단으로부터의 통상적인 기준 레벨, 다수의 상향 기준 레벨, 및 다수의 하향 기준 레벨과 비교하여 입력 데이터 신호(Din)의 통상적인 논리값, 다수의 상향 조정된 논리값, 및 다수의 하향 조정된 논리값을 결정하여 상기 선택 수단으로 전달하며,
    상기 선택 수단은,
    상기 선택 제어 수단으로부터의 선택 제어 신호에 따라 상기 비교 수단으로부터의 입력 데이터 신호(Din)의 통상적인 논리값, 상향 조정된 논리값, 및 하향 조정된 논리값 중 하나를 입력 데이터 신호(Din)의 유효 논리값으로 선택하여 상기 선택 제어 수단으로 전달하는 것을 특징으로 하는 데이터 수신 장치.
  3. 제 2 항에 있어서,
    상기 선택 제어 수단은,
    초기에는 입력 데이터 신호(Din)의 통상적인 논리값이 데이터 신호의 유효 논리값으로 선택되도록 선택 제어 신호를 상기 선택 수단으로 제공하고, 이후로는 상기 선택 수단으로부터의 신호를 입력받아 입력 데이터 신호(Din)의 리타이밍된 유효 논리값(Dout)을 외부의 제어 명령에 의해 등록된 규칙에 따라 2비트 이상 감시하여 데이터 신호의 통상적인 논리값, 상향 조정된 논리값, 및 하향 조정된 논리 값들 중 하나가 다음 순서의 데이터 신호의 유효 논리값으로 선택되도록 선택 제어 신호를 상기 선택 수단으로 제공하는 것을 특징으로 하는 데이터 수신 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 비교 수단은,
    입력 데이터 신호(Din)의 레벨을 통상적인 기준 레벨과 비교하여 입력 데이터 신호(Din)의 통상적인 논리값을 결정하기 위한 하나의 제 1 비교기;
    입력 데이터 신호(Din)의 레벨을 다수의 상향 기준 레벨과 각각 비교하여 다수의 상향 조정된 논리값을 결정하기 위한 다수의 제 2 비교기; 및
    입력 데이터 신호(Din)의 레벨을 다수의 하향 기준 레벨과 각각 비교하여 다수의 하향 조정된 논리값을 결정하기 위한 다수의 제 3 비교기
    를 포함하는 데이터 수신 장치.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 선택 제어 수단은,
    상기 선택 수단으로부터 전달받은 신호에서 클럭을 추출하여 리타이머와 패턴 검사기로 제공하기 위한 클럭 추출기;
    상기 선택 수단으로부터 전달받은 신호를 리타이밍하여 유효 논리값(Dout)을 외부로 출력하기 위한 상기 리타이머; 및
    초기에는 입력 데이터 신호(Din)의 통상적인 논리값이 데이터 신호의 유효 논리값으로 선택되도록 선택 제어 신호를 상기 선택 수단으로 제공하고, 이후로는 상기 리타이머에서 리타이밍한 유효 논리값(Dout)을 전달받아 외부의 제어 명령에 의해 등록된 규칙에 따라 2비트 이상 감시(패턴 검사)하여 데이터 신호의 통상적인 논리값, 상향 조정된 논리값, 및 하향 조정된 논리값들 중 하나가 다음 순서의 데이터 신호의 유효 논리값으로 선택되도록 선택 제어 신호를 상기 선택 수단으로 제공하기 위한 상기 패턴 검사기
    를 포함하는 데이터 수신 장치.
  6. 데이터 수신 장치에 있어서,
    차동으로 입력되는 데이터 신호(Din+와 Din-)의 신호 레벨을 감시하거나, 외부 제어 명령에 따라 가상의 통상적인 기준 레벨보다 상향 조정된 상향 기준 레벨, 및 가상의 통상적인 기준 레벨보다 하향 조정된 하향 기준 레벨을 발생시키기 위한 기준 레벨 발생 수단;
    차동 입력 데이터 신호(Din+와 Din-)의 신호 레벨을 서로 비교하여 차동 입력 데이터 신호의 통상적인 논리값을 결정하고, 차동 입력 데이터 신호를 상기 기준 레벨 발생 수단으로부터의 상/하향 기준 레벨과 비교하여 제 1 및 제 2 상향 조정된 논리값을 결정한 후에 그 두 값을 다시 비교하여 차동 입력 데이터 신호의 상 향 조정된 논리값을 결정하고, 차동 입력 데이터 신호를 상기 기준 레벨 발생 수단으로부터의 하/상향 기준 레벨과 비교하여 제 1 및 제 2 하향 조정된 논리값을 결정한 후에 그 두 값을 다시 비교하여 차동 입력 데이터 신호의 하향 조정된 논리값을 결정하기 위한 차동 비교 수단;
    선택 제어 신호에 따라 상기 차동 비교 수단으로부터의 차동 입력 데이터 신호의 통상적인 논리값, 상향 조정된 논리값, 및 하향 조정된 논리값 중 하나를 차동 입력 데이터 신호의 유효 논리값으로 선택하기 위한 선택 수단; 및
    초기에는 차동 입력 데이터 신호의 통상적인 논리값이 데이터 신호의 유효 논리값으로 선택되도록 선택 제어 신호를 상기 선택 수단으로 제공하고, 이후로는 상기 선택 수단으로부터의 신호를 입력받아 차동 입력 데이터 신호의 리타이밍된 유효 논리값(Dout)을 외부의 제어 명령에 의해 등록된 규칙에 따라 2비트씩 감시하여 차동 입력 데이터 신호의 통상적인 논리값, 상향 조정된 논리값, 및 하향 조정된 논리값들 중 하나가 다음 순서의 데이터 신호의 유효 논리값으로 선택되도록 선택 제어 신호를 상기 선택 수단으로 제공하기 위한 선택 제어 수단
    을 포함하는 데이터 수신 장치.
  7. 제 6 항에 있어서,
    상기 차동 비교 수단은,
    차동 입력 데이터 신호(Din+와 Din-)의 신호 레벨을 상호 비교하여 차동 입 력 데이터 신호의 통상적인 논리값을 결정하기 위한 하나의 제 1 비교기;
    양의 차동 입력 데이터 신호(Din+)와 상기 기준 레벨 발생 수단으로부터의 상향 기준 레벨을 상호 비교하고 음의 차동 입력 데이터 신호(Din-)와 상기 기준 레벨 발생 수단으로부터의 하향 기준 레벨을 상호 비교하여 제 1 및 제 2 상향 조정된 논리값을 결정하기 위한 두개의 제 2 비교기;
    상기 두개의 제 2 비교기로부터의 제 1 및 제 2 상향 조정된 논리값을 다시 상호 비교하여 차동 입력 데이터 신호의 상향 조정된 논리값을 결정하기 위한 하나의 제 3 비교기;
    양의 차동 입력 데이터 신호(Din+)와 상기 기준 레벨 발생 수단으로부터의 하향 기준 레벨을 상호 비교하고 음의 차동 입력 데이터 신호(Din-)와 상기 기준 레벨 발생 수단으로부터의 상향 기준 레벨을 상호 비교하여 제 1 및 제 2 하향 조정된 논리값을 결정하기 위한 두개의 제 4 비교기; 및
    상기 두개의 제 4 비교기로부터의 제 1 및 제 2 하향 조정된 논리값을 다시 상호 비교하여 차동 입력 데이터 신호의 하향 조정된 논리값을 결정하기 위한 하나의 제 5 비교기
    를 포함하는 데이터 수신 장치.
  8. 데이터 수신 방법에 있어서,
    전송 선로를 통해 수신되는 데이터 신호를 입력받은 단계;
    입력 데이터 신호의 레벨을 감시하거나 외부의 제어 명령에 따라 다수의 기준 레벨을 발생시키는 기준 레벨 발생 단계;
    입력 데이터 신호와 상기 발생시킨 다수의 기준 레벨을 각각 비교하여 다수의 입력 데이터의 논리값을 결정하는 논리값 결정 단계;
    초기 데이터인지를 판단하는 단계;
    상기 판단 결과, 초기 데이터이면 입력 데이터 신호의 통상적인 논리값을 데이터 신호의 유효 논리값(Dout)으로 선택하여 출력하는 제 1 선택 단계; 및
    상기 판단 결과, 초기 데이터가 아니면 이전 유효 논리값을 감시하여 상기 다수의 입력 데이터의 논리값들 중 하나를 다음 순서의 유효 논리값으로 선택하여 출력하는 제 2 선택 단계
    를 포함하는 데이터 수신 방법.
  9. 제 8 항에 있어서,
    상기 기준 레벨 발생 단계는,
    입력 데이터의 신호 레벨을 감시하거나 외부의 제어 명령에 따라 통상적인 기준 레벨, 통상적인 기준 레벨보다 상향 조정된 다수의 상향 기준 레벨, 및 통상적인 기준 레벨보다 하향 조정된 다수의 하향 기준 레벨을 발생시키고,
    상기 논리값 결정 단계는,
    입력 데이터 신호의 레벨을 상기 발생시킨 통상적인 기준 레벨, 다수의 상향 기준 레벨, 및 다수의 하향 기준 레벨과 비교하여 입력 데이터 신호의 통상적인 논리값, 다수의 상향 조정된 논리값, 및 다수의 하향 조정된 논리값을 결정하며,
    상기 제 2 선택 단계는,
    이전 입력 데이터 신호의 리타이밍된 유효 논리값(Dout)을 외부의 제어 명령에 의해 등록된 규칙에 따라 2비트 이상 감시하여 입력 데이터 신호의 통상적인 논리값, 상향 조정된 논리값, 및 하향 조정된 논리값들 중 하나를 다음 순서의 입력 데이터 신호의 유효 논리값(Dout)으로 선택하여 출력하는 것을 특징으로 하는 데이터 수신 방법.
KR1020040103559A 2004-12-09 2004-12-09 심볼간 간섭에 의한 타이밍 마진의 감소를 보상하는데이터 수신 장치 및 그 방법 KR100605610B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040103559A KR100605610B1 (ko) 2004-12-09 2004-12-09 심볼간 간섭에 의한 타이밍 마진의 감소를 보상하는데이터 수신 장치 및 그 방법
US11/181,627 US7623593B2 (en) 2004-12-09 2005-07-13 Data receiving apparatus capable of compensating for reduced timing margin caused by inter-symbol interference and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040103559A KR100605610B1 (ko) 2004-12-09 2004-12-09 심볼간 간섭에 의한 타이밍 마진의 감소를 보상하는데이터 수신 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20060064880A KR20060064880A (ko) 2006-06-14
KR100605610B1 true KR100605610B1 (ko) 2006-07-31

Family

ID=36654708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040103559A KR100605610B1 (ko) 2004-12-09 2004-12-09 심볼간 간섭에 의한 타이밍 마진의 감소를 보상하는데이터 수신 장치 및 그 방법

Country Status (2)

Country Link
US (1) US7623593B2 (ko)
KR (1) KR100605610B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102102706B1 (ko) 2013-10-01 2020-05-29 삼성전자주식회사 Nfc 장치의 수신기 및 이를 포함하는 nfc 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252702A (ja) * 1993-02-26 1994-09-09 Nec Corp 判定帰還等化器
JPH1075385A (ja) 1996-06-04 1998-03-17 Thomson Consumer Electron Inc ディジタル・ビデオ信号処理システムにおけるマルチモード・イコライザ
KR20040066667A (ko) * 2003-01-20 2004-07-27 삼성전자주식회사 광기록/재생장치용 등화장치 및 그의 등화방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212229B1 (en) * 1998-12-16 2001-04-03 General Dynamics Government Systems Corporation Adaptive pre-emphasis technique
US6570406B2 (en) * 2000-11-13 2003-05-27 Primarion, Inc. Method and circuit for pre-emphasis equalization in high speed data communications
US6535028B1 (en) * 2001-11-12 2003-03-18 Deere & Company Data bus fault detection circuit and method
KR100408753B1 (ko) * 2002-01-22 2003-12-11 삼성전자주식회사 이퀄라이징 기법을 이용한 데이터와 클럭의 스큐를보상하는 수신기
US7308048B2 (en) * 2004-03-09 2007-12-11 Rambus Inc. System and method for selecting optimal data transition types for clock and data recovery

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252702A (ja) * 1993-02-26 1994-09-09 Nec Corp 判定帰還等化器
JPH1075385A (ja) 1996-06-04 1998-03-17 Thomson Consumer Electron Inc ディジタル・ビデオ信号処理システムにおけるマルチモード・イコライザ
KR20040066667A (ko) * 2003-01-20 2004-07-27 삼성전자주식회사 광기록/재생장치용 등화장치 및 그의 등화방법

Also Published As

Publication number Publication date
US20060156105A1 (en) 2006-07-13
US7623593B2 (en) 2009-11-24
KR20060064880A (ko) 2006-06-14

Similar Documents

Publication Publication Date Title
US10686632B2 (en) Methods and circuits for asymmetric distribution of channel equalization between devices
US8238467B2 (en) Digital transmitter
EP2119156B1 (en) Adaptive continuous-time equalizer for correcting the first post-cursor isi
US8699585B2 (en) Transmitters for loop-back adaptive pre-emphasis data transmission
US8050333B2 (en) Data transfer device of serializer/deserializer system
US11271783B2 (en) Decision feedback equalization embedded in a slicer
US8605759B1 (en) Device with pre-emphasis based transmission
US8428111B2 (en) Crosstalk emission management
CN107919873A (zh) 接收电路以及半导体集成电路
US10778478B2 (en) Fast-settling voltage reference generator for SERDES applications
US7426235B1 (en) Method of adaptive equalization for high-speed NRZ and multi-level signal data communications
KR100605610B1 (ko) 심볼간 간섭에 의한 타이밍 마진의 감소를 보상하는데이터 수신 장치 및 그 방법
JP2020188295A (ja) 受信回路、受信器及び受信制御方法
Ramachandran et al. An iPWM line-coding-based wireline transceiver with clock-domain encoding for compensating up to 27-dB loss while operating at 0.5-to-0.9 V and 3-to-16 Gb/s in 65-nm CMOS
KR102589752B1 (ko) 트레이닝 데이터 패턴을 이용하여 적응적으로 pam-n 수신기의 등화기 시스템을 트레이닝하는 등화기 시스템 트레이닝 방법
US20230308316A1 (en) Decision-feedback equalizer using feedback filter with controllable delay circuit and associated method
TW201914231A (zh) 通訊裝置及通訊方法
Kim et al. A 12-Gb/s dual-channel transceiver for CMOS image sensor systems
CN116827731A (zh) 判决反馈均衡器及其相关方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100701

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee