JP4368716B2 - 通信回路および通信方法 - Google Patents

Description

本発明は、通信回路および通信方法に関し、特にリンク確立を監視する機能を有する通信回路および通信方法に関する。

１０ギガイーサネット（登録商標）ＸＡＵＩ（１０Ｇｉｇａｂｉｔ（Ｘ） Ａｔｔａｃｈｍｅｎｔ Ｕｎｉｔ Ｉｎｔｅｒｆａｃｅ）インタフェースは、もともとＬＳＩ−ＬＳＩ間の短距離接続に使用されていた技術である。近年、ＸＡＵＩインタフェースを装置内のバックプレーン接続やケーブル接続に応用する使用方法が広まりつつある。

図１を参照して、１０ギガビットイーサネット（登録商標）のＸＡＵＩインタフェースに例示される従来のシリアル通信方式について説明する。図１は、通信回路１０１Ａと通信回路１０１Ｂとの間においてＸＡＵＩインタフェースにより通信するシステムの構成を示している。通信回路１０１Ａは、制御回路Ａ（図示せず）とＸＧＭＩＩ（１０Ｇｉｇａｂｉｔ Ｍｅｄｉａ Ｉｎｄｅｐｅｎｄｅｎｔ Ｉｎｔｅｒｆａｃｅ）により接続される。通信回路１０１Ｂは、他の制御回路Ｂ（図示せず）とＸＧＭＩＩにより接続される。制御回路Ａと制御回路Ｂとの間で送受される情報を通信回路１０１Ａと通信回路１０１Ｂが仲介する。通信回路１０１Ａと通信回路１０１Ｂとの間には、常時カラムと称される単位のデータが流れている。カラムには、ＭＡＣフレームのデータを扱うデータカラムと、ＭＡＣフレーム間のＩＦＧ（Ｉｎｔｅｒ Ｆｒａｍｅ Ｇａｐ）に流れるアイドルカラムとがある。

通信回路１０１Ａは、送信部１１０Ａと受信部１２０Ａを具備する。送信部１１０Ａは、８Ｂ／１０Ｂエンコーダ１１２Ａと、アイドル生成部１１４Ａと、シリアライザ１１６Ａとを備える。受信部１２０Ａは、デシリアライザ１２１Ａと、同期検出部１２３Ａと、アライン検出部１２５Ａと、８Ｂ／１０Ｂデコーダ１２７Ａとを備える。対向局となる通信回路１０１Ｂも同様に、送信部１１０Ｂと受信部１２０Ｂを具備する。送信部１１０Ｂは、８Ｂ／１０Ｂエンコーダ１１２Ｂと、アイドル生成部１１４Ｂと、シリアライザ１１６Ｂとを備える。受信部１２０Ｂは、デシリアライザ１２１Ｂと、同期検出部１２３Ｂと、アライン検出部１２５Ｂと、８Ｂ／１０Ｂデコーダ１２７Ｂとを備える。

制御回路Ａから通信回路１０１Ａの送信部１１０Ａに制御回路Ｂに送信するデータが入力される。送信部１１０Ａに入力されるパラレルデータは、８Ｂ／１０Ｂエンコーダ１１２Ａに入力され、８ビットのパラレルデータは１０ビット符号に変換される。１０ビット符号に変換されたデータは、アイドル生成部１１４Ａに入力される。アイドル生成部１１４Ａは、８Ｂ／１０Ｂエンコーダ１１２Ａからデータが入力されるときは、そのデータを出力し、８Ｂ／１０Ｂエンコーダ１１２Ａからデータが入力しないとき、即ちＩＦＧにおいては、アイドルカラムを生成して出力する。アイドル生成部１１４Ａから出力されるデータカラムとアイドルカラムは、シリアライザ１１６Ａに入力される。シリアライザ１１６Ａは、１０ビットのパラレルデータをシリアルデータに変換して出力する。

図１においては、説明を簡略にするために１レーンのみ記載したが、このシリアル伝送路は４レーンある。それぞれ同じようにパラレルデータはシリアルデータに変換されて、通信回路１０１Ｂの送信される。

出力されたシリアルデータは、対局である通信回路１０１Ｂの受信部１０１Ｂに入力される。入力されるシリアルデータは、デシリアライザ１２１Ｂによりパラレルのデータに変換され、同期検出部１２３Ｂに出力される。同期検出部１２３Ｂは、入力されるパラレルデータのパターンから１０ビット単位の符号の区切りを検出して同期をとり、１０ビット符号をアライン検出部１２５に出力する。アライン検出部１２５Ｂは、４レーンの伝送路で送信されてくるデータのレーン間のスキューを調整する。レーン間スキューを調整された１０ビット符号は、８Ｂ／１０Ｂデコーダ１２７Ｂに入力される。８Ｂ／１０Ｂデコーダ１２７Ｂは、１０ビット符号を元の８ビットデータに変換し、制御回路Ｂに出力する。

同様に、制御回路Ｂから制御回路Ａへの通信は、通信回路１０１Ｂの送信部１１０Ｂと通信回路１０１Ａの受信部１２０Ａを介して行われる。上記に示される符号の末尾に付与された“Ａ”及び“Ｂ”を“Ｂ” 及び“Ａ”に読み替えるだけであるため、説明は省略する。

データ列の流れは、図２に示されるように、データカラム列、アイドルカラム列が並ぶ。１０ギガビットイーサネット（登録商標）のＸＡＵＩインタフェースの場合は、４レーンの３．１２５ギガビット／秒のシリアル伝送路を有する。図２では、そのうちの１レーン分を示す。このシリアル４レーンのインタフェースにより制御回路（各デバイス）は接続される。ＸＡＵＩの伝送路上には、データカラム（ＭＡＣフレームのデータ）またはアイドルカラム（ＭＡＣフレームとＭＡＣフレームのあいだに流れるＩＦＧに対応する）が常時流れている。リンク確立および監視は、このアイドルカラムを使用して行われる。アイドルカラムは、同期カラム（Ｋ）、アラインカラム（Ａ）、スキップカラム（Ｒ）の３種類がある。同期の確立には同期カラム、アラインの確立にはアラインカラムが使用される。インタフェースの受信端で同期（シリアルビット列から１０ビット単位のデータの区切りを検出する）と、アライン（レーン間でのスキュー調整）が常時監視される。この同期とアラインとの両方が確立したとき「リンクが確立する」。リンクが確立するとアイドルカラムの列が、図３に示されるように、レーン０からレーン３の４レーンに並ぶ。アラインカラム（Ａ）が同時に表れるようにスキュー調整がなされる。

このように、従来の構成では自局のリンク確立状態を監視し、リンクが確立しているときの通信を有効にすることができるだけで、自局のリンク確立状態を相手局に通知する機構はない。したがって、対向局がリンク確立状態であるか否かを監視することはできず、ＸＡＵＩインタフェース上での障害検出を行うことができない。即ち、ＸＡＵＩレイヤでの保守、監視ができない。そのため、二重化などによる冗長構成をとることもできない。

特開２００２−１５８６８６号公報によれば、非対称データパス媒体アクセスコントローラに関する技術が知られる。この技術は、データ要素におけるスループットを維持する方法である。データエレメントにおけるスループットを維持する方法は、受信するステップと処理するステップと送信するステップとをを含む。受信するステップは、クロックと、入力に第１の幅を有するデータの複数のインスタンスを受信する。処理するステップは、第２の幅を有するデータの複数のインスタンスの２以上を作成するために、第１の幅を有するデータの複数のインスタンスの連続する各々を処理するステップである。第２のデータ幅は、第１のデータ幅と同等である。第２のデータ幅を有するデータの複数のインスタンスの２以上は、第３のデータ幅を有するデータの複数のインスタンスを作成するために使用される。第３のデータ幅は、第２のデータ幅より大きい。第３のデータ幅を有するデータの複数のインスタンスは、出力データ幅を有するデータの複数のインスタンスを作成するために使用される。出力データ幅は、第３のデータ幅と同等である。送信するステップは、出力データ幅を有するデータの複数のインスタンスを送信する。

即ち、データエレメントのデータスループット維持の方法および装置は、クロックと第１の幅のデータの第１の複数インスタンスの受信と、第１の幅のサンプルされたデータの２つの複数インスタンスの作成のため、クロックの連続する第１の立上りと立下りエッジでの、第１の幅のデータの連続インスタンスのサンプリングを含む。サンプルされたデータの複数インスタンスは、クロックの第２の立上りエッジでサンプルされ、第１の幅より大きい第２の幅の並列データの第２の複数インスタンスを作成するため、並列化される。並列データは、送信の前に、リンクの完全性をモニターするため、例えば、統計情報を作成することができる。ＩＥＥＥ８０２．３ａｅ指定の媒体独立インターフェイスクロックを使用して１０Ｇｂｐｓデータ送信速度を維持することができるというものである。

また、特開２００３−１３４０７４号公報によれば、高速ＬＡＮ光ＩＦを有するＳＯＮＥＴ／ＳＤＨ網とＩＰ網とが接続された伝送システムに関する技術が知られる。この技術は、パケット化された伝送信号を送受信する伝送システムを構成する各伝送装置における技術である。この伝送装置は、冗長伝送線路と、生成部と、送信部と、冗長切替部とを備えて構成されたことを特徴とする。冗長伝送線路は、複数の伝送路からなる。生成部は、伝送路についての伝送切替制御情報を表す特定バイトデータを生成し、生成した信号をパケット化してパケットを出力する。送信部は、生成部から出力されたパケットを、伝送路を介して対向して設けられた対向伝送装置に対して送信する。冗長切替部は、対向伝送装置からのパケット化された特定バイトデータの受信状況に応じて、情報データを含む伝送信号が伝送する伝送路を選択的に切り替え可能である。

特開２００２−２７１２８７号公報によれば、ｎチャネル（ｎは２以上の整数）の入力データ列を送信ノードから受信ノードに伝送する多重化伝送システムに関する技術が記載されている。多重化伝送システムの送信システムは、時分割多重手段と、送信インタフェース変換手段と、パケット送信装置とを備えることを特徴とする。時分割多重手段は、nチャネルの入力データ列を時分割多重化し、多重出力インタフェースに多重出力データ列として出力する。送信インタフェース変換手段は、多重出力データ列を所定のブロック長を持つブロックに順次分割し、ブロックに所定のパケット情報を付与することによりパケットを構成する。送信インタフェース変換手段は、パケット送信装置インタフェースにパケット送信装置インタフェースデータ列としてパケットを出力する。パケット送信装置は、パケット送信装置インタフェースデータ列を送信する。

多重化伝送システムの多重分離受信システムは、パケット受信装置と、受信インタフェース変換手段と、多重分離手段とを備えることを特徴とする。パケット受信装置は、送信パケットデータ列を受信し、パケット受信インタフェースにパケット受信装置インタフェースデータ列を出力する。受信インタフェース変換手段は、パケット受信装置インタフェースデータ列からパケットを抽出し、順次得られるパケットに含まれる各々のブロックを結合し、多重分離入力データ列を生成する。多重分離手段は、多重分離入力データ列を所望のチャネルに時分割多重分離する。

特開２００２−１５８６８６号公報 特開２００３−１３４０７４号公報 特開２００２−２７１２８７号公報

本発明の目的は、インタフェース伝送路の監視、保守が可能な通信回路および通信方法を提供することにある。

本発明の他の目的は、インタフェース伝送路の二重化機構を装備することが可能な通信回路および通信方法を提供することにある。

また、本発明の他の目的は、対向局の状況に応じたデータ転送を行う通信回路および通信方法を提供することにある。

本発明の観点では、通信回路（２０１Ａ、２０１Ｂ）は、複数のシリアルデータ伝送路を介して対向する通信回路（２０１Ｂ、２０１Ａ）に接続され、リンク確立検出部（２２９Ａ、２２９Ｂ）とリンク確立生成部（２１４Ａ、２１４Ｂ）とリンク確立抽出部（２２８Ａ、２２８Ｂ）とを具備する。リンク確立検出部（２２９Ａ、２２９Ｂ）は、前記複数のシリアルデータ伝送路から入力される受信データから受信可能か否かを示すリンク状態を検出してリンク確立情報を出力する。リンク確立生成部（２１４Ａ、２１４Ｂ）は、前記リンク確立情報に基づいて前記リンク状態を示す送信データを生成して前記複数のシリアルデータ伝送路に送出する。リンク確立抽出部（２２８Ａ、２２８Ｂ）は、前記複数のシリアルデータ伝送路から入力される前記受信データから、前記対向する通信回路が送出する前記リンク確立情報を抽出する。通信回路（２０１Ａ、２０１Ｂ）は、対向する通信回路（２０１Ｂ、２０１Ａ）との間で前記リンク確立情報を送受して互いにリンク状態を監視する。

本発明の前記受信データと前記送信データは、通信情報を保持して送受されるデータカラムと、通信を制御するために送受されるアイドルカラムとを含む。前記リンク確立生成部（２１４Ａ、２１４Ｂ）は、前記リンク確立情報を前記アイドルカラムに割り当てる。

本発明の前記アイドルカラムは、アラインカラムと同期カラムとスキップカラムとを含む。アラインカラムは、定期的に送受され、伝送路間スキューを調整するために用いられる。同期カラムは、前記受信データの同期をとるために用いられる。前記リンク確立生成部（２１４Ａ、２１４Ｂ）は、前記リンク確立情報がリンク未確立を示すとき、定期的に送受される前記アラインカラムの次のアイドルカラムにリンク未確立を示す前記アラインカラムを割り当てる。したがって、リンク未確立の場合は、アラインカラムが連続して送信され、リンク確立の場合は、アラインカラムは連続しないことになる。

本発明の前記リンク確立生成部（２１４Ａ、２１４Ｂ）は、前記リンク未確立を示す前記アラインカラムを前記複数のシリアルデータ伝送路のうち少なくとも１つのシリアルデータ伝送路に送出する。

本発明の前記リンク確立抽出部（２２８Ａ、２２８Ｂ）は、前記アラインカラムを複数回連続して受信する場合、前記対向する通信回路（２０１Ｂ、２０１Ａ）がリンク未確立を送信していると判断し、続いて受信する前記アラインカラムを無視する。

本発明の前記アイドルカラムは、アラインカラムと同期カラムとスキップカラムとを含む。アラインカラムは、定期的に送受され、伝送路間スキューを調整するために用いられる。同期カラムは、前記受信データの同期をとるために用いられる。前記リンク確立生成部（２１４Ａ、２１４Ｂ）は、前記アラインカラム以外のアイドルカラムに替えて割り当てられるシグナルカラムに前記リンク確立情報を設定する。

本発明の前記リンク確立生成部（２１４Ａ、２１４Ｂ）は、前記シグナルカラムを定期的に出力するように所定の間隔で割り当てる。

本発明の前記シグナルカラムは、パラメータ部を有する。前記リンク確立生成部（２１４Ａ、２１４Ｂ）は、前記パラメータ部に前記リンク確立情報を示すデータを設定する。

本発明の前記リンク確立抽出部（２２８Ａ、２２８Ｂ）は、受信する前記シグナルカラムから前記リンク確立情報を抽出する

本発明における前記複数のシリアルデータ伝送路のインタフェースは、ＸＡＵＩ（１０Ｇｉｇａｂｉｔ Ａｔｔａｃｈｍｅｎｔ Ｕｎｉｔ Ｉｎｔｅｒｆａｃｅ）である。

本発明による装置は、上記の通信回路を搭載する。

本発明の他の観点では、通信方法は、複数のシリアルデータ伝送路を介して対抗する通信回路と通信する通信方法であり、リンク確立検出ステップとリンク確立生成ステップとリンク確立抽出ステップとを具備する。リンク確立検出ステップは、前記複数のシリアルデータ伝送路から入力される受信データから受信可能か否かを示すリンク状態を検出してリンク確立情報を出力する。リンク確立生成ステップは、前記リンク確立情報に基づいて前記リンク状態を示す送信データを生成して前記複数のシリアルデータ伝送路に送出する。リンク確立抽出ステップは、前記複数のシリアルデータ伝送路から入力される前記受信データから、前記対向する通信回路が送出する前記リンク確立情報を抽出する。本発明の通信方法は、対向する通信回路との間で前記リンク確立情報を送受して互いにリンク状態を監視する通信方法である。

本発明の前記受信データと前記送信データは、通信情報を保持して送受されるデータカラムと、通信を制御するために送受されるアイドルカラムとを含む。前記リンク確立生成ステップは、前記リンク確立情報を前記アイドルカラムに割り当てる。

本発明の前記アイドルカラムは、アラインカラムと同期カラムとスキップカラムとを含む。アラインカラムは、定期的に送受され、伝送路間スキューを調整するために用いられる。同期カラムは、前記受信データの同期をとるために用いられる。前記リンク確立生成ステップは、前記リンク確立情報がリンク未確立を示すとき、定期的に送受される前記アラインカラムの次のアイドルカラムにリンク未確立を示す前記アラインカラムを割り当てる。したがって、リンク未確立の場合は、アラインカラムが連続して送信され、リンク確立の場合は、アラインカラムは連続しないことになる。

本発明の前記リンク確立生成ステップは、前記リンク未確立を示す前記アラインカラムを前記複数のシリアルデータ伝送路のうち少なくとも１つのシリアルデータ伝送路に送出する。

本発明の前記リンク確立抽出ステップは、前記アラインカラムを複数回連続して受信する場合、前記対向する通信回路がリンク未確立を送信していると判断し、続いて受信する前記アラインカラムを無視する。

本発明の前記アイドルカラムは、アラインカラムと同期カラムとスキップカラムとを含む。アラインカラムは、定期的に送受され、伝送路間スキューを調整するために用いられる。同期カラムは、前記受信データの同期をとるために用いられる。前記リンク確立生成ステップは、前記アラインカラム以外のアイドルカラムに替えて割り当てられるシグナルカラムに前記リンク確立情報を設定する。

本発明の前記リンク確立生成ステップは、前記シグナルカラムを定期的に出力するように所定の間隔で割り当てる。

本発明の前記シグナルカラムは、パラメータ部を有する。前記リンク確立生成ステップは、前記パラメータ部に前記リンク確立情報を示すデータを設定する。

本発明の前記リンク確立抽出ステップは、受信する前記シグナルカラムから前記リンク確立情報を抽出する。

本発明の前記複数のシリアルデータ伝送路のインタフェースは、ＸＡＵＩである。

本発明による装置は、上記の通信方法を用いて通信する。

本発明によれば、インタフェース伝送路の監視、保守が可能な通信回路および通信方法を提供することができる。

また、本発明によれば、インタフェース伝送路の二重化機構を装備することが可能な通信回路および通信方法を提供することができる。

さらに、本発明によれば、対向局の状況に応じたデータ転送を行う通信回路および通信方法を提供することができる。

図４から図７を参照して本発明の実施の形態を説明する。図４は、通信回路２０１Ａと通信回路２０１Ｂとの間においてＸＡＵＩインタフェースにより通信するシステムの構成を示している。通信回路２０１Ａは、制御回路Ａ（図示せず）とＸＧＭＩＩ（１０Ｇｉｇａｂｉｔ Ｍｅｄｉａ Ｉｎｄｅｐｅｎｄｅｎｔ Ｉｎｔｅｒｆａｃｅ）により接続される。通信回路２０１Ｂは、他の制御回路Ｂ（図示せず）とＸＧＭＩＩにより接続される。制御回路Ａと制御回路Ｂとの間で送受される情報を通信回路２０１Ａと通信回路２０１Ｂが仲介する。通信回路２０１Ａと通信回路２０１Ｂとの間には、常時カラムと称される単位のデータが流れている。カラムには、ＭＡＣフレームのデータを扱うデータカラムと、ＭＡＣフレーム間のＩＦＧ（Ｉｎｔｅｒ Ｆｒａｍｅ Ｇａｐ）に流れるアイドルカラムとがある。

通信回路２０１Ａは、送信部２１０Ａと受信部２２０Ａを具備する。送信部２１０Ａは、８Ｂ／１０Ｂエンコーダ２１２Ａと、アイドル生成部２１４Ａと、シリアライザ２１６Ａとを備える。受信部２２０Ａは、デシリアライザ２２１Ａと、同期検出部２２３Ａと、アライン検出部２２５Ａと、８Ｂ／１０Ｂデコーダ２２７Ａとを備える。対局となる通信回路２０１Ｂも同様に、送信部２１０Ｂと受信部２２０Ｂを具備する。送信部２１０Ｂは、８Ｂ／１０Ｂエンコーダ２１２Ｂと、アイドル生成部２１４Ｂと、シリアライザ２１６Ｂとを備える。受信部２２０Ｂは、デシリアライザ２２１Ｂと、同期検出部２２３Ｂと、アライン検出部２２５Ｂと、８Ｂ／１０Ｂデコーダ２２７Ｂとを備える。

制御回路Ａから通信回路２０１Ａの送信部２１０Ａに制御回路Ｂに送信するデータが入力される。送信部２１０Ａに入力されるパラレルデータは、８Ｂ／１０Ｂエンコーダ２１２Ａに入力され、８ビットのパラレルデータは１０ビット符号に変換される。１０ビット符号に変換されたデータは、アイドル生成部２１４Ａに入力される。アイドル生成部２１４Ａは、８Ｂ／１０Ｂエンコーダ２１２Ａからデータが入力されるときは、そのデータを出力し、８Ｂ／１０Ｂエンコーダ２１２Ａからデータが入力しないとき、即ちＩＦＧにおいては、アイドルカラムを生成して出力する。このとき、リンク検出部２２９Ａから入力されるリンク確立情報に基づいてアイドルカラムにリンクが確立しているか否かを示す情報を付加する。この情報の付加に関しては別に説明する。アイドル生成部２１４Ａから出力されるデータカラムとアイドルカラムは、シリアライザ２１６Ａに入力される。シリアライザ２１６Ａは、１０ビットのパラレルデータをシリアルデータに変換して出力する。

図４においては、説明を簡略にするために１レーンのみ記載したが、このシリアル伝送路は４レーンある。それぞれ同じようにパラレルデータはシリアルデータに変換されて、通信回路２０１Ｂの送信される。リンク確立情報の付加は、１レーンのみに限定されることはなく、全てのレーンに対して行われてもよい。複数のレーンに対して情報が付加される場合は、冗長度が増し、信頼性が高くなる。

出力されたシリアルデータは、対局である通信回路２０１Ｂの受信部２０１Ｂに入力される。入力されるシリアルデータは、デシリアライザ２２１Ｂによりパラレルのデータに変換され、同期検出部２２３Ｂに出力される。同期検出部２２３Ｂは、入力されるパラレルデータのパターンから１０ビット単位の符号の区切りを検出して同期をとり、１０ビット符号をアライン検出部２２５に出力する。アライン検出部２２５Ｂは、４レーンの伝送路で送信されてくるデータのレーン間のスキューを調整する。レーン間スキューを調整された１０ビット符号は、リンク監視部２２８Ｂに入力される。リンク監視部２２８Ｂは、通信回路２０１Ａから送られてくるリンク確立情報を監視する。即ち、通信回路２０１Ａがリンク確立状態にあるか否かを監視して、通信回路２０１Ｂが送信するデータが受信されるか否かを制御回路Ｂに通知する。

リンク監視部２２８Ｂは、リンク確立情報を監視した後、データを８Ｂ／１０Ｂデコーダ２２７Ｂに出力する。ここで、リンク監視部２２８Ｂがリンク確立前のデータを廃棄するなど、データの加工を行わない場合、アライン検出部２２５Ｂから直接８Ｂ／１０Ｂデコーダ２２７Ｂに入力する構成としてもよい。８Ｂ／１０Ｂデコーダ２２７Ｂは、１０ビット符号を元の８ビットデータに変換し、制御回路Ｂに出力する。

リンク検出部２２９Ｂは、同期検出部２２３Ｂから同期状態を、アライン検出部２２５Ｂからアライン状態を入力される。この同期状態とアライン状態とに基づいてリンク確立を検出する。即ち、同期検出部２２３Ｂで同期がとれ、アライン検出部２２５Ｂでアラインが検出されると、リンク検出部２２９Ｂはリンク確立と判断する。リンク検出部２２９Ｂは、検出したリンク確立情報をアイドル生成部２１４Ｂに出力する。このリンク確立情報は、通信回路２０１Ａが通信回路２０１Ｂに送出した信号に対してリンク確立したか否かを示す情報である。

同様に、制御回路Ｂから制御回路Ａへの通信は、通信回路２０１Ｂの送信部２１０Ｂと通信回路２０１Ａの受信部２２０Ａを介して行われる。上記に示される符号の末尾に付与された“Ａ”及び“Ｂ”を“Ｂ” 及び“Ａ”に読み替えるだけであるため、説明は省略する。

データ列の流れは、図５に示されるように、データカラム列、アイドルカラム列が並ぶ。１０ギガビットイーサネット（登録商標）のＸＡＵＩインタフェースの場合は、４レーンの３．１２５ギガビット／秒のシリアル伝送路を有する。図５では、そのうちの１レーン分を示す。このシリアル４レーンのインタフェースにより制御回路（各デバイス）は接続される。ＸＡＵＩの伝送路上には、データカラム（ＭＡＣフレームのデータ）またはアイドルカラム（ＭＡＣフレームとＭＡＣフレームのあいだに流れるＩＦＧに対応する）が常時流れている。

リンク確立および監視は、このアイドルカラムを使用して行われる。アイドルカラムは、同期カラム（Ｋ）、アラインカラム（Ａ）、スキップカラム（Ｒ）の３種類がある。同期の確立には同期カラム、アラインの確立にはアラインカラムが使用される。アラインカラム（Ａ）は、従来のＸＡＵＩインタフェースでは、１７〜３２カラム間隔で定期的に送出されることになっている。したがって、アラインカラムが連続することは無い。定期的に発生するアラインカラム（Ａ）以外の部分は、同期カラム（Ｋ）とスキップカラム（Ｒ）がランダムに生成されて詰められる。

ここで、定期的に送出されているアラインカラムの送出パターンを変更することにより、リンク確立情報として使用する。アラインカラムが連続して生成される場合はリンク未確立状態を示し、これまでのようにアラインカラム（Ａ）が連続せずに定期的に生成される場合はリンク確立状態を示すことにする。

アイドル生成部２１４Ａ、２１４Ｂは、図７に示されるように、リンク検出部２２９Ａ、２２９Ｂから入力されるリンク情報に基づいてアラインカラム（Ａ）を生成する。

アイドル生成部２１４Ａ、２１４Ｂは、アイドルカラムの生成を始めると、レーン毎のデータのスキューを調整するアラインカラム（Ａ）を生成する定期的な時期であるか判断する（ステップＳ１１）。定期的なアラインを挿入する時期であれば（ステップＳ１１−ＹＥＳ）、アラインカラム（Ａ）を生成する（ステップＳ１７）。ここで、定期的に生成されるアラインカラムを定期アラインカラムと称することにする。定期アライン挿入時期でなければ（ステップＳ１１−ＮＯ）、前回生成したアイドルカラムが定期アラインカラムであったか否か、即ちリンク確立情報を付加する時期か否かを判断する（ステップＳ１２）。前回生成したアイドルカラムが定期アラインカラムでなければ（ステップＳ１２−ＮＯ）、リンク確立情報を付加する時期ではないため、同期カラム（Ｋ）、スキップカラム（Ｒ）をランダムに生成する（ステップＳ１５）。

前回生成したアイドルカラムが定期アラインカラムであれば（ステップＳ１２−ＹＥＳ）、リンク確立情報を付加する時期であるため、リンク検出部２２９Ａ、２２９Ｂから入力されるリンク情報に基づいてリンク確立状態にあるか否かを判断する（ステップＳ１３）。受信部２２０Ａ、２２０Ｂが、リンク確立状態になければ（ステップＳ１３−ＮＯ）、リンク未確立であることを示すため、アラインカラム（Ａ）を生成する（ステップＳ１７）。即ち、定期アラインカラム（Ａ）に続いてリンク未確立を示すアラインカラム（Ａ）が生成されることになる。

リンク確立状態であれば（ステップＳ１３−ＹＥＳ）、リンク確立であることを示すため、同期カラム（Ｋ）、スキップカラム（Ｒ）をランダムに生成する（ステップＳ１５）。アイドルカラムを生成するたびに繰り返す。このようにしてリンク確立状態を示す情報をアイドルカラムに付加する。

以上の動作により生成されたデータ列は、図５に示されるように、データカラム（Ｄ）の列の間にアイドルカラムが詰められる。通信回路２０１Ａから通信回路２０１Ｂに対して送出されるアイドルカラムにはアラインカラム（Ａ）が連続して現れており、通信回路２０１Ａは、リンク確立していないことを示している。通信回路２０１Ｂから送出されるアイドルカラムには連続したアラインカラム（Ａ）が無く、通信回路２０１Ｂはリンク確立状態になっていることが示されている。

通信回路２０１Ａ、２０１Ｂは、受信部２２０Ａ、２２０Ｂのリンク監視部２２８Ａ、２２８Ｂにおいて、このように生成されるアラインカラム（Ａ）の受信パターンに基づいて対向局のリンク確立状態を監視する。図６には、受信するアイドルカラムの例が示される。図６（ａ）はリンク未確立状態、図６（ｂ）はリンク確立状態のアイドルカラムの例が示される。このように、４レーンで伝送されるアイドルカラムは、リンク監視部２２８Ａ、２２８Ｂにおいてそのパターンを判定される。

図６（ａ）に示されるように、アラインカラム（Ａ）が連続して到着する場合、対向局はリンク確立状態ではない。したがって、アライン検出部２２５Ａ、２２５Ｂは、１番目のアラインカラム（Ａ）によってデータのスキュー調整を行い、２番目のアラインカラム（Ａ）をアライン検出用には使用せず無視する。つまり、１番目のアラインカラムのみを元の使用方法であるアライン検出に適用し、２番目のアラインカラムは、リンク確立の情報としてのみ使用する。ここで、２番目のアラインカラムを無視せずアライン検出に使用してもよい。

図６（ｂ）に示されるように、アラインカラム（Ａ）が連続せずに到着する場合、対向局はリンク確立状態にある。したがって、アライン検出部２２５Ａ、２２５Ｂは、従来通りアラインカラム（Ａ）によりデータのスキュー調整を行い、アライン検出を行う。

図６（ａ）では、リンク確立時のアラインカラム（Ａ）は、全レーンにのせられているが、どれか一つのレーンのみアラインカラムとしてもよい。その場合、アライン検出用のアラインカラムは全てのレーンにのせられ、リンク確立情報用のアラインカラムは少なくとも１つのレーンにのせられることになり、区別することが可能となる。

以上示したように、アイドルカラムのうちアラインカラムを用いて自局で検出するリンク確立状態の情報を対抗局に送出することができる。また、対向局から送られてくるアイドルカラムから対向局においてリンク確立しているか否か、即ち、自局が送出しているデータが対向局に受信されているかを示すリンク確立状態を監視することが可能となる。

アイドルカラムを用いてリンク確立情報を対向局に送出する他の方法を説明する。リンク確立情報の送受にシグナルカラム（Ｐ）を使用するものである。シグナルカラムにリンク確立または未確立の情報を搭載して送受することにより、対向局のリンク確立情報の監視を可能にする。図８に示されるように、シグナルカラム（Ｐ）の送出は、アイドルカラムの一部をシグナルカラム（Ｐ）に置き換える。ＸＡＵＩインタフェースでは、シグナルカラムは未使用のカラムであるため、ＸＡＵＩインタフェース内に閉じた状態でシグナルカラムを使用することに問題は無い。

アイドルカラムは、これまで説明したように、同期カラム、アラインカラム、スキップカラムは４レーン全てに同一のコードをのせるようになっている。シグナルカラム（Ｐ）は、レーン０のみにシグナルカラムを示すコードがのり、他のレーン１、２、３に任意のデータをのせられるようになっている。即ち、図９（ａ）に示されるように、レーン０にシグナルカラム（Ｐ）、レーン１からレーン３に任意のデータ（Ｄ１、Ｄ２、Ｄ３）がのせられる。この任意のデータ部分にリンク確立情報をのせる。例えば、図９（ｂ）に示されるように、レーン１にのせられる任意のデータＤ１を“０”をリンク確立状態に、“１”をリンク未確立状態に対応させる。

このように割り当てる場合、アイドル生成部２１４Ａ、２１４Ｂは、シグナルカラム（Ｐ）とリンク確立状態を示すデータＤ１を生成する。アイドル生成部２１４Ａ、２１４Ｂは、対向局に送出するデータカラムが無いとき、同期カラム（Ｋ）、アラインカラム（Ａ）、スキップカラム（Ｒ）を生成して送出する。このうちアラインカラム（Ａ）は、定期的に生成される。シグナルカラム（Ｐ）は、アラインカラム（Ａ）と同じように定期的に生成される。他の部分に同期カラム（Ｋ）、スキップカラム（Ｒ）がランダムに生成されて割り当てられる。即ち、従来のアイドルカラムの生成に比較すると、同期カラムまたはスキップカラムが定期的にシグナルカラムに置き換わることになる。定期的にシグナルカラムを生成するときにリンク検出部２２９Ａ、２２９Ｂから渡されるリンク確立情報に基づいて、任意のデータＤ１のデータにリンク確立情報をのせる。

図１０を参照してアイドル生成部２１４Ａ、２１４Ｂの動作を説明する。アイドルカラムを生成するとき、まず定期アラインを挿入する時期であるか判断する（ステップＳ２１）。定期アラインは、１７〜３２カラム間隔で定期的に送出されることになっている。その時期であれば（ステップＳ２１−ＹＥＳ）、アライン（Ａ）を生成する（ステップＳ２８）。

定期アラインの時期でなければ（ステップＳ２１−ＮＯ）、シグナルカラム（Ｐ）挿入する時期か判断する（ステップＳ２２）。シグナルカラムを挿入する時期は、リンク確立状態を監視する間隔であり、外部から設定できるようになっていることが好ましい。シグナルカラムを挿入する時期でなければ（ステップＳ２２−ＮＯ）、同期カラム（Ｋ）、スキップカラム（Ｒ）をランダムに生成する（ステップＳ２７）。

シグナルカラム（Ｐ）を生成する時期であれば（ステップＳ２２−ＹＥＳ）、リンク検出部２２９Ａ、２２９Ｂから入力されるリンク確立情報に基づいてリンク確立状態を調べる（ステップＳ２３）。リンクが確立している場合（ステップＳ２３−ＹＥＳ）、データＤ１を“０”としたリンク確立シグナルカラム（Ｐ）を生成する（ステップＳ２６）。リンクが未確立の場合（ステップＳ２３−ＮＯ）、データＤ１を“１”としたリンク未確立シグナル（Ｐ）を生成する（ステップＳ２５）。

このように生成されたアイドルカラムは、定期的に生成されるシグナルカラム（Ｐ）とアラインカラム（Ａ）を含み、対向局に送信される。通信回路２１０Ａ、２１０Ｂの受信部２２０Ａ、２２０Ｂは、シグナルカラム（Ｐ）を含むアイドルカラムを受信し、同期検出部２２３Ａ、２２３Ｂ、アライン検出部２２５Ａ、２２５Ｂにより、自局の同期とアラインの確立を監視するとともに、リンク監視部２２８Ａ、２２８Ｂで対向局のリンク確立状態を監視する。

リンク監視部２２８Ａ、２２８Ｂでは、シグナルカラム（Ｐ）のコード部を検出すると、データ部Ｄ１の内容を確認する。即ち、データＤ１が“０”であれば対向局はリンク確立の状態にあり、“１”であれば対向局はリンク未確立の状態にあることが判る。その検出結果は、制御部に送られる。

リンク確立情報の伝達、検出方法について説明した。その伝達されるリンク確立情報に基づいて動作する応用例として、冗長構成の通信システムを説明する。図４に示されるような伝送路を２系統備える冗長構成の場合、一方を０系、他の一方を１系とする。通常０系によって通信している。０系の通信回路２０１Ａがリンク監視部２２８Ａでリンク未確立を検出すると、０系の通信回路２０１Ａの送信部２１０Ａが送信する伝送路上に障害が発生していることが予想される。したがって、制御部Ａは、０系から１系の通信回路２０１Ａに切り替える。対向局の０系の通信回路２０１Ｂでは、リンク未確立を送信しているため、制御部Ｂは、１系の通信路２０１Ｂの受信状態を監視し、リンク確立状態になったところで通信回路２０１Ｂを０系から１系に切り替える。このように、リンク確立情報により冗長構成の切替が可能となる。

このように、リンク確立のための同期やアラインの検出などは従来の構成と同じであるが、受信部は、同期、アラインの検出による受信部でのリンク確立情報を送信部に通知する機構を備え、送信部では、そのリンク確立情報に基づいてアイドルカラム生成部において定期的にリンク確立情報をのせたカラムを生成、送出する。したがって、自局受信端でのリンク確立情報を相手局に向け定期的に送出することができ、また、相手局受信端でのリンク確立情報を自局に向けて送出されるようになる。さらに、受信部には相手局リンク確立情報を監視する機構を備え、相手局のリンク確立状態を監視する。このようにすることにより、ＸＡＵＩインタフェース伝送路の保守、監視をすることができる。また、ＸＡＵＩインタフェース伝送路の二重化の機構を装備することができる。さらに、相手局のリンクが確立していないときはデータ転送しないなど、相手局の状況に応じたデータ転送を行うことができるようになる。

従来技術による通信回路の構成を示すブロック図である。 同伝送路上に流れるデータを示す図である（１レーンのみ）。 同リンク確立のアイドルカラムの状態を示す図である。 本発明の第１の実施の形態に係る通信回路の構成を示すブロック図である。 同伝送路上に流れるデータを示す図である（１レーンのみ）。 同アイドルカラムの状態を示す図である。 同動作を示す図である。 第２の実施の形態に係る伝送路上に流れるデータを示す図である（１レーンのみ）。 同アイドルカラムの状態を示す図である。 同動作を示す図である。

符号の説明

１０１Ａ、１０１Ｂ、２０１Ａ、２０１Ｂ 通信回路
１１０Ａ、１１０Ｂ、２１０Ａ、２１０Ｂ 送信部
１１２Ａ、１１２Ｂ、２１２Ａ、２１２Ｂ ８Ｂ／１０Ｂエンコーダ
１１４Ａ、１１４Ｂ、２１４Ａ、２１４Ｂ アイドル生成部
１１６Ａ、１１６Ｂ、２１６Ａ、２１６Ｂ シリアライザ
１２０Ａ、１２０Ｂ、２２０Ａ、２２０Ｂ 受信部
１２１Ａ、１２１Ｂ、２２１Ａ、２２１Ｂ デシリアライザ
１２３Ａ、１２３Ｂ、２２３Ａ、２２３Ｂ 同期検出部
１２５Ａ、１２５Ｂ、２２５Ａ、２２５Ｂ アライン検出部
１２７Ａ、１２７Ｂ、２２７Ａ、２２７Ｂ ８Ｂ／１０Ｂデコーダ
２２８Ａ、２２８Ｂ リンク監視部
２２９Ａ、２２９Ｂ リンク検出部

Claims (10)

1. 複数のシリアルデータ伝送路を介して対向する通信回路に接続される通信回路であって、
   前記複数のシリアルデータ伝送路から入力される受信データから受信可能か否かを示すリンク状態を検出してリンク確立情報を出力するリンク確立検出部と、
   前記リンク確立情報に基づいて前記リンク状態を示す送信データを生成して前記複数のシリアルデータ伝送路に送出するリンク確立生成部と、
   前記受信データから前記対向する通信回路が送出する前記リンク確立情報を抽出するリンク確立抽出部と
   を具備して、前記対向する通信回路との間で前記リンク確立情報を送受して互いにリンク状態を監視し、
   前記受信データおよび前記送信データは、
   通信情報を保持して送受されるデータカラムと、
   通信を制御するために送受されるアイドルカラムと
   を含み、
   前記アイドルカラムは、
   定期的に送受され、伝送路間スキューを調整するために用いられるアラインカラムと、
   前記受信データの同期をとるために用いられる同期カラムと、
   スキップカラムとを含み、
   前記リンク確立生成部は、前記リンク確立情報がリンク未確立を示すとき、定期的に送受される前記アラインカラムの次のアイドルカラムにリンク未確立を示す前記アラインカラムを割り当てる
   通信回路。
2. 前記リンク確立生成部は、前記リンク未確立を示す前記アラインカラムを前記複数のシリアルデータ伝送路のうち少なくとも１つのシリアルデータ伝送路に送出する
   請求項１に記載の通信回路。
3. 前記リンク確立抽出部は、前記アラインカラムを複数回連続して受信する場合、前記対向する通信回路がリンク未確立を送信していると判断し、続いて受信する前記アラインカラムを無視する
   請求項１または請求項２に記載の通信回路。
4. 前記複数のシリアルデータ伝送路のインタフェースは、ＸＡＵＩ（１０Ｇｉｇａｂｉｔ Ａｔｔａｃｈｍｅｎｔ Ｕｎｉｔ Ｉｎｔｅｒｆａｃｅ）である
   請求項１から請求項３のいずれかに記載の通信回路。
5. 請求項１から請求項４のいずれかに記載の通信回路を搭載する装置。
6. 複数のシリアルデータ伝送路を介して対向する通信回路と通信する通信方法であって、
   前記複数のシリアルデータ伝送路から入力される受信データから受信可能か否かを示すリンク状態を検出してリンク確立情報を出力するリンク確立検出ステップと、
   前記リンク確立情報に基づいて前記リンク状態を示す送信データを前記複数のシリアルデータ伝送路に送出するリンク確立生成ステップと、
   前記受信データから前記対向する通信回路が送出する前記リンク確立情報を抽出するリンク確立抽出ステップと
   を具備して、前記対向する通信回路との間で前記リンク確立情報を送受して互いにリンク状態を監視し、
   前記受信データおよび前記送信データは、
   通信情報を保持して送受されるデータカラムと、
   通信を制御するために送受されるアイドルカラムと
   を含み、
   前記アイドルカラムは、
   定期的に送受され、伝送路間スキューを調整するために用いられるアラインカラムと、
   前記受信データの同期をとるために用いられる同期カラムと、
   スキップカラムとを含み、
   前記リンク確立生成ステップは、前記リンク確立情報がリンク未確立を示すとき、定期的に送受される前記アラインカラムの次のアイドルカラムにリンク未確立を示す前記アラインカラムを割り当てるステップを備える
   通信方法。
7. 前記リンク確立生成ステップは、前記リンク未確立を示す前記アラインカラムを前記複数のシリアルデータ伝送路のうち少なくとも１つのシリアルデータ伝送路に送出するステップを備える
   請求項６に記載の通信方法。
8. 前記リンク確立抽出ステップは、前記アラインカラムを複数回連続して受信する場合、前記対向する通信回路がリンク未確立を送信していると判断し、続いて受信する前記アラインカラムを無視するステップを備える
   請求項６または請求項７に記載の通信方法。
9. 前記複数のシリアルデータ伝送路のインタフェースは、ＸＡＵＩ（１０Ｇｉｇａｂｉｔ Ａｔｔａｃｈｍｅｎｔ Ｕｎｉｔ Ｉｎｔｅｒｆａｃｅ）である
   請求項６から請求項８のいずれかに記載の通信方法。
10. 請求項６から請求項９のいずれかに記載の通信方法を用いて通信する装置。

Images