JP3158213B2 - 並列伝送方法および装置 - Google Patents
並列伝送方法および装置Info
- Publication number
- JP3158213B2 JP3158213B2 JP23267991A JP23267991A JP3158213B2 JP 3158213 B2 JP3158213 B2 JP 3158213B2 JP 23267991 A JP23267991 A JP 23267991A JP 23267991 A JP23267991 A JP 23267991A JP 3158213 B2 JP3158213 B2 JP 3158213B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- parallel
- clock
- series
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ内または
伝送処理装置内のボードおよび装置間において信号を並
列に伝送する場合の伝送路符号の処理方法および装置に
関するものである。
伝送処理装置内のボードおよび装置間において信号を並
列に伝送する場合の伝送路符号の処理方法および装置に
関するものである。
【０００２】近年において、プロセッサの高速化に伴っ
てコンピュータの処理速度は年々向上しており、そのた
めコンピュータ内のボードおよび装置間の信号インタフ
ェース速度が高速化するとともに、その伝送距離も装置
配置の柔軟性の点から増加する傾向にある。
てコンピュータの処理速度は年々向上しており、そのた
めコンピュータ内のボードおよび装置間の信号インタフ
ェース速度が高速化するとともに、その伝送距離も装置
配置の柔軟性の点から増加する傾向にある。
【０００３】一方、伝送処理装置においても、従来主流
であった音声の場合と比べて１０００倍以上の帯域を必
要とする、画像サービスを主体とする広帯域ＩＳＤＮの
実現に向けて、世界各国で盛んに技術検討が行なわれて
おり、装置内のボードおよび装置間の信号インタフェー
ス速度が高速化し、またその伝送距離も増加する傾向に
ある。
であった音声の場合と比べて１０００倍以上の帯域を必
要とする、画像サービスを主体とする広帯域ＩＳＤＮの
実現に向けて、世界各国で盛んに技術検討が行なわれて
おり、装置内のボードおよび装置間の信号インタフェー
ス速度が高速化し、またその伝送距離も増加する傾向に
ある。
【０００４】これらの状況から、多数の高速信号を劣化
なしに、比較的長い距離を伝送できるインタフェースを
実現する必要がある。
なしに、比較的長い距離を伝送できるインタフェースを
実現する必要がある。
【０００５】コンピュータにおいては、一般にその内部
のボードおよび装置間の信号インタフェースを、信号の
並列伝送によって行なうが、上述のような高速化の要求
から光伝送が検討されている。また伝送処理装置の場合
も、その内部のボードおよび装置間において広帯域の映
像信号を伝送するために、光並列伝送が検討されてい
る。
のボードおよび装置間の信号インタフェースを、信号の
並列伝送によって行なうが、上述のような高速化の要求
から光伝送が検討されている。また伝送処理装置の場合
も、その内部のボードおよび装置間において広帯域の映
像信号を伝送するために、光並列伝送が検討されてい
る。
【０００６】このような場合における伝送路符号の処理
方法および装置は、並列伝送時における伝送路符号変換
を効率よく行なうことができ、回路構成，回路規模およ
び消費電力を小さくすることができるとともに、伝送路
速度上昇率の低減に寄与できるものであることが要望さ
れる。
方法および装置は、並列伝送時における伝送路符号変換
を効率よく行なうことができ、回路構成，回路規模およ
び消費電力を小さくすることができるとともに、伝送路
速度上昇率の低減に寄与できるものであることが要望さ
れる。
【０００７】
【従来の技術】従来のコンピュータ内のボード間あるい
は装置間の信号伝送には、電気信号のペアケーブルや同
軸ケーブル等が用いられている。しかしながらペアケー
ブルや同軸ケーブルでは、伝送可能なビットレートや距
離に限界があるとともに、並列伝送時に特有のスキュー
についても、高速化に伴って特性上の問題が生じてい
る。また大きさ，重量についても問題がある。
は装置間の信号伝送には、電気信号のペアケーブルや同
軸ケーブル等が用いられている。しかしながらペアケー
ブルや同軸ケーブルでは、伝送可能なビットレートや距
離に限界があるとともに、並列伝送時に特有のスキュー
についても、高速化に伴って特性上の問題が生じてい
る。また大きさ，重量についても問題がある。
【０００８】従ってペアケーブルや同軸ケーブルでは、
帯域特性と伝送損失とから、伝送ビットレートは数十Ｍ
ｂ／ｓ、伝送距離は１０ｍ程度が限界であって、短距
離，低ビットレートの場合に限られていた。
帯域特性と伝送損失とから、伝送ビットレートは数十Ｍ
ｂ／ｓ、伝送距離は１０ｍ程度が限界であって、短距
離，低ビットレートの場合に限られていた。
【０００９】この限界を打破するために、光伝送が検討
されている。このような光レベルで並列に伝送するため
の、いわゆる光並列伝送用の符号としては、例えば吉田
他；「光並列伝送系に関する基礎検討」〔電子情報通信
学会創立７０周年記念総合全国大会（昭和６２年）論文
番号２４０８〕に、４Ｂ６Ｂ符号の検討結果が発表され
ている。
されている。このような光レベルで並列に伝送するため
の、いわゆる光並列伝送用の符号としては、例えば吉田
他；「光並列伝送系に関する基礎検討」〔電子情報通信
学会創立７０周年記念総合全国大会（昭和６２年）論文
番号２４０８〕に、４Ｂ６Ｂ符号の検討結果が発表され
ている。
【００１０】しかしながら、上記論文では、入力データ
を符号化し、多重化せずにそのまま光レベルで並列伝送
する場合の伝送路符号についての検討のみが行なわれて
おり、光並列リンクとしての全体構成の簡素化や、低消
費電力化等についての検討はなされていない。今後、伝
送路符号処理部等の構成の簡素化やそれによる低消費電
力化は、光並列伝送方式の一つの大きな課題であるとい
うことができる。
を符号化し、多重化せずにそのまま光レベルで並列伝送
する場合の伝送路符号についての検討のみが行なわれて
おり、光並列リンクとしての全体構成の簡素化や、低消
費電力化等についての検討はなされていない。今後、伝
送路符号処理部等の構成の簡素化やそれによる低消費電
力化は、光並列伝送方式の一つの大きな課題であるとい
うことができる。
【００１１】一方、並列信号伝送時における伝送路処理
部の簡素化については、直並列変換回路と並直列変換回
路とを用いることによって、多重化と符号化とを同時に
実現する、図９ないし図１２に示す方法が既に提案され
ている。
部の簡素化については、直並列変換回路と並直列変換回
路とを用いることによって、多重化と符号化とを同時に
実現する、図９ないし図１２に示す方法が既に提案され
ている。
【００１２】図９は、従来の送信部の構成を示したもの
であって、入力信号がすでに並列データである場合を示
している。コンピュータ内のボード間や装置間伝送を行
なう場合の信号内容としては、このような場合が多い。
図中、２１は並直列変換回路、２２はフレーム情報発生
部、２３はクロックに対する逓倍回路、２４は電気光変
換回路、２５は光ファイバである。
であって、入力信号がすでに並列データである場合を示
している。コンピュータ内のボード間や装置間伝送を行
なう場合の信号内容としては、このような場合が多い。
図中、２１は並直列変換回路、２２はフレーム情報発生
部、２３はクロックに対する逓倍回路、２４は電気光変
換回路、２５は光ファイバである。
【００１３】図９においては、ｍＢ１Ｆ符号を伝送路符
号として場合の送信部の構成例を示している。ここでｍ
Ｂ１Ｆ符号は、ｍビットのデータと１ビットのフレーム
情報（Ｆ）とからなる符号である。並直列変換回路２１
は、入力データ１〜ｍと、フレーム情報とを多重化およ
び符号化する回路である。フレーム情報発生部２２は、
フレーム（Ｆ）情報を発生するものであって、例えばク
ロックＣを１／２分周する回路等が用いられる。逓倍回
路２３は、クロックＣを（ｍ＋１）逓倍して、並直列変
換回路２１に供給する。電気光変換回路２４は、並直列
変換回路２１の直列信号出力を光信号に変換して、光フ
ァイバ２５に送出する。
号として場合の送信部の構成例を示している。ここでｍ
Ｂ１Ｆ符号は、ｍビットのデータと１ビットのフレーム
情報（Ｆ）とからなる符号である。並直列変換回路２１
は、入力データ１〜ｍと、フレーム情報とを多重化およ
び符号化する回路である。フレーム情報発生部２２は、
フレーム（Ｆ）情報を発生するものであって、例えばク
ロックＣを１／２分周する回路等が用いられる。逓倍回
路２３は、クロックＣを（ｍ＋１）逓倍して、並直列変
換回路２１に供給する。電気光変換回路２４は、並直列
変換回路２１の直列信号出力を光信号に変換して、光フ
ァイバ２５に送出する。
【００１４】図１０は、送信部の動作を示すタイムチャ
ートであって、〜は各部データを示し、これらは同
じ番号によって図９中にも示されている。はデータ１
〜データｍを示し、はフレーム情報（Ｆ）である。フ
レーム情報（Ｆ）は、に示すクロックＣを１／２分周
して作成される。または、クロックＣを（ｍ＋１）逓
倍して作成された多重化クロックである。は、に示
すクロックＣとに示す（ｍ＋１）倍クロックとを用い
て、に示すデータ１〜ｍと、に示すフレーム情報
（Ｆ）とを多重化したｍＢ１Ｆ符号出力を示している。
このように、新たに挿入すべき信号（ここでは補符号）
とともに入力データを多重化することだけで、簡単に符
号変換を実現できる。
ートであって、〜は各部データを示し、これらは同
じ番号によって図９中にも示されている。はデータ１
〜データｍを示し、はフレーム情報（Ｆ）である。フ
レーム情報（Ｆ）は、に示すクロックＣを１／２分周
して作成される。または、クロックＣを（ｍ＋１）逓
倍して作成された多重化クロックである。は、に示
すクロックＣとに示す（ｍ＋１）倍クロックとを用い
て、に示すデータ１〜ｍと、に示すフレーム情報
（Ｆ）とを多重化したｍＢ１Ｆ符号出力を示している。
このように、新たに挿入すべき信号（ここでは補符号）
とともに入力データを多重化することだけで、簡単に符
号変換を実現できる。
【００１５】図１１は、従来の受信部の構成を示したも
のであって、２６は光電気変換回路、２７は光電気変換
回路２６の出力から同期用情報を抽出する同期回路、２
８はクロックを（ｍ＋１）分周する分周器、２９は直並
列変換回路である。
のであって、２６は光電気変換回路、２７は光電気変換
回路２６の出力から同期用情報を抽出する同期回路、２
８はクロックを（ｍ＋１）分周する分周器、２９は直並
列変換回路である。
【００１６】光ファイバ２５を経て入力された多重化信
号は、光電気変換回路２６で電気信号に変換されるとと
もに、多重化クロックを抽出される。同期回路２７は、
多重化データ中の補符号を抽出することによって、フレ
ーム位置を見出し、他のデータの相対位置を検出する。
分周器２８は、多重化クロックを１／（ｍ＋１）分周し
てクロックＣを生成するが、このとき同期回路２７で検
出されたフレーム情報を用いることによって、クロック
Ｃの出力位相を多重化データに対して一意に決定する。
直並列変換回路２９は、挿入されていた補符号データを
読み出さずに、データ１〜ｍを並列に出力することによ
って、伝送路逆符号変換すなわち復号化と分離とを同時
に行なう。
号は、光電気変換回路２６で電気信号に変換されるとと
もに、多重化クロックを抽出される。同期回路２７は、
多重化データ中の補符号を抽出することによって、フレ
ーム位置を見出し、他のデータの相対位置を検出する。
分周器２８は、多重化クロックを１／（ｍ＋１）分周し
てクロックＣを生成するが、このとき同期回路２７で検
出されたフレーム情報を用いることによって、クロック
Ｃの出力位相を多重化データに対して一意に決定する。
直並列変換回路２９は、挿入されていた補符号データを
読み出さずに、データ１〜ｍを並列に出力することによ
って、伝送路逆符号変換すなわち復号化と分離とを同時
に行なう。
【００１７】図１２は、受信部の動作を示すタイムチャ
ートであって、〜は各部データを示し、これらは同
じ番号によって図１１中にも示されている。は多重化
データを示し、はこれから抽出された多重化クロック
である。は、多重化クロックを分周して得られたク
ロックＣを示し、その位相は、に示された多重化デー
タに対して一意に定められている。は直並列変換回路
２９で分離されたデータ１〜データｍからなる並列信号
出力である。
ートであって、〜は各部データを示し、これらは同
じ番号によって図１１中にも示されている。は多重化
データを示し、はこれから抽出された多重化クロック
である。は、多重化クロックを分周して得られたク
ロックＣを示し、その位相は、に示された多重化デー
タに対して一意に定められている。は直並列変換回路
２９で分離されたデータ１〜データｍからなる並列信号
出力である。
【００１８】
【発明が解決しようとする課題】図８〜図１２に示され
た従来の並列伝送方式では、符号化側の並直列変換回路
の入力数ｍと、符号形式（一般にｍＢ１Ｃ）におけるデ
ータ数ｍとは、一致していなければならない。この場
合、次に示すような問題点が生じる。
た従来の並列伝送方式では、符号化側の並直列変換回路
の入力数ｍと、符号形式（一般にｍＢ１Ｃ）におけるデ
ータ数ｍとは、一致していなければならない。この場
合、次に示すような問題点が生じる。
【００１９】並直列変換回路を１個用いて符号変換を
行なう場合。この場合、ｍ値が大きくなるのに伴って伝
送路速度が高くなり、回路実現が困難になる。逆にｍ値
が小さい場合には、（ｍ＋１）／ｍで与えられる伝送路
速度上昇率が大きくなる。 並直列変換回路を複数個用いて符号変換を行なう場
合。この場合は、ｍ値が小さい場合に相当する（データ
入力数を並直列変換回路の個数で割算することになる）
ので、（ｍ＋１）／ｍで与えられる伝送路速度上昇率が
大きくなる。
行なう場合。この場合、ｍ値が大きくなるのに伴って伝
送路速度が高くなり、回路実現が困難になる。逆にｍ値
が小さい場合には、（ｍ＋１）／ｍで与えられる伝送路
速度上昇率が大きくなる。 並直列変換回路を複数個用いて符号変換を行なう場
合。この場合は、ｍ値が小さい場合に相当する（データ
入力数を並直列変換回路の個数で割算することになる）
ので、（ｍ＋１）／ｍで与えられる伝送路速度上昇率が
大きくなる。
【００２０】本発明はこのような従来技術の課題を解決
しようとするものであって、上述した並直列変換回路を
用いることから発生する伝送路符号に対する制約条件を
緩和して、入力並列度が大きい場合においても、伝送路
速度上昇率を出来るだけ抑えることができる、伝送路符
号の処理方法および装置を提供することを目的としてい
る。
しようとするものであって、上述した並直列変換回路を
用いることから発生する伝送路符号に対する制約条件を
緩和して、入力並列度が大きい場合においても、伝送路
速度上昇率を出来るだけ抑えることができる、伝送路符
号の処理方法および装置を提供することを目的としてい
る。
【００２１】
【課題を解決するための手段】本発明の並列伝送方法
は、送信部において、クロックを逓倍して多重化クロッ
クを発生し、複数の並列データ入力と符号変換のための
付加データとからなる入力信号を複数グループに分割し
てこの多重化クロックによってそれぞれ並直列変換し、
この複数回の並直列変換結果を相互に時系列的に入れ替
えて付加データを含むグループの変換結果をそれぞれに
含む複数系列の符号化データを発生することによって、
複数の並列データを複数系列の符号化データとして伝送
するとともに、受信部において、この複数系列の符号化
データを付加データによって同期をとり、この同期をと
られた複数系列の符号化データを送信部におけると逆の
順序で入れ替えるとともに付加データを除去してグルー
プごとに時系列によって配列して出力し、伝送路クロッ
クを分周してもとのクロックを発生して、このクロック
によって各グループごとの出力信号を直並列変換して出
力することによって、伝送された複数系列の符号化デー
タから複数の並列データを復号することを特徴とするも
のである。
は、送信部において、クロックを逓倍して多重化クロッ
クを発生し、複数の並列データ入力と符号変換のための
付加データとからなる入力信号を複数グループに分割し
てこの多重化クロックによってそれぞれ並直列変換し、
この複数回の並直列変換結果を相互に時系列的に入れ替
えて付加データを含むグループの変換結果をそれぞれに
含む複数系列の符号化データを発生することによって、
複数の並列データを複数系列の符号化データとして伝送
するとともに、受信部において、この複数系列の符号化
データを付加データによって同期をとり、この同期をと
られた複数系列の符号化データを送信部におけると逆の
順序で入れ替えるとともに付加データを除去してグルー
プごとに時系列によって配列して出力し、伝送路クロッ
クを分周してもとのクロックを発生して、このクロック
によって各グループごとの出力信号を直並列変換して出
力することによって、伝送された複数系列の符号化デー
タから複数の並列データを復号することを特徴とするも
のである。
【００２２】また本発明の並列伝送方法は、送信部にお
いて、複数の並列データ入力を複数グループに分割する
とともにそれぞれ異なるグループの１つのデータが符号
変換のための付加データによって置き換えられて下位の
データが順次繰り下げられた複数個のデータ列を時系列
的に発生し、クロックを逓倍して多重化クロックを発生
して、この多重化クロックによって複数個のデータ列に
おける同一グループのデータを時系列的に並直列変換す
ることによって、複数の並列データを複数系列の符号化
データとして伝送するととともに、受信部において、こ
の複数系列の符号化データを付加データによって同期を
とり、伝送路クロックを分周してもとのクロックを発生
して、同期をとられた複数系列の符号化データをこのク
ロックによって時系列的に直並列変換し、各系列の同一
グループの並列データ出力から付加データを除去すると
ともに下位のデータを繰り上げて出力することによっ
て、伝送された複数系列の符号化データから複数の並列
データを復号することを特徴とするものである。
いて、複数の並列データ入力を複数グループに分割する
とともにそれぞれ異なるグループの１つのデータが符号
変換のための付加データによって置き換えられて下位の
データが順次繰り下げられた複数個のデータ列を時系列
的に発生し、クロックを逓倍して多重化クロックを発生
して、この多重化クロックによって複数個のデータ列に
おける同一グループのデータを時系列的に並直列変換す
ることによって、複数の並列データを複数系列の符号化
データとして伝送するととともに、受信部において、こ
の複数系列の符号化データを付加データによって同期を
とり、伝送路クロックを分周してもとのクロックを発生
して、同期をとられた複数系列の符号化データをこのク
ロックによって時系列的に直並列変換し、各系列の同一
グループの並列データ出力から付加データを除去すると
ともに下位のデータを繰り上げて出力することによっ
て、伝送された複数系列の符号化データから複数の並列
データを復号することを特徴とするものである。
【００２３】本発明の並列伝送装置は、クロックを逓倍
して多重化クロックを発生する逓倍回路と、複数の並列
データ入力と符号変換のための付加データとからなる入
力信号を複数グループに分割して多重化クロックによっ
てそれぞれ並直列変換する複数個の並直列変換回路と、
この複数個の並直列変換回路における複数回の変換結果
を相互に時系列的に入れ替えて付加データを含むグルー
プの変換結果をそれぞれに含む複数系列の符号化データ
を発生する第１のデータ入れ替え回路とを送信部に備え
て、複数の並列データを複数系列の符号化データとして
伝送するとともに、この複数系列の符号化データを付加
データによって同期をとる複数個の同期回路と、同期を
とられた複数系列の符号化データを送信部におけると逆
の順序で入れ替えるとともに付加データを除去してグル
ープごとに時系列によって配列して出力する第２のデー
タ入れ替え回路と、伝送路クロックを分周してもとのク
ロックを発生する分周回路と、このクロックによって各
グループごとの出力信号を直並列変換して出力する複数
個の直並列変換回路とを受信部に備えて、伝送された複
数系列の符号化データから複数の並列データを復号する
ことを特徴とするものである。
して多重化クロックを発生する逓倍回路と、複数の並列
データ入力と符号変換のための付加データとからなる入
力信号を複数グループに分割して多重化クロックによっ
てそれぞれ並直列変換する複数個の並直列変換回路と、
この複数個の並直列変換回路における複数回の変換結果
を相互に時系列的に入れ替えて付加データを含むグルー
プの変換結果をそれぞれに含む複数系列の符号化データ
を発生する第１のデータ入れ替え回路とを送信部に備え
て、複数の並列データを複数系列の符号化データとして
伝送するとともに、この複数系列の符号化データを付加
データによって同期をとる複数個の同期回路と、同期を
とられた複数系列の符号化データを送信部におけると逆
の順序で入れ替えるとともに付加データを除去してグル
ープごとに時系列によって配列して出力する第２のデー
タ入れ替え回路と、伝送路クロックを分周してもとのク
ロックを発生する分周回路と、このクロックによって各
グループごとの出力信号を直並列変換して出力する複数
個の直並列変換回路とを受信部に備えて、伝送された複
数系列の符号化データから複数の並列データを復号する
ことを特徴とするものである。
【００２４】また本発明の並列伝送装置は、複数の並列
データ入力を複数グループに分割するとともにそれぞれ
異なるグループの１つのデータが符号変換のための付加
データによって置き換えられて下位のデータが順次繰り
下げられた複数個のデータ列を時系列的に発生する第１
の選択回路と、クロックを逓倍して多重化クロックを発
生する逓倍回路と、この多重化クロックによって複数個
のデータ列における同一グループのデータを時系列的に
並直列変換する複数個の並直列変換回路とを送信部に備
えて、複数の並列データを複数系列の符号化データとし
て伝送するとともに、この複数系列の符号化データを付
加データによって同期をとる複数個の同期回路と、伝送
路クロックを分周してもとのクロックを発生する分周回
路と、同期をとられた複数系列の符号化データをこのク
ロックによって時系列的に直並列変換する複数個の直並
列変換回路と、各系列の同一グループの並列データ出力
から付加データを除去するとともに下位のデータを繰り
上げて出力する第２の選択回路とを受信部に備えて、伝
送された複数系列の符号化データから複数の並列データ
を復号することを特徴とするものである。
データ入力を複数グループに分割するとともにそれぞれ
異なるグループの１つのデータが符号変換のための付加
データによって置き換えられて下位のデータが順次繰り
下げられた複数個のデータ列を時系列的に発生する第１
の選択回路と、クロックを逓倍して多重化クロックを発
生する逓倍回路と、この多重化クロックによって複数個
のデータ列における同一グループのデータを時系列的に
並直列変換する複数個の並直列変換回路とを送信部に備
えて、複数の並列データを複数系列の符号化データとし
て伝送するとともに、この複数系列の符号化データを付
加データによって同期をとる複数個の同期回路と、伝送
路クロックを分周してもとのクロックを発生する分周回
路と、同期をとられた複数系列の符号化データをこのク
ロックによって時系列的に直並列変換する複数個の直並
列変換回路と、各系列の同一グループの並列データ出力
から付加データを除去するとともに下位のデータを繰り
上げて出力する第２の選択回路とを受信部に備えて、伝
送された複数系列の符号化データから複数の並列データ
を復号することを特徴とするものである。
【００２５】さらに本発明の並列伝送装置は、上述の各
発明において、受信側のクロックが伝送路符号系列とは
別線で送信側から並列伝送されることを特徴とするもの
である。
発明において、受信側のクロックが伝送路符号系列とは
別線で送信側から並列伝送されることを特徴とするもの
である。
【００２６】さらに本発明の並列伝送装置は、上述の各
発明において、付加データの位置情報が伝送路符号系列
とは別線で送信側から並列伝送されることを特徴とする
ものである。
発明において、付加データの位置情報が伝送路符号系列
とは別線で送信側から並列伝送されることを特徴とする
ものである。
【００２７】
【作用】図１は、本発明の原理的構成を示したものであ
って、１1 〜１N は並直列変換回路（Ｐ／Ｓ）、２はフ
レーム情報発生回路、３はクロック逓倍回路、４は多重
化データの入れ替えを行なうデータ入れ替え回路、５1
〜５N は電気光変換回路（Ｅ／Ｏ）であって、これらは
送信部を形成している。６1 〜６N は光ファイバからな
る伝送路である。７1 〜７N は光電気変換回路（Ｏ／
Ｅ）、８1 〜８N は同期回路、９はクロックを分周する
分周回路、１０は多重化データの入れ替えを行なうデー
タ入れ替え回路、１１1 〜１１N は直並列変換回路（Ｓ
／Ｐ）であって、これらは受信部を形成している。
って、１1 〜１N は並直列変換回路（Ｐ／Ｓ）、２はフ
レーム情報発生回路、３はクロック逓倍回路、４は多重
化データの入れ替えを行なうデータ入れ替え回路、５1
〜５N は電気光変換回路（Ｅ／Ｏ）であって、これらは
送信部を形成している。６1 〜６N は光ファイバからな
る伝送路である。７1 〜７N は光電気変換回路（Ｏ／
Ｅ）、８1 〜８N は同期回路、９はクロックを分周する
分周回路、１０は多重化データの入れ替えを行なうデー
タ入れ替え回路、１１1 〜１１N は直並列変換回路（Ｓ
／Ｐ）であって、これらは受信部を形成している。
【００２８】送信部において、複数個の並直列変換回路
１1 〜１N は、複数の並列データ入力を複数グループに
分割した、それぞれの並列データ１〜ｐ，ｐ＋１〜２
ｐ，…，ｐ（ｑ−１）＋１〜ｐｑ−１を、直列信号から
なる多重化データに変換する。フレーム情報発生回路２
は、多重化フレームの位置を示すフレーム情報を発生す
る。クロック逓倍回路３は、入力クロックを逓倍する。
複数個のデータ入れ替え回路４は、複数個の並直列変換
回路１1 〜１N における複数回の変換結果を相互に時系
列的に入れ替えて、付加データとしてのフレーム情報を
含むグループの変換結果をそれぞれに含む、複数系列の
符号化データを発生して、複数個の電気光変換回路５1
〜５N へ出力し、電気光変換回路５1 〜５N の出力は、
光ファイバ６1 〜６N へ出力される。
１1 〜１N は、複数の並列データ入力を複数グループに
分割した、それぞれの並列データ１〜ｐ，ｐ＋１〜２
ｐ，…，ｐ（ｑ−１）＋１〜ｐｑ−１を、直列信号から
なる多重化データに変換する。フレーム情報発生回路２
は、多重化フレームの位置を示すフレーム情報を発生す
る。クロック逓倍回路３は、入力クロックを逓倍する。
複数個のデータ入れ替え回路４は、複数個の並直列変換
回路１1 〜１N における複数回の変換結果を相互に時系
列的に入れ替えて、付加データとしてのフレーム情報を
含むグループの変換結果をそれぞれに含む、複数系列の
符号化データを発生して、複数個の電気光変換回路５1
〜５N へ出力し、電気光変換回路５1 〜５N の出力は、
光ファイバ６1 〜６N へ出力される。
【００２９】受信部において、複数個の光電気変換回路
７1 〜７N はそれぞれ光ファイバ６1 〜６N からの入力
を電気信号に変換する。複数個の同期回路８1 〜８
N は、入力された多重化データを、挿入されているフレ
ーム情報に基づいてそれぞれの同期をとり、データ入れ
替え回路１０は、同期結果の複数系列の符号化データを
送信部におけると逆の順序で入れ替えを行なうととも
に、付加データとしてのフレーム情報を除去して、グル
ープごとに時系列的に配列して出力することによって、
もとの多重化データの配列を復元する。分周回路９は、
光電気変換回路７で抽出された多重化クロックを分周し
てもとのクロックを生成する。複数個の直並列変換回路
１１1 〜１１N は、多重化クロックと分周回路９からの
クロックとを用いて、データ入れ替え回路１０からのそ
れぞれの多重化データを、並列データ１〜ｐ，ｐ＋１〜
２ｐ，…，ｐ（ｑ−１）＋１〜ｐｑ−１に変換して出力
する。
７1 〜７N はそれぞれ光ファイバ６1 〜６N からの入力
を電気信号に変換する。複数個の同期回路８1 〜８
N は、入力された多重化データを、挿入されているフレ
ーム情報に基づいてそれぞれの同期をとり、データ入れ
替え回路１０は、同期結果の複数系列の符号化データを
送信部におけると逆の順序で入れ替えを行なうととも
に、付加データとしてのフレーム情報を除去して、グル
ープごとに時系列的に配列して出力することによって、
もとの多重化データの配列を復元する。分周回路９は、
光電気変換回路７で抽出された多重化クロックを分周し
てもとのクロックを生成する。複数個の直並列変換回路
１１1 〜１１N は、多重化クロックと分周回路９からの
クロックとを用いて、データ入れ替え回路１０からのそ
れぞれの多重化データを、並列データ１〜ｐ，ｐ＋１〜
２ｐ，…，ｐ（ｑ−１）＋１〜ｐｑ−１に変換して出力
する。
【００３０】このように本発明においては、図１に示さ
れるように、多重化単位ごとには符号化を行なっていな
い。このため、多重化したままで伝送した場合には、光
伝送路では、多重化のみ行なったデータと、符号化のみ
行なったデータとに別れてしまう。しかしながら本発明
では、これらの各部分を相互に入れ替えることによっ
て、どの光ファイバによって伝送される伝送系列内に
も、符号化の部分がある単位時間に必ず１度現れるよう
にしている。
れるように、多重化単位ごとには符号化を行なっていな
い。このため、多重化したままで伝送した場合には、光
伝送路では、多重化のみ行なったデータと、符号化のみ
行なったデータとに別れてしまう。しかしながら本発明
では、これらの各部分を相互に入れ替えることによっ
て、どの光ファイバによって伝送される伝送系列内に
も、符号化の部分がある単位時間に必ず１度現れるよう
にしている。
【００３１】これによって、入力信号の並列度が大きい
場合にも、伝送速度の上昇率を小さく抑えることが可能
となる。例えば、図１に示されたようにｐ：１の並直列
変換回路を用いているにもかかわらず、ｐｑ−１の並列
度をもつデータの並列伝送を実現することができる。こ
の場合、伝送路クロック速度は、ｐ倍に抑えられる。
場合にも、伝送速度の上昇率を小さく抑えることが可能
となる。例えば、図１に示されたようにｐ：１の並直列
変換回路を用いているにもかかわらず、ｐｑ−１の並列
度をもつデータの並列伝送を実現することができる。こ
の場合、伝送路クロック速度は、ｐ倍に抑えられる。
【００３２】
【実施例】図２は、本発明の一実施例の送信部の構成を
示したものであって、３１1 〜３１3 は並直列変換回
路、３２は１／２分周回路、３３はクロックの逓倍回
路、３４は送信部用のデータ入れ替え回路、３５1 〜３
５3 は電気光変換回路、３６1 〜３６3 は光ファイバで
ある。
示したものであって、３１1 〜３１3 は並直列変換回
路、３２は１／２分周回路、３３はクロックの逓倍回
路、３４は送信部用のデータ入れ替え回路、３５1 〜３
５3 は電気光変換回路、３６1 〜３６3 は光ファイバで
ある。
【００３３】また図３は、図２の実施例における多重化
データの入れ替え方法を説明するものである。この例は
ｐ＝４，ｑ＝３の場合を示し、従ってデータ入力並列度
は１１である。
データの入れ替え方法を説明するものである。この例は
ｐ＝４，ｑ＝３の場合を示し、従ってデータ入力並列度
は１１である。
【００３４】並直列変換回路３１1 では、クロックと逓
倍回路３３からの４倍のクロックとを用いて、データ１
〜データ４を並直列変換して、図示のように、１２３４
1 ，１２３４2 ，１２３４3 のデータを発生する。これ
らのデータはそれぞれ，，で示すように、データ
入れ替え回路３４で入れ替えられて、それぞれ電気光変
換回路３５1,３５3,３５2 へ送られる。同様に、並直列
変換回路３１2 では、データ５〜データ８を並直列変換
して、図示のように、５６７８1 ，５６７８2 ，５６７
８3 のデータを発生する。これらのデータはそれぞれ
，，で示すように、データ入れ替え回路３４で入
れ替えられて、それぞれ電気光変換回路３５2,３５1,３
５3 へ送られる。並直列変換回路３１3 では、データ９
〜データ１１およびフレーム信号を並直列変換して、図
示のように、９１０１１Ｆ1 ，９１０１１Ｆ2 ，９１０
１１Ｆ3 のデータを発生する。これらのデータはそれぞ
れ，，で示すように、データ入れ替え回路３４で
入れ替えられて、それぞれ電気光変換回路３５3,３５2,
３５1 へ送られる。電気光変換回路３５1,３５2,３５ 3
では、これらの電気信号をそれぞれ光信号に変換して、
光ファイバ３６1,３６ 2,３６3 へ送出する。
倍回路３３からの４倍のクロックとを用いて、データ１
〜データ４を並直列変換して、図示のように、１２３４
1 ，１２３４2 ，１２３４3 のデータを発生する。これ
らのデータはそれぞれ，，で示すように、データ
入れ替え回路３４で入れ替えられて、それぞれ電気光変
換回路３５1,３５3,３５2 へ送られる。同様に、並直列
変換回路３１2 では、データ５〜データ８を並直列変換
して、図示のように、５６７８1 ，５６７８2 ，５６７
８3 のデータを発生する。これらのデータはそれぞれ
，，で示すように、データ入れ替え回路３４で入
れ替えられて、それぞれ電気光変換回路３５2,３５1,３
５3 へ送られる。並直列変換回路３１3 では、データ９
〜データ１１およびフレーム信号を並直列変換して、図
示のように、９１０１１Ｆ1 ，９１０１１Ｆ2 ，９１０
１１Ｆ3 のデータを発生する。これらのデータはそれぞ
れ，，で示すように、データ入れ替え回路３４で
入れ替えられて、それぞれ電気光変換回路３５3,３５2,
３５1 へ送られる。電気光変換回路３５1,３５2,３５ 3
では、これらの電気信号をそれぞれ光信号に変換して、
光ファイバ３６1,３６ 2,３６3 へ送出する。
【００３５】図４は、本発明の一実施例の受信部の構成
を示したものであって、３７1 〜３７3 は光電気変換回
路、３８1 〜３８3 は同期回路、３９は高速クロック
（多重化クロック）の分周回路、４０は受信部用のデー
タ入れ替え回路、４１1 〜４１ 3 は直並列変換回路であ
る。
を示したものであって、３７1 〜３７3 は光電気変換回
路、３８1 〜３８3 は同期回路、３９は高速クロック
（多重化クロック）の分周回路、４０は受信部用のデー
タ入れ替え回路、４１1 〜４１ 3 は直並列変換回路であ
る。
【００３６】光電気変換回路３７1 〜３７3 では、それ
ぞれ光ファイバ３６1 〜３６3 からの光信号を電気信号
に変換し、同期回路３８1 〜３８3 はそれぞれの信号
（多重化データ）に対して含まれているフレーム情報
（Ｆ）を用いて同期をとって、データ入れ替え回路４０
に入力する。データ入れ替え回路４０では、図３に示さ
れた多重化データ入れ替えと逆の入れ替えを行ない、直
並列変換回路４１ 1 〜４１ 3 はフレーム情報を除去し
て、データ１〜データ４，データ５〜データ８およびデ
ータ９〜１１を再生して並列データとして出力する。
ぞれ光ファイバ３６1 〜３６3 からの光信号を電気信号
に変換し、同期回路３８1 〜３８3 はそれぞれの信号
（多重化データ）に対して含まれているフレーム情報
（Ｆ）を用いて同期をとって、データ入れ替え回路４０
に入力する。データ入れ替え回路４０では、図３に示さ
れた多重化データ入れ替えと逆の入れ替えを行ない、直
並列変換回路４１ 1 〜４１ 3 はフレーム情報を除去し
て、データ１〜データ４，データ５〜データ８およびデ
ータ９〜１１を再生して並列データとして出力する。
【００３７】図５は本発明の他の実施例を示したもので
あって、受信部の構成において、いずれか一系列で同期
をとってから、その情報を基に、残りの系列の同期をと
るようにした場合の構成例を示し、図４におけると同じ
ものを同じ番号で示している。
あって、受信部の構成において、いずれか一系列で同期
をとってから、その情報を基に、残りの系列の同期をと
るようにした場合の構成例を示し、図４におけると同じ
ものを同じ番号で示している。
【００３８】図５においては、第２の系列の同期回路３
８2 および第３の系列の同期回路３８3 は、第１の系列
の同期回路３８1 で検出された同期情報を基に、それぞ
れの系列の同期をとるように構成されている。その他の
点は、図４に示された実施例の場合と同様である。
８2 および第３の系列の同期回路３８3 は、第１の系列
の同期回路３８1 で検出された同期情報を基に、それぞ
れの系列の同期をとるように構成されている。その他の
点は、図４に示された実施例の場合と同様である。
【００３９】図５に示された実施例によれば、従属する
同期回路３８2 および同期回路３８ 3 の構成を簡略化す
ることができ、従って、全体の回路規模を縮小できる利
点がある。
同期回路３８2 および同期回路３８ 3 の構成を簡略化す
ることができ、従って、全体の回路規模を縮小できる利
点がある。
【００４０】図６は、本発明のさらに他の実施例の送信
部の構成を示したものであって、多重化時点でデータを
入れ替えるようにした例を示している。図２におけると
同じものを同じ番号で示し、４５1 〜４５9 は選択回
路、４６は各選択回路における入力の選択を制御する制
御回路である。
部の構成を示したものであって、多重化時点でデータを
入れ替えるようにした例を示している。図２におけると
同じものを同じ番号で示し、４５1 〜４５9 は選択回
路、４６は各選択回路における入力の選択を制御する制
御回路である。
【００４１】図７は、図６の実施例における多重化およ
び符号化を説明するものである。図３の場合と同様にｐ
＝４，ｑ＝３の場合を示し、従ってデータ入力並列度は
１１である。
び符号化を説明するものである。図３の場合と同様にｐ
＝４，ｑ＝３の場合を示し、従ってデータ入力並列度は
１１である。
【００４２】図６において、選択回路４５1 〜４５
9 は、制御回路４６の制御に応じて、データ１〜１１を
複数グループに分割するとともに、それぞれ異なるグル
ープの１つのデータが符号変換のための付加データによ
って置き換えられるとともに、その位置以降の下位のデ
ータが順次繰り下げられた、複数個のデータ列を順次ず
れた時間１，時間２，時間３において、時系列的に発生
する。複数個の並直列変換回路３１1 〜３１3 は、この
複数個のデータ列における同一グループのデータを順次
取り込んで、時系列的に並直列変換して、複数系列の符
号化データとしてファイバ系列１〜ファイバ系列３に並
列に伝送する。この際、付加ビット（フレーム情報Ｆ）
を挿入する位置が、図７に示すように、ファイバ系列ご
とに順次ずれいるので、図７に示されたような符号化デ
ータを得ることができる。
9 は、制御回路４６の制御に応じて、データ１〜１１を
複数グループに分割するとともに、それぞれ異なるグル
ープの１つのデータが符号変換のための付加データによ
って置き換えられるとともに、その位置以降の下位のデ
ータが順次繰り下げられた、複数個のデータ列を順次ず
れた時間１，時間２，時間３において、時系列的に発生
する。複数個の並直列変換回路３１1 〜３１3 は、この
複数個のデータ列における同一グループのデータを順次
取り込んで、時系列的に並直列変換して、複数系列の符
号化データとしてファイバ系列１〜ファイバ系列３に並
列に伝送する。この際、付加ビット（フレーム情報Ｆ）
を挿入する位置が、図７に示すように、ファイバ系列ご
とに順次ずれいるので、図７に示されたような符号化デ
ータを得ることができる。
【００４３】図８は、本発明のさらに他の実施例の受信
部の構成を示したものであって、図６の実施例の送信部
に対応する受信部の構成を示している。図４におけると
同じものを同じ番号で示し、４７1 〜４７8 は選択回
路、４８は各選択回路における入力の選択を制御する制
御回路である。
部の構成を示したものであって、図６の実施例の送信部
に対応する受信部の構成を示している。図４におけると
同じものを同じ番号で示し、４７1 〜４７8 は選択回
路、４８は各選択回路における入力の選択を制御する制
御回路である。
【００４４】光電気変換回路３７1 〜３７3 では、それ
ぞれ光ファイバ３６1 〜３６3 からの光信号を電気信号
に変換し、同期回路３８1 〜３８3 はそれぞれの信号
（多重化データ）に対して含まれているフレーム情報
（Ｆ）を用いて同期をとって、複数個の直並列変換回路
４１1 〜４１3 に入力する。直並列変換回路４１1 〜４
１ 3 では、各ファイバ系列の多重化データを時系列的に
直並列変換して出力する。選択回路４７1 〜４７8 は、
制御回路４８の制御に応じて、図７に示された多重化お
よび符号化と逆の処理を行ない、各系列の同一グループ
の並列データ出力から付加データを除去するとともに、
下位のデータを繰り上げて出力することによって、デー
タ１〜データ４，データ５〜データ８およびデータ９〜
１１を発生して並列データとして出力する。
ぞれ光ファイバ３６1 〜３６3 からの光信号を電気信号
に変換し、同期回路３８1 〜３８3 はそれぞれの信号
（多重化データ）に対して含まれているフレーム情報
（Ｆ）を用いて同期をとって、複数個の直並列変換回路
４１1 〜４１3 に入力する。直並列変換回路４１1 〜４
１ 3 では、各ファイバ系列の多重化データを時系列的に
直並列変換して出力する。選択回路４７1 〜４７8 は、
制御回路４８の制御に応じて、図７に示された多重化お
よび符号化と逆の処理を行ない、各系列の同一グループ
の並列データ出力から付加データを除去するとともに、
下位のデータを繰り上げて出力することによって、デー
タ１〜データ４，データ５〜データ８およびデータ９〜
１１を発生して並列データとして出力する。
【００４５】また他の実施例として、クロックを光受信
部から自己抽出する代わりに、クロック信号を別線伝送
して、受信部において復号時に使用することも、並列伝
送方式の場合には可能である。この場合は受信部におい
てクロック抽出用の回路が不要になるので、回路規模を
縮小することができる。
部から自己抽出する代わりに、クロック信号を別線伝送
して、受信部において復号時に使用することも、並列伝
送方式の場合には可能である。この場合は受信部におい
てクロック抽出用の回路が不要になるので、回路規模を
縮小することができる。
【００４６】さらにまた他の実施例として、付加ビット
（フレーム情報Ｆ）の位置を検出するために必要な情報
を、別線によって伝送することによって、受信側で各系
列の信号に対して同期をかける処理を行なわないように
することもできる。この場合は、同期回路が不要となる
ので、回路規模を縮小できるとともに、同期に必要な時
間も不要となるので、処理速度を向上させることができ
る。
（フレーム情報Ｆ）の位置を検出するために必要な情報
を、別線によって伝送することによって、受信側で各系
列の信号に対して同期をかける処理を行なわないように
することもできる。この場合は、同期回路が不要となる
ので、回路規模を縮小できるとともに、同期に必要な時
間も不要となるので、処理速度を向上させることができ
る。
【００４７】本発明の並列伝送方法および装置は、光伝
送による高速並列伝送を行なう場合に特に適している
が、それ以外の場合にも適用できるものであることはい
うまでもない。
送による高速並列伝送を行なう場合に特に適している
が、それ以外の場合にも適用できるものであることはい
うまでもない。
【００４８】
【発明の効果】以上説明したように本発明によれば、多
数の信号を並列伝送する場合における、伝送路符号変換
を効率よく行なうことができ、回路構成，回路規模を縮
小し、消費電力を低減するとともに、伝送路速度の上昇
率を小さく抑えることが可能となる。
数の信号を並列伝送する場合における、伝送路符号変換
を効率よく行なうことができ、回路構成，回路規模を縮
小し、消費電力を低減するとともに、伝送路速度の上昇
率を小さく抑えることが可能となる。
【図１】本発明の原理的構成を示す図である。
【図２】本発明の一実施例の送信部の構成を示す図であ
る。
る。
【図３】図２の実施例における多重化データの入れ替え
方法を説明する図である。
方法を説明する図である。
【図４】本発明の一実施例の受信部の構成を示す図であ
る。
る。
【図５】本発明の他の実施例の受信部の構成を示す図で
ある。
ある。
【図６】本発明のさらに他の実施例の送信部の構成を示
す図である。
す図である。
【図７】図６の実施例における多重化および符号化を説
明する図である。
明する図である。
【図８】本発明のさらに他の実施例の受信部の構成を示
す図である。
す図である。
【図９】従来の送信部の構成を示す図である。
【図１０】送信部の動作を示すタイムチャートである。
【図１１】従来の受信部の構成を示す図である。
【図１２】受信部の動作を示すタイムチャートである。
１1 〜１N 並直列変換回路 ３ 逓倍回路 ４，１０ データ入れ替え回路 ８1 〜８N 同期回路 ９ 分周回路 １１1 〜１１N 直並列変換回路 ３１1 〜３１3 並直列変換回路 ３３ 逓倍回路 ３８1 〜３８3 同期回路 ３９ 分周回路 ４１1 〜４１3 直並列変換回路 ４５1 〜４５9 ，４７1 〜４７8 選択回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00 H04L 7/00 H04L 29/00
Claims (5)
- 【請求項１】 送信部において、クロックを逓倍して多
重化クロックを発生し、複数の並列データ入力と符号変
換のための付加データとからなる入力信号を複数グルー
プに分割して該多重化クロックによってそれぞれ並直列
変換し、該複数回の並直列変換結果を相互に時系列的に
入れ替えて前記付加データを含むグループの変換結果を
それぞれに含む複数系列の符号化データを発生すること
によって、複数の並列データを複数系列の符号化データ
として伝送するとともに、受信部において、該複数系列
の符号化データを前記付加データによって同期をとり、
該同期をとられた複数系列の符号化データを送信部にお
けると逆の順序で入れ替えるとともに前記付加データを
除去して前記グループごとに前記時系列によって配列し
て出力し、伝送路クロックを分周してもとのクロックを
発生して、該クロックによって前記各グループごとの出
力信号を直並列変換して出力することによって、前記伝
送された複数系列の符号化データから複数の並列データ
を復号することを特徴とする並列伝送方法。 - 【請求項２】 送信部において、複数の並列データ入力
を複数グループに分割するとともに、該複数グループの
うちの１つのグループの１つのデータが符号変換のため
の付加データによって置き換えられ、該置き換えられた
データをその下位のデータ位置に繰り下げ、その下位の
データ位置以降のデータを順次下位位置に繰り下げたデ
ータ列であって、該付加データに置き換えられるグルー
プが順次異なる複数個のデータ列を時系列的に発生し、
クロックを逓倍して多重化クロックを発生して、該多重
化クロックによって前記複数個のデータ列における同一
グループのデータを時系列的に並直列変換することによ
って、複数の並列データを複数系列の符号化データとし
て伝送するとともに、受信部において、該複数系列の符
号化データを前記付加データによって同期をとり、伝送
路クロックを分周してもとのクロックを発生して、前記
同期をとられた複数系列の符号化データを該クロックに
よって前記時系列的に直並列変換し、各系列の同一グル
ープの並列データ出力から付加データを除去するととも
に、該除去した付加データの位置から下位のデータを順
次繰り上げた位置に出力することによって、前記伝送さ
れた複数系列の符号化データから複数の並列データを復
号することを特徴とする並列伝送方法。 - 【請求項３】 クロックを逓倍して多重化クロックを発
生する逓倍回路と、複数の並列データ入力と符号変換の
ための付加データとからなる入力信号を複数グループに
分割して該多重化クロックによってそれぞれ並直列変換
する複数個の並直列変換回路と、該複数個の並直列変換
回路における複数回の変換結果を相互に時系列的に入れ
替えて前記付加データを含むグループの変換結果をそれ
ぞれに含む複数系列の符号化データを発生する第１のデ
ータ入れ替え回路とを送信部に備えて、複数の並列デー
タを複数系列の符号化データとして伝送するとともに、
該複数系列の符号化データを前記付加データによって同
期をとる複数個の同期回路と、該同期をとられた複数系
列の符号化データを送信部におけると逆の順序で入れ替
えるとともに前記付加データを除去して前記グループご
とに前記時系列によって配列して出力する第２のデータ
入れ替え回路と、伝送路クロックを分周してもとのクロ
ックを発生する分周回路と、該クロックによって前記各
グループごとの出力信号を直並列変換して出力する複数
個の直並列変換回路とを受信部に備えて、前記伝送され
た複数系列の符号化データから複数の並列データを復号
することを特徴とする並列伝送装置。 - 【請求項４】 複数の複数の並列データ入力を複数グル
ープに分割するとともに、該複数グループのうちの１つ
のグループの１つのデータが符号変換のための付加デー
タによって置き換えられ、該置き換えられたデータをそ
の下位のデータ位置に繰り下げ、その下位のデータ位置
以降のデータを順次下位位置に繰り下げたデータ列であ
って、該付加データに置き換えられるグループが順次異
なる複数個のデータ列を時系列的に発生する第１の選択
回路と、クロックを逓倍して多重化クロックを発生する
逓倍回路と、該多重化クロックによって前記複数個のデ
ータ列における同一グループのデータを時系列的に並直
列変換する複数個の並直列変換回路とを送信部に備え
て、複数の並列データを複数系列の符号化データとして
伝送するとともに、該複数系列の符号化データを前記付
加データによって同期をとる複数個の同期回路と、伝送
路クロックを分周してもとのクロックを発生する分周回
路と、前記同期をとられた複数系列の符号化データを該
クロックによって前記時系列的に直並列変換する複数個
の直並列変換回路と、各系列の同一グループの並列デー
タ出力から付加データを除去するとともに、該除去した
付加データの位置から下位のデータを順次繰り上げた位
置に出力する第２の選択回路とを受信部に備えて、前記
伝送された複数系列の符号化データから複数の並列デー
タを復号することを特徴とする並列伝送装置。 - 【請求項５】 前記付加データの位置情報が伝送路符号
系列とは別線で送信側から並列伝送されることを特徴と
する請求項３または４に記載の並列伝送装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23267991A JP3158213B2 (ja) | 1991-09-12 | 1991-09-12 | 並列伝送方法および装置 |
| CA002078040A CA2078040C (en) | 1991-09-12 | 1992-09-11 | Parallel code transmission method and apparatus of the same |
| DE69231871T DE69231871T2 (de) | 1991-09-12 | 1992-09-14 | Verfahren zur parallelen Übertragung |
| EP92115692A EP0533091B1 (en) | 1991-09-12 | 1992-09-14 | Parallel transmission method |
| US07/944,239 US5426644A (en) | 1991-09-12 | 1992-09-14 | Parallel code transmission method and apparatus of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23267991A JP3158213B2 (ja) | 1991-09-12 | 1991-09-12 | 並列伝送方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05183526A JPH05183526A (ja) | 1993-07-23 |
| JP3158213B2 true JP3158213B2 (ja) | 2001-04-23 |
Family
ID=16943097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23267991A Expired - Fee Related JP3158213B2 (ja) | 1991-09-12 | 1991-09-12 | 並列伝送方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5426644A (ja) |
| EP (1) | EP0533091B1 (ja) |
| JP (1) | JP3158213B2 (ja) |
| CA (1) | CA2078040C (ja) |
| DE (1) | DE69231871T2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3110104B2 (ja) * | 1991-10-07 | 2000-11-20 | 富士通株式会社 | 交換機 |
| GB2280338B (en) * | 1993-07-16 | 1997-09-24 | Motion Media Techn Ltd | Multiple bit stream multiplexor/demultiplexor for communication channels |
| JP2715900B2 (ja) * | 1994-03-30 | 1998-02-18 | 日本電気株式会社 | 並列データ伝送装置 |
| EP0687986A3 (en) * | 1994-06-17 | 1996-02-14 | Ibm | Method and apparatus for transmitting digital data in massively parallel systems |
| JPH08205105A (ja) * | 1995-01-26 | 1996-08-09 | Hitachi Denshi Ltd | ディジタル信号伝送システム |
| JPH08293834A (ja) * | 1995-04-24 | 1996-11-05 | Fujitsu Ltd | 光パラレル伝送方式および光伝送装置 |
| DE19536518C2 (de) * | 1995-09-29 | 1998-07-09 | Siemens Ag | Verfahren zur Aufrechterhaltung des mikrosynchronen Betriebs von gedoppelten informationsverarbeitenden Einheiten |
| US5978419A (en) * | 1997-06-24 | 1999-11-02 | Sun Microsystems, Inc. | Transmitter and receiver circuits for high-speed parallel digital data transmission link |
| TW401539B (en) * | 1997-08-04 | 2000-08-11 | Matsushita Electric Ind Co Ltd | Delay time adjuster and adjusting method between multiple transmission lines |
| FR2782430B1 (fr) | 1998-08-13 | 2004-05-28 | Bull Sa | Procede et interface d'interconnection mettant en oeuvre des liaisons serie haut-debit |
| JP3792408B2 (ja) * | 1998-09-01 | 2006-07-05 | セイコーエプソン株式会社 | シリアルパラレル変換装置、半導体装置、電子機器及びデータ伝送システム |
| EP0996262A1 (en) | 1998-10-22 | 2000-04-26 | Texas Instruments France | Communication system with plurality of synchronised data links |
| US6956852B1 (en) * | 1999-06-25 | 2005-10-18 | Cisco Technology Inc. | Multi-function high-speed network interface |
| DE19943739A1 (de) | 1999-09-03 | 2001-05-10 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Laufzeitausgleich |
| GB0006291D0 (en) | 2000-03-15 | 2000-05-03 | Lucent Technologies Inc | Data communication link |
| US6889272B1 (en) * | 2000-11-03 | 2005-05-03 | Applied Micro Circuits Corporation | Parallel data bus with bit position encoded on the clock wire |
| JP3597146B2 (ja) * | 2001-05-30 | 2004-12-02 | 日本電気株式会社 | 光送信装置、光受信装置及びこれらを用いた光伝送システム |
| US6898206B2 (en) * | 2001-06-06 | 2005-05-24 | Advanced Fibre Access Corporation | Wavelength division multiplexed (WDM) ring passive optical network (PON) with route protection for replacement of splitter based passive optical networks |
| US6614371B2 (en) * | 2001-07-19 | 2003-09-02 | Broadcom Corporation | Synchronous data serialization circuit |
| US6832277B2 (en) * | 2001-08-02 | 2004-12-14 | Sun Microsystems, Inc. | Method and apparatus for transmitting data that utilizes delay elements to reduce capacitive coupling |
| US7035368B2 (en) | 2002-03-18 | 2006-04-25 | Texas Instruments Incorporated | High speed parallel link receiver |
| JP4671688B2 (ja) * | 2002-06-24 | 2011-04-20 | サムスン エレクトロニクス カンパニー リミテッド | 高速データを伝送する経路と低速データを伝送する経路とを備えるメモリモジュールからなるメモリシステム |
| US20040114585A1 (en) * | 2002-12-17 | 2004-06-17 | Kraemer Finn Leif | Clock provisioning techniques |
| JP4192802B2 (ja) * | 2003-08-07 | 2008-12-10 | セイコーエプソン株式会社 | デジタル映像通信装置 |
| JP6010908B2 (ja) * | 2012-01-06 | 2016-10-19 | 富士ゼロックス株式会社 | 送受信システム及びプログラム |
| JP5994294B2 (ja) * | 2012-03-06 | 2016-09-21 | 富士通株式会社 | 光伝送装置および光伝送方法 |
| JP6243210B2 (ja) * | 2013-12-09 | 2017-12-06 | Ｎｅｃプラットフォームズ株式会社 | シリアルデータ送信装置、シリアルデータ受信装置、シリアルデータ送信方法、及び、シリアルデータ送信プログラム |
| FR3094593B1 (fr) * | 2019-03-29 | 2021-02-19 | Teledyne E2V Semiconductors Sas | Procédé de synchronisation de données numériques envoyées en série |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3708783A (en) * | 1971-06-18 | 1973-01-02 | Ampex | Interchannel time displacement correction method and apparatus |
| JPS5795737A (en) * | 1980-12-05 | 1982-06-14 | Fujitsu Ltd | Multiplex data transmission device |
| JPS5836052A (ja) * | 1981-08-26 | 1983-03-02 | Fujitsu Ltd | 並列デ−タ伝送方式 |
| JPS58200654A (ja) * | 1982-05-18 | 1983-11-22 | Nec Corp | 通信装置 |
| JPS61135243A (ja) * | 1984-12-06 | 1986-06-23 | Fujitsu Ltd | 多重伝送方法 |
| GB8528890D0 (en) * | 1985-11-23 | 1986-01-02 | Int Computers Ltd | Data transmission system |
| JPH07105818B2 (ja) * | 1986-05-19 | 1995-11-13 | 株式会社日立製作所 | 並列伝送方式 |
| CA2024809C (en) * | 1989-01-09 | 1994-11-01 | Masanori Hiramoto | Digital signal multiplexing apparatus and demultiplexing apparatus |
| US5065396A (en) * | 1990-01-02 | 1991-11-12 | At&T Bell Laboratories | Inverse multiplexer and demultiplexer techniques |
| US5150364A (en) * | 1990-08-24 | 1992-09-22 | Hewlett-Packard Company | Interleaved time-division demultiplexor |
| US5216671A (en) * | 1990-12-13 | 1993-06-01 | Rca Licensing Corporation | High speed bit serial systems |
| FR2670639A1 (fr) * | 1990-12-14 | 1992-06-19 | Trt Telecom Radio Electr | Dispositif pour transmettre sur un multiplex temporel differents canaux ayant des debits binaires divers. |
-
1991
- 1991-09-12 JP JP23267991A patent/JP3158213B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-11 CA CA002078040A patent/CA2078040C/en not_active Expired - Fee Related
- 1992-09-14 EP EP92115692A patent/EP0533091B1/en not_active Expired - Lifetime
- 1992-09-14 US US07/944,239 patent/US5426644A/en not_active Expired - Fee Related
- 1992-09-14 DE DE69231871T patent/DE69231871T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0533091B1 (en) | 2001-06-13 |
| EP0533091A2 (en) | 1993-03-24 |
| CA2078040C (en) | 1999-03-16 |
| JPH05183526A (ja) | 1993-07-23 |
| CA2078040A1 (en) | 1993-03-13 |
| DE69231871D1 (de) | 2001-07-19 |
| DE69231871T2 (de) | 2001-11-15 |
| EP0533091A3 (en) | 1993-09-08 |
| US5426644A (en) | 1995-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3158213B2 (ja) | 並列伝送方法および装置 | |
| US6496540B1 (en) | Transformation of parallel interface into coded format with preservation of baud-rate | |
| JPS61135243A (ja) | 多重伝送方法 | |
| JPS6256035A (ja) | マルチプレクサとデマルチプレクサを有する高度デジタル通信系 | |
| JPS61500407A (ja) | 自己同期形スクランブラ | |
| EP0284089B1 (en) | Multiplexing apparatus having BSI-code processing and bit interleave functions | |
| CN1640024A (zh) | 具有多路复用器的光模块 | |
| JP3930823B2 (ja) | フレーム信号符号化通信方法及び符号化装置並びに符号化送信装置及び符号化受信装置 | |
| JP3147078B2 (ja) | Ｆｅｃ符号語のダミービット除去装置及び符号化装置 | |
| JP2684815B2 (ja) | ディジタル多重伝送システム | |
| JPS6093842A (ja) | デジタル２進狭帯域信号の時分割多重信号に対する挿入または分離方法 | |
| JPH0556025A (ja) | 伝送路符号処理方式 | |
| JP3597136B2 (ja) | 符号通信方法及び通信装置 | |
| JPH0936823A (ja) | ｍＢｎＢ符号を用いた並列データ伝送装置 | |
| JP2988120B2 (ja) | ディジタル送信装置，ディジタル受信装置およびスタッフ同期多重伝送装置 | |
| JP2671778B2 (ja) | 同期多重化装置 | |
| JP2707990B2 (ja) | ディジタル信号伝送方法及びそれに用いる送信装置と受信装置 | |
| JP2581240B2 (ja) | 多重化装置 | |
| JP2541121B2 (ja) | Ｄｓ３フレ―ム送受信装置 | |
| JP2009033631A (ja) | 並列型復号器 | |
| JPS63221729A (ja) | ｍＢｎＢ符号変換器を備えた多重変換装置 | |
| JP2005210623A (ja) | 波長多重伝送システムに用いられる誤り訂正方法並びに誤り訂正送信装置及び誤り訂正受信装置 | |
| JP3504554B2 (ja) | 時分割多重化データ通信システム並びにその送信機及び受信機 | |
| US8116382B2 (en) | System and method of data word flipping to prevent pathological conditions on high-speed serial video data interfaces | |
| JP2004104547A (ja) | キャリアリレー信号伝送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010116 |
|
| LAPS | Cancellation because of no payment of annual fees |