JPH0556025A

JPH0556025A - 伝送路符号処理方式

Info

Publication number: JPH0556025A
Application number: JP3213901A
Authority: JP
Inventors: Nobuhiro Fujimoto; 暢宏藤本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-08-26
Filing date: 1991-08-26
Publication date: 1993-03-05

Abstract

(57)【要約】（修正有）【目的】伝送路符号処理方式に関し、回路構成の簡素
化による回路規模の縮小および低消費電力化を図る。【構成】送信側では、入力信号のクロックを分周器２
２で整数ｍで分周した分周クロックを用い、上記入力信
号を直並列変換回路２１で整数ｍビットの並列信号に変
換し、このｍビットの並列信号をｍ＋１以上である整数
ｎビットの並列信号に変換し、上記分周クロックを逓倍
回路２５で整数ｎ倍に逓倍した伝送路クロックとして出
力し、これを用いて、上記並列信号を並直列変換回路２
４により直列変換して伝送路符号化信号として出力す
る。受信側では、伝送路クロックを分整数ｎで分周した
分周クロックを用い、伝送路符号化信号を整数ｎビット
の並列信号に変換し、上記分周クロックを整数ｍ倍に逓
倍し、元の入力信号クロックとする。これを用いて、整
数ｎビットの並列信号を、整数ｍビットの並列信号に変
換し、これを直列変換して出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ内あるい
は伝送処理装置内のボードおよび装置間の信号伝送にお
ける伝送路符号処理方式に関する。

【０００２】

【従来の技術】近年、コンピュータはプロセッサの高速
化に伴い、年々処理速度が高速化してきており、上記ボ
ードあるいは装置間の信号インタフェース速度が高速化
し、またその伝送距離も装置配置の柔軟性の観点から長
距離化する傾向にある。

【０００３】一方、伝送処理装置についても、従来の音
声に対し、1000倍以上の帯域を必要とする画像サービス
を主体とする広帯域ＩＳＤＮの実現に向けて、様々な技
術検討が行われ、装置内のボードおよび装置間の信号イ
ンタフェース速度が年々高速化し、またその伝送距離も
長距離化する傾向にある。

【０００４】このような状況から、多数の高速信号を劣
化なく、長距離伝送が可能なインタフェースを実現する
必要がある。従来、コンピュータ内のボード間あるいは
装置間の伝送には、電気のペアケーブルや同軸ケーブル
が用いられている。しかし、ペアケーブルや同軸ケーブ
ルでは、伝送できるビットレートや距離に限界があると
ともに、並列伝送時に特有のスキュー（チャネル間の相
対遅延バラツキ）についても特性上の問題があり、ま
た、大きさ、太さ重量についても問題がある。従って、
ペアケーブルや同軸ケーブルでは、帯域、損失特性から
伝送ビットレートは数10Mb/sec程度であり、また伝送距
離は10m 程度が限界であった。この限界を打破するため
に、光ケーブルを利用した光伝送が検討されている。光
伝送の技術の１つとして、入力データを符号化し、多重
化せずにそのまま光レベルで並列伝送する場合の伝送路
符号について述べられたものがあるが、この技術では、
伝送路符号についてのみの検討であり、光並列リンクと
しての全体構成の簡素化や低消費電力化などについての
技術には何ら触れていない。今後、伝送路符号処理部な
どの構成の簡素化やそれによる低消費電力化は、光並列
伝送方式だけでなく、一般的な伝送方式に共通の課題で
ある。

【０００５】そこで先ず、入力データが１つである従来
の伝送路符号処理方式の構成を例にとって説明する。図
１３は、従来の伝送路符号変換回路の送信部の構成を示
すもので、１は速度変換部、２は位相比較部、３は電圧
制御発振器、４は分周器、５はオア回路、６は符号変換
処理部である。上記位相比較部２、電圧制御発振器３、
分周器４、オア回路５はいわゆるＰＬＬループ（位相同
期ループ）を構成している。

【０００６】このような構成において、各部の機能を図
１５のタイムチャートを参照しながら説明する。上記速
度変換部１は、図１５(a) に示すような入力データ（こ
こでは入力データ数が７ビットの場合を示している）を
取り込み、エラスティクバッファ（図示せず）を用いて
特定周期で空ビットを設けていく（図１５(f) ）。

【０００７】すなわち、７ビットの入力データ（図１５
(a) ）に対応する入力クロック（図１５(b) ）を位相を
少しずつずらして、７個のクロック数に対して８個のク
ロック数の伝送路クロック（図１５(c) ）を電圧制御発
振器３にて作り、これを分周器４にて空ビットを挿入す
るに必要な周期で分周を行い（図１５(d) ）、この分周
クロックにより上記伝送路クロックの立ち上がりを消去
した、いわゆる歯抜けになった伝送路クロック（図１５
(e) ）をオア回路５から出力する。これら一連の動作は
ＰＬＬループにおける動作である。

【０００８】そして、上記オア回路５からの出力（図１
５(e) ）により速度変換部１からは図１５(f) のような
７ビットの入力データに対して８ビットのデータ（８ビ
ット目は空ビット）が出力される。

【０００９】符号変換処理部６は分周クロック（図１５
(d) ）を用いて、所定周期、例えばｍＢ１Ｃ符号であれ
ば、ｍビット（Bit)に１回補符号（Complement) を挿入
する処理を行う。つまり、この場合、入力データ数が７
ビットであるので、図１５(g) に示すように７ビットに
１回、補符号として「７」を挿入する処理を行う。この
ようにして補符号を挿入されたデータは、伝送路符号化
データとして出力される。

【００１０】上記補符号として、例えば「７」を挿入し
たが、この補符号を挿入するのは以下の理由による。す
なわち、例えば光伝送において、入力データとして、例
えば図１５(a) で示すような「１」〜「７」までを１つ
の区切りとするデータが入力されるような場合、「１」
〜「７」の７ビットのデータが全て“０”または“１”
というデータが光伝送の変換回路に入力されると、誤動
作を生じやすくなる。これを防ぐため、ｍビットに１回
補符号、この場合は７ビットに１回補符号として「７」
を挿入している。これにより、「１」〜「７」の７ビッ
トのデータが全て“０”であっても、補符号「７」で反
転することにより、“１”となり、また「１」〜「７」
の７ビットのデータが全て“１”であっても、補符号
「７」で反転して“０”となるため、オール“０”、オ
ール“１”というようなデータによる誤動作を防止する
ことができる。

【００１１】次に従来の伝送路符号処理方式の受信部に
ついて説明する。図１４はその構成を示すもので、７は
伝送路符号復号処理部、８は分周器、９はオア回路、１
０は速度変換処理部、１１は位相比較部、１２は電圧制
御発振器であり、上記分周器８、オア回路９、位相比較
部１１、電圧制御発振器１２で、いわゆるＰＬＬループ
が構成されている。

【００１２】このような構成において、その受信動作を
図１５のタイムチャートを参照しながら説明する。伝送
符号復号処理部７は、上記した送信部から送られてきた
図１５(g) に示すような伝送符号化データを、分周器８
からの分周クロック（図１５(i) を用い、挿入された補
符号を取り除いて図１５(j) のごとく空ビットを作る処
理を行う。このようにして空ビットが作られたデータは
速度変換部１０でエラスティクバッファを用いて空ビッ
トが除去され、図１５(l) のようなデータとして出力さ
れる。

【００１３】なお、分周器８は補符号を除去するための
周期を持つ図１５(i) のような分周クロックを発生する
ものである。また、オア回路９は上記分周クロックによ
り送信側からの伝送路クロック（図１５(h) ）の立ち上
がりを消去した、いわゆる歯抜けになった図１５(k) の
ような伝送路クロックを発生する。また、位相比較部１
１は、オア回路９により歯抜けにされた伝送路クロック
（図１５(k) ）と、電圧制御発振器１２で発生したクロ
ックとの位相を比較し、電圧制御発振器１２に対して、
その比較結果を送出する。そして電圧制御発振器１２は
その比較結果に比例した元の入力クロック（図１５(b)
）と同じクロックを発生する（図１５(m) ）。

【００１４】

【発明が解決しようとする課題】以上のように、従来の
伝送路符号変換回路では、送信側においては、入力デー
タを、エラスティクバッファを用いて特定周期で空ビッ
トを作り、この空ビットに補符号を挿入して、伝送路符
号化データとして送出し、一方、受信側では送信側から
送られてきた伝送路符号化データから、補符号を取り除
いて空ビットを作り、エラスティクバッファを用いてこ
の空ビットを除去するという処理を行っている。

【００１５】しかしながら、上記した従来の伝送路符号
変換回路では、エラスティクバッファを用いたり、ＰＬ
Ｌループを構成したりする必要があり、回路がきわめて
複雑なものとなるという問題があった。

【００１６】本発明は、簡単な構成にて伝送路符号処理
を確実にしかも容易に行え、かつ低消費電力化をも図れ
る伝送路符号処理方式を実現することを目的とする。

【００１７】

【課題を解決するための手段】図１、図２はこの発明の
原理説明図であり、図１は送信部の構成、図２は受信部
の構成を示す図である。ここでは、ｍＢ１Ｃ符号を伝送
路符号とした場合について説明する。

【００１８】図１において２１は入力データを分離して
並列データとするとともに復号化する手段としての直並
列変換回路（以下、Ｓ／Ｐ変換回路という）、２２は並
列データに対してクロックを発生する分周器であり、こ
こでは、ｍビットへのパラレル化であるから、入力デー
タのクロックをｆ_cとしたとき、ｆ_c／ｍのクロックを
発生する。２３は否定回路でＮＯＴ回路が用いられる。
２４はデータを多重化および符号化する手段としての並
直列変換回路（以下、Ｐ／Ｓ変換回路という）である。
ここで、このＰ／Ｓ変換回路２４の入力としては、ｍ＋
１ビット以上の整数ｎビットの並列データが入力され
る。ここでは、前記したようにｍＢ１Ｃ符号の場合であ
るから、上記Ｓ／Ｐ変換回路２１からのｍビットの並列
データと、このｍビットの並列データのうち、例えばｍ
ビット目のデータを上記ＮＯＴ回路２３で反転した
「ｍ」を補符号として入力している。このＰ／Ｓ変換回
路２４は上記データｍビット＋補符号（ｍ）の合計ｍ＋
１ビットの並列データを直列に変換し、このとき同時に
伝送路符号変換も完了する。２５はクロック逓倍回路で
あり、ｆ_c／ｍのクロックのｍ＋１倍、つまり、（ｍ＋
１）ｆ_c／ｍの伝送路クロックを発生する。

【００１９】また、図２において、２６はデータを分離
および復号化する手段としてのＳ／Ｐ変換回路、２７は
同期回路であり、この同期回路は多重化データ中の新た
に挿入された（付加された）補符号を検出することによ
り、多重化データ中におけるｍチャネルデータの多重化
系列を知り、その情報を分周器２８に送る。分周器２８
は、伝送路クロックを１／（ｍ＋１）分周し、ｆ_c／ｍ
のクロックを発生する。このとき、その位相は多重化デ
ータに対して、一意に決まる。２９はデータを多重化お
よび符号化する手段としてのＰ／Ｓ変換回路、３０は逓
倍回路であり、この逓倍回路３０は上記分周器２８の分
周クロックｆ_c／ｍをｍ逓倍することで元のクロックｆ
_cを生成する。

【００２０】

【作用】上記のような構成において、次にその動作を図
３(a) 〜(i) のタイムチャートを参照しながら説明す
る。

【００２１】図３(a) に示すようなｍビットのデータ数
の直列入力データは、Ｓ／Ｐ変換手段２１で、図３(b)
のようにデータ１、データ２、・・・データｍというよ
うに並列変換される。また、入力クロックｆ_cは分周器
２２にて１／ｍ分周されたｆ _c／ｍとなる（図３(d)
）。

【００２２】上記並列変換されたデータ１〜データｍ
は、Ｐ／Ｓ変換手段２４に入力されるが、このとき、ｍ
ビット目のデータは否定回路２３を通して、反転され、
ｍ＋１ビット目のデータｍ（図３(c) ）として、つまり
補符号ｍとしてＰ／Ｓ変換手段２４に入力される。そし
て、上記分周器２２で１／ｍ分周された分周クロック
は、逓倍回路２５にて（ｍ＋１）逓倍され、（ｍ＋１）
ｆ_c／ｍの伝送路クロックとなる（図３(e) ）。

【００２３】このようにしてＰ／Ｓ変換回路２４から
は、図３(f) に示すようなｍビット＋補符号ｍの合計ｍ
＋１ビットの直列データが伝送路符号化データとして送
出される。

【００２４】一方、受信部では、上記送信部からの補符
号ｍを含むｍ＋１ビットの伝送路符号化データを入力す
ると、その直列データをＳ／Ｐ変換手段２６で並列変換
し、データ１、データ２，・・・データｍを得る（図３
(h) ）。

【００２５】また、分周器２８では、伝送路クロック
（ｍ＋１）ｆ_c／ｍを１／（ｍ＋１）分周して、ｆ_c／
ｍの分周クロックを出力する（図３(g) ）。この分周ク
ロックは逓倍回路３０にてｍ逓倍され、結局伝送路クロ
ックは元のクロック周波数ｆ_cとされてＰ／Ｓ変換手段
２９に送出されるとともに、出力クロックとして送出さ
れる。

【００２６】これにより、Ｐ／Ｓ変換回路２９は、逓倍
回路３０からのクロックｆ_cを用い、ｍ＋１ビット目の
補符号部分のデータを除去して、元のｍビットの直列デ
ータを出力データとして出力する（図３(i) ）。

【００２７】このように、本発明では図１３、図１４、
図１５を用いて説明した従来の伝送路符号処理方式に比
べ、使用するクロックが互いに整数の関係にあるため、
分周および逓倍を行うことで、クロックを容易に得るこ
とができ、ＰＬＬループのような複雑な構成を用いる必
要がない。また、このようなクロック関係であるため、
符号変換時にシリアルに並んだデータに空ビットを設け
るために必須要件であったエラスティクバッファを不要
とし、回路構成の簡単な直並列変換回路および並直列変
換回路を組み合わせた構成を採用することが可能とな
り、全体として回路構成を簡略化することができる。。

【００２８】また、入力データを並列に直し、再多重す
る際に、同時に符号変換を行うので、特別な符号変換処
理部が不要となる。特にｍＢ１Ｃ、ｍＢ１Ｆ（Ｆはフレ
ーム）、ｍＢ１Ｐ（Ｐはパリティ）などのｍビットに対
し１ビットを付加するタイプの伝送路符号を採用する場
合には非常に都合のよいものとなる。さらに、付加する
ビットが２ビット以上でも、上記したようなクロックの
条件を守ればこれを適用できる。

【００２９】

【実施例】以下、実施例を説明する。まず、第１の実施
例として、入力データがすでに並列である場合の例を説
明する。この場合は、前記本発明の原理で説明したＳ／
Ｐ変換回路１から出力された並列データ１〜ｍが入力デ
ータとなる。従って、その送信部の構成は図４、受信部
の構成は図５のようになる。ただし、この実施例では光
ファイバ伝送の場合を示している。図４、図５において
図１と同一部分には同一符号を付し、それぞれの機能な
どについての重複する説明は省略する。

【００３０】この場合は上記したように入力データとし
ては並列のデータ１，データ２，・・・データｍが入っ
てくるため、送信部では否定回路２３、Ｐ／Ｓ変換回路
２４、逓倍回路２５およびこの場合、光伝送であるので
電気信号を光信号に変換するための電気光変換回路３１
により構成され、また受信部では同期回路２７、分周器
２８、Ｓ／Ｐ変換回路２９および光信号を電気信号に変
換するための光電気変換回路３２で構成されている。そ
して、これら送信部の電気光変換回路３１と受信部の光
電気変換回路３２との間は光ファイバ３３で接続されて
いる。

【００３１】このような構成において、その動作を図６
(a) 〜(j)のタイムチャートを参照しながら説明する。
送信部のＰ／Ｓ変換回路２４には、図６(a) のようなｍ
ビットのデータ１，データ２，・・・データｍが入力さ
れるとともに、これらのデータのうち、データｍを否定
回路２３で反転したデータｍ（図６(b) ）が入力され
る。従って、このＰ／Ｓ変換回路２４には、データ１，
データ２，・・・データｍと補符号としてのデータｍの
合計ｍ＋１ビットのデータが入力される。一方、図６
(c) に示すようなクロックは逓倍回路２５でｍ＋１逓倍
され、図６(d) のような伝送路クロックとして出力さ
れ、このｍ＋１逓倍された伝送路クロックにより、Ｐ／
Ｓ変換回路２４からは、図６(e) に示すようにデータ
１，データ２，・・・データｍ、補符号ｍを多重化した
直列データが出力される。この直列データは電気光変換
回路３１にて光信号に変換されたのち、光ファイバ３３
を介して受信部に送られる。

【００３２】受信部では、送信部から送られてきた多重
化された光信号を、まず光電気変換回路３２で電気信号
に変換し、図６(f) のような多重化された直列データを
得る。一方、ｍ＋１逓倍された伝送路クロックも光電気
変換回路３２にて電気信号に変換されて図６(g) の如く
出力され、分周器２８に入力される。分周器２８ではク
ロックを１／（ｍ＋１）分周することにより、入力デー
タ１〜入力データｍに対応した元のクロックを得る（図
６(h) ）。

【００３３】これにより、Ｓ／Ｐ変換回路２６ではその
クロックを用いて、図６(f) のような直列信号を図６
(i) のように補符号ｍを除去したデータ１，データ２，
・・・データｍの元の並列データとして出力する。この
実施例では、並列データを出力するところまでが受信部
として必要とする回路となる。

【００３４】このように、入力データがすでに並列デー
タというのは、コンピュータ内のボード間や装置間伝送
を行う場合の信号形態として多く用いられ、この種の伝
送路符号処理手段としてきわめて簡単な構成で実現する
ことができる。

【００３５】次に第２の実施例について説明する。上記
第１の実施例では伝送路としての光ファイバが１本の場
合について説明したが、この第２の実施例では光ファイ
バがｎ本（ｎは正の整数）の場合について説明する（い
わゆる光レベルでの並列伝送）。この場合、送信側は図
５のように構成される。すなわち、図４(a) におけるＮ
ＯＴ回路２３、Ｐ／Ｓ変換回路２４、電気光変換回路３
１、光ファイバ３３をＮＯＴ回路２３₁〜２３_n、Ｐ／
Ｓ変換回路２４₁〜２４_n、電気光変換回路３１₁〜３
１_n、光ファイバ３３₁〜３３_nというようにそれぞれ
ｎ個ずつ並列に設け、図４(a) の送信部をｎ個並列に設
けた構成となっている。そして、逓倍回路２５は共用と
している。

【００３６】一方、このような送信側に対する受信側は
図８、図９のように構成される。図８の構成は、光ファ
イバ３３₁〜３３_nに対応して光電気変換回路３２₁〜
３２_nを設け、またこれに対応して同期回路２７₁〜２
７_n、分周器２８₁〜２８_n、Ｓ／Ｐ変換回路２９₁〜
２９_nを設けている。すなわち、光ファイバ３３が１本
の場合（図５）の受信部の構成をｎ個並列に並べたもの
であるが、この場合、最終的なデータ出力として同一の
クロックに同期したデータが必要となるため、各Ｓ／Ｐ
変換回路２９₁〜２９_nの出力側にラッチ回路３４を設
けた構成となっている。

【００３７】このような構成の送信側と受信側による伝
送路符号処理動作も、それぞれの送信部および受信部の
動作は同じで、それがｎ個並列に行われるものであり、
上記第１の実施例とほぼ同様に実施できる。

【００３８】また、図９に示す受信部の構成は、図８に
示した受信部の構成と比べて、分周器２８と同期回路２
７を共用している点が異なっている。この同期回路２７
は前記したように、多重化データの中の補符号を見出す
ことにより、他のデータの相対位置をを検出して、その
検出結果を分周器２８に送る働きを行うものである。こ
こでは、光ファイバ３３ｎを通って送られてきたデータ
を光電気変換回路３２ｎで電気信号に変換したデータの
同期検出結果および抽出クロックを用いて、他の光ファ
イバ３３₁〜３３_n-1からのデータの同期およびＳ／Ｐ
変換を行うようにしている。従って、この場合は図８に
示したようなラッチ回路３４は不要となる。

【００３９】次に第３の実施例について説明する。上記
第２の実施例までの説明は、多重化データのフレーム同
期を、受信部に設けた同期回路で実現するようにしてい
たが、光レベルでのパラレル伝送を考えたとき、フレー
ム信号そのものを光ファイバで伝送する方法が考えられ
る。この場合の送信側の構成を図１０に受信側の構成を
図１１に示す。

【００４０】この第３の実施例では、送信側において、
フレーム情報そのものを光ファイバを通して送り、これ
により受信側ではフレームの同期をとるための同期回路
を不要としたものである。送信側は図１０で示すよう
に、図７に示した第２の実施例と同様ｎ個の送信部、つ
まり、ｎ個のＮＯＴ回路２３₁〜２３_n、ｎ個のＰ／Ｓ
変換回路２４₁〜２４_n、ｎ個の電気光変換回路３１₁
〜３１_n、共用の逓倍回路２５を有し、この実施例では
フレーム情報を光信号に変換する電気光変換回路３５を
設けるとともに、光信号に変換されたフレーム情報を受
信側に送るための光ファイバ３６を設けている。

【００４１】また受信側は、ｎ個の光電気変換回路３２
₁〜３２_n、ｎ個のＳ／Ｐ変換回路２９₁〜２９_nおよ
び上記送信側からのフレーム情報を電気信号に変換する
光電気変換回路３７から構成されている。

【００４２】このようにフレーム情報そのものを送信側
から送ることにより、受信側ではフレームの同期をとる
ための同期回路が不要となり、回路構成の簡略化が図れ
るとともに、フレーム同期のために必要であったフレー
ム同期復帰時間をゼロとすることができる。

【００４３】なお、本発明は伝送符号としてｍＢ１Ｃ
（ｍビットに１回補符号）だけでなく、ｍＢ１Ｆ（ｍビ
ットに１回のフレーム信号）あるいは１〜ｍまでの信号
のパリティ信号Ｐを挿入するｍＢ１Ｐ符号でも良く、要
はｍビットに１ビットの何らかの符号を付加する型の伝
送符号であれば本発明を適用できるものである。また、
ｍビットに１ビットではなく、ｍビットにｎビット（ｎ
は２以上の正の整数）を挿入する場合でも、多重化クロ
ック周波数が、入力データクロックのｍ＋ｎ倍であれ
ば、本発明を適用できる。

【００４４】さらに、入力データのクロックより、整数
倍の伝送路クロックを得る逓倍回路を、より一層の安定
化のため、いわゆるＰＬＬループ（位相同期ループ）に
置き換えることにより、入力クロックの周波数および位
相に追従した伝送路クロックを得ることができる。この
逓倍回路構成を図１２に示す。図１２において、４１は
位相比較回路、４２は電圧制御発振器、４３は１／（ｍ
＋１）分周器であり、ここでは伝送路符号としてｍビッ
ト毎に１ビットの付加ビットを挿入する場合の構成を示
している。

【００４５】

【発明の効果】本発明によれば、伝送路符号処理を簡単
な回路構成による小規模の回路にて実現でき、低消費電
力化が図れ、かつ確実な伝送路符号処理を可能とし、こ
れにより、コンピュータ内のボードおよび装置間あるい
は伝送装置内のボードおよび装置間におけるデータ伝送
の符号処理、特に光並列伝送用の符号処理に適用するこ
とにより優れた効果が得られるものである。

【図面の簡単な説明】

【図１】本発明の原理説明図で送信部の構成を示す図で
ある。

【図２】本発明の原理説明図で受信部の構成を示す図で
ある。

【図３】本発明の原理を説明するためのタイムチャート
で、同図(a) 〜(f) は送信部(g) 〜(i) は受信部の動作
を示すタイムチャートである。

【図４】第１の実施例の送信部の構成を示す図である。

【図５】第１の実施例の受信部の構成を示す図である。

【図６】第１の実施例の動作を示すタイムチャートであ
り、同図(a) 〜(e) は送信部、同図(f) 〜(i) は受信部
の動作を示すタイムチャートである。

【図７】第２の実施例の送信側の構成図である。

【図８】第２の実施例の受信側の構成図である。

【図９】第２の実施例の受信側の他の構成例を示す図で
ある。

【図１０】第３の実施例の送信側の構成図である。

【図１１】第３の実施例の受信側の構成図である。

【図１２】伝送路クロックを生成する逓倍回路として位
相同期ループ（ＰＬＬループ）を用いた例を示す図であ
る。

【図１３】従来の伝送路符号処理手段を示す送信部の構
成図である。

【図１４】従来の伝送路符号処理手段を示す受信部の構
成図である。

【図１５】従来の動作を示すタイムチャートで、同図
(a) 〜(g) は送信部、同図(h) 〜(m) は受信部の動作を
示すタイムチャートである。

【符号の説明】

２１，２６Ｓ／Ｐ変換回路２２，２８分周器２３ＮＯＴ回路２４，２９Ｐ／Ｓ変換回路２５，３０逓倍回路２７同期回路

Claims

【特許請求の範囲】

【請求項１】送信部において入力信号を伝送路符号に
変換し、伝送路符号化データとして出力し、受信部に
て、この伝送路符号化データを元の信号に復号化して出
力する伝送路符号処理方式において、送信部では、入力信号のクロックを分周器（２２）にて
整数ｍで分周した分周クロックを用い、上記入力信号を
直並列変換回路（２１）にて整数ｍビットの並列信号に
変換したのち、このｍビットの並列信号をｍ＋１以上で
ある整数ｎビットの並列信号に変換し、上記分周クロッ
クを逓倍回路（２５）にて上記整数ｎ倍に逓倍した伝送
路クロックとして出力し、この伝送路クロックを用い
て、上記並列信号を並直列変換回路（２４）により直列
変換して伝送路符号化信号として出力し、受信部では、上記送信部からの伝送路クロックを、分周
器（２８）にて上記整数ｎで分周した分周クロックを用
い、直並列変換回路（２６）により上記伝送路符号化信
号を上記整数ｎビットの並列信号に並列変換し、上記分
周器（２８）からの分周クロックを逓倍回路（３０）に
て整数ｍ倍に逓倍し、元の入力信号クロックとして、こ
のクロックを用いて上記整数ｎビットの並列信号を、整
数ｍビットの並列信号に変換するとともに、このｍビッ
トの並列信号を並直列変換回路（２９）にて直列に変換
して出力することを特徴とする伝送路符号処理方式。
【請求項２】整数ｍビットの並列信号を送信部にて多
重化および符号化して出力し、受信部では送信部からの
信号を分離および復号化して出力する場合において、送信部では、ｍビットの並列信号をｍ＋１以上の整数ｎ
ビットに変換して、並直列変換回路（２４）に入力し、
上記入力信号のクロックを逓倍回路（２５）にて上記整
数ｎ逓倍して伝送路クロックを生成し、この伝送路クロ
ックを用いて、上記並直列変換回路（２４）で多重化お
よび符号化を行って出力し、受信部では、上記送信部からの多重化および符号化され
た信号の同期を同期回路（２７）でとるとともに、送信
部からの伝送路クロックを分周器（２８）にて上記整数
ｎで分周し、この分周クロックを用いて上記多重化およ
び符号化された信号を、直並列変換回路（２９）にて分
離および復号化することを特徴とする請求項１記載の伝
送路符号処理方式。
【請求項３】送信側に複数の送信部、受信側には送信
側の各送信部に対応する複数の受信部があって、それぞ
れの送信部では整数ｍビットの並列信号を多重化および
符号化して出力し、これら出力を対応する伝送路を介し
て対応する受信部に送出し、それぞれの受信部では対応
する送信部からの信号を分離および復号化して出力する
場合において、各送信部では、ｍビットの並列信号をｍ＋１以上の整数
ｎビットに変換して並直列変換回路（２４₁〜２４_n）
に入力し、上記入力信号のクロックを各送信部に共用の
逓倍回路（２５）にて整数ｎ逓倍して伝送路クロックを
生成し、この伝送路クロックを用いて、各送信部におけ
る並直列変換回路（２４₁〜２４_n）にて入力信号の多
重化および符号化を行って対応する伝送路により伝送
し、各受信部においては、対応する伝送路を介して送信され
てくる対応する送信部からの信号の同期をそれぞれの同
期回路（２７₁〜２７_n）でとるとともに、対応する送
信側からの伝送路クロックをそれぞれの分周器（２８₁
〜２８_n）にて、上記整数ｎで分周し、この分周クロッ
クを用いて送信側からの多重化および符号化された信号
をそれぞれの直並列変換回路（２９₁〜２９_n）で分離
および復号化したのち、これら各直並列変換回路（２９
₁〜２９_n）の出力を同一のクロックによる同期をとる
ためにラッチ回路（３４）にてラッチすることを特徴と
する請求項１記載の伝送路符号処理方式。
【請求項４】上記それぞれの受信部における同期手段
として、いずれか１つの送信部からの多重化信号の同期
を１つの同期回路（２７）でとり、この同期回路（２
７）の同期情報を各々の受信部における直並列変換回路
（２９₁〜２９ _n）にて共用するようにしたことを特徴
とする請求項３記載の伝送路符号処理方式。
【請求項５】上記送信側から、フレーム信号をフレー
ム信号伝送用の伝送路を介して送り、受信側では上記フ
レーム信号を受けると、そのフレーム信号を各受信部の
直並列変換回路（２９₁〜２９_n）に与え、このフレー
ム信号を用いて、多重化および符号化された入力信号を
分離および復号化することを特徴とする請求項３記載の
伝送路符号処理方式。
【請求項６】上記送信側において、入力信号のクロッ
クを整数ｎ逓倍して伝送路クロックを生成する手段とし
て、位相同期ループで構成された発振器を用いることを
特徴とする請求項１乃至５記載の伝送路符号処理方式。