JPH02100436A - ブロック同期方式 - Google Patents
ブロック同期方式Info
- Publication number
- JPH02100436A JPH02100436A JP63250883A JP25088388A JPH02100436A JP H02100436 A JPH02100436 A JP H02100436A JP 63250883 A JP63250883 A JP 63250883A JP 25088388 A JP25088388 A JP 25088388A JP H02100436 A JPH02100436 A JP H02100436A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- block
- circuit
- mbnb
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 12
- 238000004891 communication Methods 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は基幹伝送路中の同期方式に関し、特にＭＢＮ
Ｂ符号変換（ただし、Ｍ、Ｎは共に整数）された伝送路
信号のブロック同期方式に関する。
Ｂ符号変換（ただし、Ｍ、Ｎは共に整数）された伝送路
信号のブロック同期方式に関する。
光デイジタル通信方式ではＭ個のビットを１ブロックと
し、このブロックをＮ個のビットに変換したＭＢＮＢ符
号が用いられる。
し、このブロックをＮ個のビットに変換したＭＢＮＢ符
号が用いられる。
第２図は従来のブロック同期方式を示すブロック図であ
る。同図において、１はＭ個の並列信号、２はＮ分周ク
ロック、３はＭ個の並列信号１をＭＢＮＢ符号変換して
Ｎ個の並列信号４およびＮ分周クロック５を出力するＭ
ＢＮＢ符号変換回路、６はＮ個の並列信号４を並列−直
列変換してＭＢＮＢ符号化信号Ｔおよびクロック８を出
力する並列−直列変換回路、９は直列のＭＢＮＢ符号化
信号１０を伝送路に送出する出力バッファ、１１はＭＢ
ＮＢ符号化色号１２およびクロック１３を出力する受信
側の入力バッファ、１４は１ビツトシフトされたＭＢＮ
Ｂ符号化信号１５およびクロック１６を出力する１ビツ
トシフト回路、１７はＭＢＮＢ符号化信号１５を直列−
並列変換してＮ個の並列信号１８およびＮ分周クロック
１９を出力する直列−並列変換回路、２０はＭ個の並列
信号２１およびＮ分周クロック２２を出力するが、エラ
ーがあったときエラー信号２３を出力する図示せぬエラ
ー検出回路を備えたＮＢＭＢ符号変換回路、２４はエラ
ー信号２３の入力によ多動作し１ビットシフト制御信号
２５を出力する保護回路である。
る。同図において、１はＭ個の並列信号、２はＮ分周ク
ロック、３はＭ個の並列信号１をＭＢＮＢ符号変換して
Ｎ個の並列信号４およびＮ分周クロック５を出力するＭ
ＢＮＢ符号変換回路、６はＮ個の並列信号４を並列−直
列変換してＭＢＮＢ符号化信号Ｔおよびクロック８を出
力する並列−直列変換回路、９は直列のＭＢＮＢ符号化
信号１０を伝送路に送出する出力バッファ、１１はＭＢ
ＮＢ符号化色号１２およびクロック１３を出力する受信
側の入力バッファ、１４は１ビツトシフトされたＭＢＮ
Ｂ符号化信号１５およびクロック１６を出力する１ビツ
トシフト回路、１７はＭＢＮＢ符号化信号１５を直列−
並列変換してＮ個の並列信号１８およびＮ分周クロック
１９を出力する直列−並列変換回路、２０はＭ個の並列
信号２１およびＮ分周クロック２２を出力するが、エラ
ーがあったときエラー信号２３を出力する図示せぬエラ
ー検出回路を備えたＮＢＭＢ符号変換回路、２４はエラ
ー信号２３の入力によ多動作し１ビットシフト制御信号
２５を出力する保護回路である。
次に、上記構成によるブロック同期方式の動作について
説明する。まず、Ｍ個の並列信号１はＭＢＮＢ符号変換
回路３によｊ９ＭＢＮＢ符号変換されＮ個の並列信号４
を出力する。そして、並列−直列変換回路６はこのＮ個
の並列信号を直列変換してＭＢＮＢ符号化符号化信号力
する。この直列のＭＢＮＢ符号化信号７は出力バッファ
９を介してＭＢＮＢ符号化信号１０として伝送路に送出
される。
説明する。まず、Ｍ個の並列信号１はＭＢＮＢ符号変換
回路３によｊ９ＭＢＮＢ符号変換されＮ個の並列信号４
を出力する。そして、並列−直列変換回路６はこのＮ個
の並列信号を直列変換してＭＢＮＢ符号化符号化信号力
する。この直列のＭＢＮＢ符号化信号７は出力バッファ
９を介してＭＢＮＢ符号化信号１０として伝送路に送出
される。
この送出されたＭＢＮＢ符号化信号１０は受信側の入力
バッファ１１を介してＭＢＮＢ符号化信号１２として１
ビツトシフト回路１４に入力する。そして、直列−並列
変換回路１ＴはＭＢＮＢ符号化信号１５を並列変換して
Ｎ個の並列信号１８を出力する。そして、ＮＢＭＢ符号
化変換回路２０はこのＮ個の並列信号１８を変換してＭ
個の並列信号２１を出力する。このとき、ＮＢＭＢ符号
変換回路２０はＭＢＮＢ符号則を監視してエラーがあれ
ば図示せぬエラー検出回路でエラー検出してエラー信号
２３を出力する。そして、保護回路２４はこのエラー信
号２３の入力によυ動作して１ビットシフト制御信号２
５を出力する。したがって、１ビツトシフト回路１４は
入力するＭＢＮＢ符号化信号１２を１ビツトずらしてＭ
ＢＮＢ符号化信号１５として出力する。このように、Ｍ
ＢＮＢ符号則にあった信号が入力するまで１ビツトシフ
トを繰シ返されることになる。
バッファ１１を介してＭＢＮＢ符号化信号１２として１
ビツトシフト回路１４に入力する。そして、直列−並列
変換回路１ＴはＭＢＮＢ符号化信号１５を並列変換して
Ｎ個の並列信号１８を出力する。そして、ＮＢＭＢ符号
化変換回路２０はこのＮ個の並列信号１８を変換してＭ
個の並列信号２１を出力する。このとき、ＮＢＭＢ符号
変換回路２０はＭＢＮＢ符号則を監視してエラーがあれ
ば図示せぬエラー検出回路でエラー検出してエラー信号
２３を出力する。そして、保護回路２４はこのエラー信
号２３の入力によυ動作して１ビットシフト制御信号２
５を出力する。したがって、１ビツトシフト回路１４は
入力するＭＢＮＢ符号化信号１２を１ビツトずらしてＭ
ＢＮＢ符号化信号１５として出力する。このように、Ｍ
ＢＮＢ符号則にあった信号が入力するまで１ビツトシフ
トを繰シ返されることになる。
上述した従来のブロック同期方式は、ＭＢＮＢ符号化信
号を１ピツト１ビツトシフトして同期を入れているため
、同期の入る時間が長くかかつてしまうという欠点があ
る。
号を１ピツト１ビツトシフトして同期を入れているため
、同期の入る時間が長くかかつてしまうという欠点があ
る。
この発明に係るブロック同期方式は、ＭＢＮＢ符号のビ
ットの高あるいは低によりカウント値がアップあるいは
ダウンし所定のカウント値になったとき制御信号を出力
するアップダウ／カウンタと、この制御信号の入力によ
り動作してリセット信号を出力する保護回路と、このリ
セット信号によりリセットアントスタートし直列−並列
変換回路の同期をとるＮ分周回路とを有している。
ットの高あるいは低によりカウント値がアップあるいは
ダウンし所定のカウント値になったとき制御信号を出力
するアップダウ／カウンタと、この制御信号の入力によ
り動作してリセット信号を出力する保護回路と、このリ
セット信号によりリセットアントスタートし直列−並列
変換回路の同期をとるＮ分周回路とを有している。
この発明は同期を簡単にとることができ、しかも同期に
入る時間を短縮することができ為。
入る時間を短縮することができ為。
第１図はこの発明に係るブロック同期方式の一実施例を
示すブロック図である。同図において、２６はＭＢＮＢ
符号化信号１２を受けてＮ個の並列信号２７を出力する
信号分離回路２６ａおよびクロック１３を受けて分周し
てＮ分周クロック２８を出力する分周回路２６ｂからな
る直列−並列変換回路、２９はＭ Ｂ Ｎ Ｂ符号化信
号１２が入力するが、このＭＢＮＢ符号化信号１２は「
高レベル」と「低レベル」の数が等しくなるようなＮビ
ットで１ブロックの信号列となっているため、１ビット
−１ビツト「高」であれば＋１、「低」であれば−１と
してカウントを動かし、カウント値をＮビット毎にみる
と一定の場所に収まることを利用してこのカウントの値
がきたときに制御信号３０を出力するアップダウ／カウ
ンタ、３１はこの制御信号３０を受けてリセット信号３
２を分周回路２６ｂに出力する保護回路である。
示すブロック図である。同図において、２６はＭＢＮＢ
符号化信号１２を受けてＮ個の並列信号２７を出力する
信号分離回路２６ａおよびクロック１３を受けて分周し
てＮ分周クロック２８を出力する分周回路２６ｂからな
る直列−並列変換回路、２９はＭ Ｂ Ｎ Ｂ符号化信
号１２が入力するが、このＭＢＮＢ符号化信号１２は「
高レベル」と「低レベル」の数が等しくなるようなＮビ
ットで１ブロックの信号列となっているため、１ビット
−１ビツト「高」であれば＋１、「低」であれば−１と
してカウントを動かし、カウント値をＮビット毎にみる
と一定の場所に収まることを利用してこのカウントの値
がきたときに制御信号３０を出力するアップダウ／カウ
ンタ、３１はこの制御信号３０を受けてリセット信号３
２を分周回路２６ｂに出力する保護回路である。
次に、上記構成によるブロック同期方式の動作について
説明する。まず、Ｍ個の並列信号１はＭＢＮＢ符号変換
回路３によりＭＢＮＢ符号変換され、Ｎ個の並列信号４
を出力する。したがって、並列−一直列変換回路６はこ
のＮ個の並列信号を直列変換してＭＢＮＢ符号化符号化
信号力する。この直列のＭｆｌＮＢ符号化信号Ｔは出力
バッファ９を介してＭＢＮＢ符号化信号１０として伝送
路に送出される。
説明する。まず、Ｍ個の並列信号１はＭＢＮＢ符号変換
回路３によりＭＢＮＢ符号変換され、Ｎ個の並列信号４
を出力する。したがって、並列−一直列変換回路６はこ
のＮ個の並列信号を直列変換してＭＢＮＢ符号化符号化
信号力する。この直列のＭｆｌＮＢ符号化信号Ｔは出力
バッファ９を介してＭＢＮＢ符号化信号１０として伝送
路に送出される。
この送信されたＭＢＮＢ符号化信号１０は受信側の入力
バッファ１１を介してＭＢＮＢ符号化信号１２として直
列−並列変換回路２６の信号分離回路２６ｍに入力する
と共にアツプダクンカウ／り２９に入力する。ここで、
このＭＢＮＢ符号化信号１２は「高」と「低」の数が等
しくガるようなＮビツトで１ブロックの信号列となって
いるため、アップダウンカウンタ２９は１ビツト１ビツ
ト「高」であればカウント値が＋１され、「低」であれ
ばカウント値が−１され、Ｎビット毎にこのカウント値
をみると一定の場所に収まるのでこのカウント値がきた
ときに制御信号３０が保護回路３１に送出される。この
ため、保護回路３１はこの制御信号３０の入力により動
作してリセット信号３２を直列−並列変換回路２６０分
周回路２６ｂに出力する。したがって、分周回路２６ｂ
はこのリセット信号３２の入力によりリセットされ、同
期をとることができる。そして、この直列−並列変換回
路２６は直列のＭＢＮＢ符号化信号１２をＮ個の並列信
号２７に変換してＮＢＭＢ符号変換回路２０に出力する
。そして、とのＮＢＭＢ符号変換回路２０はこのＮ個の
並列信号２７を変換してＭ個の並列信号２１を出力する
ことができる。
バッファ１１を介してＭＢＮＢ符号化信号１２として直
列−並列変換回路２６の信号分離回路２６ｍに入力する
と共にアツプダクンカウ／り２９に入力する。ここで、
このＭＢＮＢ符号化信号１２は「高」と「低」の数が等
しくガるようなＮビツトで１ブロックの信号列となって
いるため、アップダウンカウンタ２９は１ビツト１ビツ
ト「高」であればカウント値が＋１され、「低」であれ
ばカウント値が−１され、Ｎビット毎にこのカウント値
をみると一定の場所に収まるのでこのカウント値がきた
ときに制御信号３０が保護回路３１に送出される。この
ため、保護回路３１はこの制御信号３０の入力により動
作してリセット信号３２を直列−並列変換回路２６０分
周回路２６ｂに出力する。したがって、分周回路２６ｂ
はこのリセット信号３２の入力によりリセットされ、同
期をとることができる。そして、この直列−並列変換回
路２６は直列のＭＢＮＢ符号化信号１２をＮ個の並列信
号２７に変換してＮＢＭＢ符号変換回路２０に出力する
。そして、とのＮＢＭＢ符号変換回路２０はこのＮ個の
並列信号２７を変換してＭ個の並列信号２１を出力する
ことができる。
以上詳細に説明したように、この発明に係るブロック同
期方式によれば、同期をアップダウンカウンタにより簡
単にとることができ、しかもブロック毎の終シのビット
が分かるため、このブロックに合わせた並列信号が出力
され同期の入る時間を短縮することができる効果がある
。
期方式によれば、同期をアップダウンカウンタにより簡
単にとることができ、しかもブロック毎の終シのビット
が分かるため、このブロックに合わせた並列信号が出力
され同期の入る時間を短縮することができる効果がある
。
第１図はこの発明に係るブロック同期方式の一実施例を
示すブロック図、第２図は従来のブロック同期方式を示
すブロック図である。 ２６１１・・・直列−並列変換回路、２７・′・・・Ｎ
個の並列信号、２８・・・・Ｎ分周クロック、２９・・
−・アップダウンカウンタ、３０番・・・制御信号、３
１・Φ・・保護回路。
示すブロック図、第２図は従来のブロック同期方式を示
すブロック図である。 ２６１１・・・直列−並列変換回路、２７・′・・・Ｎ
個の並列信号、２８・・・・Ｎ分周クロック、２９・・
−・アップダウンカウンタ、３０番・・・制御信号、３
１・Φ・・保護回路。
Claims (1)
- Ｍ個のビットを１ブロックとし、この１ブロックをＮ個
のビットに変換したＭＢＮＢ符号を用いた通信方式にお
いて、ＭＢＮＢ符号のビットの高あるいは低によりカウ
ント値がアップあるいはダウンし所定のカウント値にな
つたとき制御信号を出力するアップダウンカウンタと、
この制御信号の入力により動作してリセット信号を出力
する保護回路と、このリセット信号によりリセットアン
ドスタートし直列−並列変換回路の同期をとるＮ分周回
路とを備えたことを特徴とするブロック同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63250883A JPH02100436A (ja) | 1988-10-06 | 1988-10-06 | ブロック同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63250883A JPH02100436A (ja) | 1988-10-06 | 1988-10-06 | ブロック同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02100436A true JPH02100436A (ja) | 1990-04-12 |
Family
ID=17214436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63250883A Pending JPH02100436A (ja) | 1988-10-06 | 1988-10-06 | ブロック同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02100436A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5141786A (en) * | 1989-02-28 | 1992-08-25 | Shin-Etsu Chemical Co., Ltd. | Synthetic silica glass articles and a method for manufacturing them |
-
1988
- 1988-10-06 JP JP63250883A patent/JPH02100436A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5141786A (en) * | 1989-02-28 | 1992-08-25 | Shin-Etsu Chemical Co., Ltd. | Synthetic silica glass articles and a method for manufacturing them |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667324A (en) | Network multiplex structure | |
| US4920535A (en) | Demultiplexer system | |
| JPH0828691B2 (ja) | フレーム同期方式 | |
| KR100605827B1 (ko) | 인코더 및 디코더 | |
| JP3184083B2 (ja) | チャネル多重分離方法およびチャネル多重分離装置 | |
| SE457308B (sv) | Kodningsfoerfarande vid oeverfoering av ett antal oeversamplade datakanaler jaemte anordning foer utfoerande av foerfarandet | |
| EP0243938A2 (en) | Protection channel monitoring system using a check signal comprising two different n-bit code patterns sequentially arranged at random | |
| JPH02100436A (ja) | ブロック同期方式 | |
| US4498167A (en) | TDM Communication system | |
| JP2958976B2 (ja) | データの誤り訂正方式 | |
| GB2343092A (en) | Framing codes for a high speed parallel data bus | |
| JPS6046859B2 (ja) | 可変長符号化直列伝送方法 | |
| JPH03297236A (ja) | データ伝送方式 | |
| JPS6333939A (ja) | 前方エラ−修正を使用する伝送システム | |
| JP2573766B2 (ja) | 映像信号送受信装置 | |
| JP3317296B2 (ja) | チャネル多重分離方法、チャネル多重回路およびチャネル多重分離装置 | |
| JPH0556025A (ja) | 伝送路符号処理方式 | |
| JP2573010B2 (ja) | 同期符号検出回路 | |
| JPH0210619B2 (ja) | ||
| JPS6282741A (ja) | 同期装置 | |
| JPS60158746A (ja) | 同期装置 | |
| KR0167449B1 (ko) | 3개 직렬신호의 병렬변환 우선처리 회로 | |
| JP3504554B2 (ja) | 時分割多重化データ通信システム並びにその送信機及び受信機 | |
| JPS62196939A (ja) | 同期信号のデイジタル多重伝送方式 | |
| JP2002271308A (ja) | 符号通信方法及び通信装置 |